JP2010118445A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】ゲート絶縁層の厚さを大きくすることが容易であり、ゲート絶縁層の影響によるチャネル層の半導体特性の劣化が防止された薄膜トランジスタを提供する。
【解決手段】基板１上にソース電極５及びドレイン電極６を間隔をあけて形成し、次いでこれらソース電極５、ドレイン電極６及び基板１の上に、酸化物半導体層よりなる半導体層４を形成する。この半導体層４の上に有機絶縁層よりなる絶縁層３を形成し、次いでこの絶縁層３上にゲート電極２を形成して、トップゲート構造の薄膜トランジスタ１０を得る。酸化物半導体層を形成した後に有機絶縁層を形成するため、酸化物半導体層の形成時に有機絶縁層中の有機物が酸化物半導体層に混入して半導体特性が劣化することが防止される。有機絶縁層は、金属酸化物絶縁層と比べて、厚さを大きくして耐電圧特性を向上させることが非常に容易である。
【選択図】図１

Description

本発明は、ソース電極、ドレイン電極、ゲート電極、半導体層及び該ゲート電極と該半導体層との間に介在する絶縁層を有する薄膜トランジスタに関する。

近年、低温プロセスで安価に製造することができる酸化物トランジスタの開発が盛んに行われている。この酸化物トランジスタとしては、ＺｎＯやＩｎＧａＺｎＯをチャネル層として用いたものなどの開発が進んでおり、アモルファスシリコンをチャネル層として用いた薄膜トランジスタを凌駕するトランジスタ特性も得られている（Ｎａｔｕｒｅ，ｖｏｌ．４３２（２００４），Ｐ．４８８）。例えば、特開２０００−１５０９００号には、チャネル層としてＺｎＯを用いたトランジスタが開示されている。

Ｉ． 現在、これらの薄膜トランジスタのゲート絶縁膜としては、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウムなどの金属酸化物絶縁体が主に用いられている。これら金属酸化物絶縁体をゲート絶縁膜として用いた場合、該ゲート絶縁膜と接するチャネル層を変質させることがなく、チャネル層の半導体特性が良好に維持される。

これら金属酸化物絶縁体よりなるゲート絶縁膜を工業的に形成する場合、スパッタ法が用いられることが多い。特に基板としてＰＥＴ等のフィルム基板を使用する場合には、主に無加熱でのスパッタ成膜法が用いられる。

しかしながら、これら金属酸化物絶縁体よりなるゲート絶縁膜をスパッタ法で形成する場合、成膜速度が非常に遅いために生産性が悪いという問題がある。また、低温で成膜した場合、十分な耐電圧特性や低リーク電流を得ることが難しいことが多く、特にＱＲ−ＬＰＤを始めとする高電圧駆動のデバイスに適用することは困難である。
II． また、薄膜トランジスタのゲート絶縁膜として、ＰＶＰ、ポリイミド、アクリル樹脂などの有機材料が用いられることも多い。これら有機系ゲート絶縁膜はスピンコートやインクジェット法などの塗布プロセスで形成することが可能であり、ミクロンオーダーの厚膜を形成することが非常に容易である。

第２図は、ゲート絶縁膜をかかる有機系ゲート絶縁膜とした薄膜トランジスタの一例を示す模式的な断面図である。この薄膜トランジスタ１０は、基板１上にスパッタ法によりゲート電極２を形成し、その上に上記の有機材料を塗布及び乾燥して絶縁層（有機系ゲート絶縁膜）３を形成した後、半導体層４をスパッタ法により形成し、次いでソース電極５及びドレイン電極６をスパッタ法により形成することにより製造される。

しかしながら、かかる薄膜トランジスタ１０にあっては、絶縁層（有機系ゲート絶縁膜）３上に半導体層４を形成する際に、絶縁層３中の有機物が不純物として半導体層４へ侵入し、トランジスタ特性を著しく劣化させるという問題がある。
特開２０００−１５０９００号 Ｎａｔｕｒｅ，ｖｏｌ．４３２（２００４），Ｐ．４８８

本発明は、ゲート絶縁層の厚さを大きくすることが容易であり、ゲート絶縁層の影響によるチャネル層の半導体特性の劣化が防止された薄膜トランジスタを提供することを目的とする。

本発明（請求項１）の薄膜トランジスタは、基板上に半導体層で連結されたソース電極とドレイン電極を有し、該半導体層の上に絶縁層を介してゲート電極を有する薄膜トランジスタであって、該半導体層が酸化物半導体層であり、該絶縁層が有機絶縁層であることを特徴とするものである。

請求項２の薄膜トランジスタは、請求項１において、該酸化物半導体層が、ＺｎＯ半導体、ＡｌをドープしたＺｎＯ半導体、ＩｎＧａＺｎＯ半導体、ＩｎＷＯ半導体、ＩｎＷＺｎＯ半導体、ＩｎＷＳｎＯ半導体、ＩｎＷＳｎＺｎＯ半導体、ＩｎＳｎＯ半導体、ＩｎＺｎＯ半導体又はＩｎＴｉＯ半導体よりなることを特徴とする。

請求項３の薄膜トランジスタは、請求項１又は２において、該有機絶縁層が、ＰＶＰ、ポリイミド、エポキシ樹脂、アモルファスフッ素樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド及びシリコン樹脂の少なくとも１種よりなることを特徴とする。

請求項４の薄膜トランジスタは、請求項１ないし３のいずれか１項において、該基板が、ＰＥＴ、ポリエチレンナフタレート、ポリイミド及びＰＥＳの少なくとも１種よりなることを特徴とする。

請求項５の薄膜トランジスタは、請求項１ないし４のいずれか１項において、前記有機絶縁層の厚みが１００ｎｍ〜２μｍであることを特徴とする。

請求項６の薄膜トランジスタは、請求項１ないし４のいずれか１項において、前記有機絶縁層は、前記酸化物半導体層側の第１有機絶縁層と、前記ゲート電極側の第２有機絶縁層とからなっており、該第１有機絶縁層は、厚みが５ｎｍ〜２００ｎｍのアモルファスフッ素樹脂よりなり、該第２有機絶縁層は、厚みが１００ｎｍ〜２μｍである、アモルファスフッ素樹脂とは異なる有機絶縁材料よりなることを特徴とする。

本発明（請求項７）の薄膜トランジスタの製造方法は、請求項１ないし６のいずれか１項の薄膜トランジスタを製造する方法であって、該基板上に該ソース電極、該ドレイン電極及び該酸化物半導体層を形成し、次いで、該酸化物半導体層の上に該有機絶縁層及び該ゲート電極をこの順に形成することを特徴とするものである。

請求項８の薄膜トランジスタの製造方法は、請求項７において、前記基板上に前記ソース電極及び前記ドレイン電極を間隔をあけて形成し、次いで、該基板の上面のうち少なくとも該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして前記酸化物半導体層を形成し、次いで、該酸化物半導体層の上に該有機絶縁層及び該ゲート電極をこの順に形成することを特徴とする。

請求項９の薄膜トランジスタの製造方法は、請求項７において、前記基板上に前記酸化物半導体層を形成し、次いで、該酸化物半導体層の上に、前記ソース電極及び前記ドレイン電極を間隔をあけて形成し、次いで、該酸化物半導体層の上面のうち少なくとも該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして前記有機絶縁層を形成し、次いで、該有機絶縁層の上に前記ゲート電極を形成することを特徴とする。

請求項１０の薄膜トランジスタの製造方法は、請求項７ないし９のいずれか１項において、該酸化物半導体層をスパッタ法により形成することを特徴とする。

請求項１１の薄膜トランジスタの製造方法は、請求項７ないし１０のいずれか１項において、有機絶縁層材料含有液を塗布し、乾燥することにより該有機絶縁層を形成することを特徴とする。

本発明の薄膜トランジスタ及びその製造方法にあっては、薄膜トランジスタをトップゲート構造（即ち、基板上に半導体層で連結されたソース電極とドレイン電極を有し、該半導体層の上に絶縁層を介してゲート電極を有する構造。）とし、且つ、半導体層を酸化物半導体層とすると共に絶縁層を有機絶縁層としている。これにより、半導体層の半導体特性の向上と絶縁層の耐電圧特性の向上の両立を図ることができる。即ち、本発明によると、基板上に酸化物半導体層を形成した後に有機絶縁層を形成することができるため、酸化物半導体層の形成時に有機絶縁層中の有機物が酸化物半導体層に混入して半導体特性が劣化することが防止される。また、有機絶縁層は金属酸化物絶縁層と比べて容易に厚さを大きくすることができ、これにより耐電圧特性を十分に向上させることが可能である。

本発明において、該酸化物半導体層が、ＺｎＯ半導体、ＡｌをドープしたＺｎＯ半導体、ＩｎＧａＺｎＯ半導体、ＩｎＷＯ半導体、ＩｎＷＺｎＯ半導体、ＩｎＷＳｎＯ半導体、ＩｎＷＳｎＺｎＯ半導体、ＩｎＳｎＯ半導体、ＩｎＺｎＯ半導体又はＩｎＴｉＯ半導体よりなると、電界効果移動度等の半導体特性が良好である。酸化物半導体層は、スパッタ法により形成してもよい。

本発明において、有機絶縁層が、ＰＶＰ、ポリイミド、エポキシ樹脂、アモルファスフッ素樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド及びシリコン樹脂の少なくとも１種よりなると、より高い耐電圧特性と低リーク電流を得ることができる。

本発明では、絶縁層を有機絶縁層としており、該有機絶縁層は低温で形成することができるため、薄膜トランジスタを低温プロセスで製造することができる。従って、基板をＰＥＴ、ポリエチレンナフタレート、ポリイミド、ＰＥＳ等の様々な高分子フィルムとすることができる。これにより、薄膜トランジスタを可撓性を有するフレキシブルデバイスとすることが可能である。

有機絶縁層の厚みは、１００ｎｍ〜２μｍであるのが好ましい。なお、有機絶縁層の厚みとは、実際に有効な厚みを意味する。具体的には、ゲート電極と半導体層の間の距離に相当する。
有機絶縁層は、酸化物半導体層側の第１有機絶縁層と、ゲート電極側の第２有機絶縁層とからなっており、第１有機絶縁層は、厚みが５ｎｍ〜２００ｎｍのアモルファスフッ素樹脂よりなり、該第２有機絶縁層は、厚みが１００ｎｍ〜２μｍである、アモルファスフッ素樹脂とは異なる有機絶縁材料よりなっていてもよい。この場合、第２有機絶縁層は、第１有機絶縁層よりも厚みが大きいことが好ましい。この第１有機絶縁層をアモルファスフッ素樹脂とすることにより、酸化物半導体への不純物の導入が良好に抑制される。また、第２有機絶縁層をアモルファスフッ素樹脂よりも耐電圧性能の高い有機絶縁材料とすることにより、有機絶縁層全体の耐電圧性能が向上する。

本発明において、ソース電極及びドレイン電極は、酸化物半導体の上面及び下面のいずれに位置していてもよい。

即ち、本発明にあっては、先ず基板上にソース電極及びドレイン電極を間隔をあけて形成し、次いで、該基板の上面のうち該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして酸化物半導体層を形成し、次いで、該酸化物半導体層の上に有機絶縁層及びゲート電極をこの順に形成してもよい。

また、先ず基板上に酸化物半導体層を形成し、次いで、該酸化物半導体層の上にソース電極及びドレイン電極を間隔をあけて形成し、次いで、該酸化物半導体層の上面のうち該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして有機絶縁層を形成し、次いで、該有機絶縁層の上にゲート電極を形成してもよい。

この有機絶縁層は、有機絶縁層材料含有液を塗布し、乾燥することにより形成してもよい。これにより、厚さの大きい有機絶縁層を容易に製造することが可能である。

以下に図面を参照して本発明の実施の形態を詳細に説明する。

第１図は、本発明の薄膜トランジスタの一例を示す模式図である。

この薄膜トランジスタ１０は、基板１上に半導体層４で連結されたソース電極５とドレイン電極６を有し、該半導体層４の上に絶縁層３を介してゲート電極２を有するトップゲート構造を有している。この半導体層４は酸化物半導体層よりなり、絶縁層３は有機絶縁層よりなっている。

この薄膜トランジスタ１０を製造するには、先ず基板１上にソース電極５及びドレイン電極６を間隔をあけて形成し、次いでこれらソース電極５、ドレイン電極６及び基板１の上に半導体層４を形成する。次いでこの半導体層４の上に絶縁層３を形成し、さらにこの絶縁層３上にゲート電極２を形成する。

この基板１としては、例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラスを使用することができる。また、この薄膜トランジスタ１０をフレキシブルデバイスとして適用する場合には、この基板１としては、ＰＥＴ、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド、ＰＥＳ、アクリル等の種々の合成樹脂よりなる板状基板やフィルム基板等を使用することもできる。基板１の厚さは、０．０５〜１０ｍｍが一般的であり、０．２〜５ｍｍが好ましい。

このソース電極５及びドレイン電極６としては、ＡＺＯ導体、ＩＴＯ導体、ＡｌやＡｕなどの金属膜、ＰＥＤＯＴ−ＰＳＳなどの導電性高分子膜などが用いられる。ＡＺＯ導体である場合、原子数比Ａｌ／（Ｚｎ＋Ａｌ）が０．０１〜３０ａｔｍ％、特に０．１〜５ａｔｍ％であることが好ましい。また、これらソース電極５及びドレイン電極６の比抵抗は、１０^−２Ω・ｃｍ以下、特に１０^−３Ω・ｃｍ以下であることが好ましい。これらソース電極５及びドレイン電極６の比抵抗の制御も、成膜時の酸素導入量の制御によって行うことができる。これらソース電極５及びドレイン電極６の厚みは、例えば５〜２００ｎｍ程度である。また、これら電極５，６間の距離（チャネル長）は１μｍ〜２００μｍ程度である。各電極５，６の奥行き（チャネル幅）は要求される電流量に依存する。

これらソース電極５及びドレイン電極６は、物理的気相成長法、例えばＤＣ反応性スパッタ法やＲＦスパッタ法等のスパッタ法、パルスレーザー蒸着法などにより、基板１上に成膜することができる。

この半導体層４は酸化物半導体層よりなる。この半導体層４としては、ＺｎＯ半導体、ＡｌをドープしたＺｎＯ半導体（ＡＺＯ半導体）、ＩｎＧａＺｎＯ半導体、ＩｎＷＯ半導体、ＩｎＷＺｎＯ半導体、ＩｎＷＳｎＯ半導体、ＩｎＷＳｎＺｎＯ半導体、ＩｎＳｎＯ半導体、ＩｎＺｎＯ半導体又はＩｎＴｉＯ半導体、Ｃｕ_２Ｏ半導体、ＮｉＯ半導体、ＡｌをドープしたＣｕ_２Ｏ半導体等が用いられる。ＡＺＯ半導体である場合、原子数比Ａｌ／（Ｚｎ＋Ａｌ）は０．０１〜３０ａｔｍ％、特に０．１〜５ａｔｍ％であることが好ましい。

この半導体層４の比抵抗は、１０^−１〜１０^７Ω・ｃｍ、特に１〜１０^５Ω・ｃｍであることが好ましい。比抵抗がこの範囲であると、電界効果移動度及びオン／オフ比が十分に高い値となる。この半導体層４の厚みは、例えば１０ｎｍ〜１００ｎｍ程度である。

この半導体層４は、上記のソース電極５及びドレイン電極６と同様、各種の物理的気相成長法により、上記基板１、ソース電極５及びドレイン電極６の上に成膜することができる。

この絶縁層３は有機絶縁層よりなる。この絶縁層３としては、ＰＶＰ、ポリイミド、エポキシ樹脂、アモルファスフッ素樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド、シリコン樹脂等が好適に用いられる。

この絶縁層３の厚みは、デバイスに依存するが、１０ｎｍ〜２μｍ特に１００ｎｍ〜２μｍであることが好ましく、ＱＲ−ＬＰＤ用の場合０．３μｍ〜１．５μｍがより好ましい。１０ｎｍ未満であると、ゲートリーク電流の抑制を十分に行うことができない。２μｍ超であると、ゲート電極２に印加するゲート電圧を過大にする必要がある。この絶縁層３の比抵抗は、１×１０^１１Ω・ｃｍ以上、例えば１×１０^１１〜１０^１５Ω・ｃｍ、特に１×１０^１３以上であることが好ましい。

なお、「絶縁層３の厚み」とは、実際に有効な厚みを意味する。具体的には、ゲート電極と半導体層、もしくはソース・ドレイン電極とゲート電極との間の距離に相当する。

この絶縁層３は、例えば有機絶縁層用の有機材料の含有液を半導体層４の表面に塗布して乾燥し、必要に応じて焼成することにより形成することができる。この含有液は、有機材料を溶媒に溶解した有機材料含有溶液であることが好ましい。この含有液の塗布厚を大きくすることにより、厚さの大きい絶縁層３を容易に製造することができる。

この含有液の塗布法としては、スピンコーティング、スクリーン印刷、ジェット印刷、スタンプ印刷等を用いることができる。焼成温度は８０〜２００℃、焼成時間は３０分〜３時間程度が好ましい。このように焼成温度が低温である場合、基板１として、上記の通り合成樹脂を用いることができる。

この絶縁層３をアモルファスフッ素樹脂とする場合、アモルファスフッ素樹脂としては、酸素原子を構成群として有するパーフルオロシクロポリマーが挙げられ、具体的には市販されている旭硝子（株）社製のサイトップ（ＣＹＴＯＰ）シリーズ（例えば、ＣＴＸ−８０９、８０３Ｍ、８０５Ｍ、８０７Ｍ、８０９Ｍ、８１１Ｍ、８１３Ｍ。）が好適に用いられる。また、ｄｕＰｏｎｔ製のテフロン（テフロンは登録商標）ＡＦシリーズ（例えば、テフロンＡＦ１６００、テフロンＡＦ２４００、テフロンＡＦ１６０１Ｓ等）も用いることができる。

このアモルファスフッ素樹脂を溶解してアモルファスフッ素樹脂含有溶液とするためのフッ素系溶媒としては、旭硝子（株）社製のＣＴ−Ｓｏｌｖ．１００、ＣＴ−ｓｏｌｖ．１８０、ｄｕＰｏｎｔ製のＦＬＵＯＲＩＮＥＲＴ、ＦＣ−７５等が好適である。

本発明では、このように半導体層４を形成した後に絶縁層３を形成するため、半導体層４の形成時に絶縁層３中の有機物が半導体層４中に混入することが防止される。その結果、半導体層４の半導体特性が良好に維持される。これに対し、第２図の従来例のように絶縁層３を形成した後に半導体層４をスパッタ法等により形成する場合、半導体層４の成膜時に絶縁層３中の有機物が混入し、半導体層４の半導体特性が劣化する。

このゲート電極２としては、ＩＴＯ（インジウム錫酸化物）やＡｌドープＺｎＯなどの透明導電膜、ＡｌやＡｕなどの金属膜、ＰＥＤＯＴ−ＰＳＳなどの導電性高分子膜等が用いられる。このゲート電極２の比抵抗は、例えば８×１０^−５〜１×１０^−２Ω・ｃｍ程度である。このゲート電極２の厚みは、例えば５ｎｍ〜２００μｍ程度である。

このゲート電極２は、上記のソース電極５及びドレイン電極６と同様、各種の物理的気相成長法によって製造することができる。

上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。

例えば、絶縁層３は、半導体層４側の第１有機絶縁層と、ゲート電極２側の第２有機絶縁層とからなっていてもよい。第１有機絶縁層は、厚みが５ｎｍ〜２００ｎｍのアモルファスフッ素樹脂よりなり、該第２有機絶縁層は、厚みが１００ｎｍ〜２μｍである、アモルファスフッ素樹脂とは異なる有機絶縁材料よりなっていてもよい。

ここで、第１有機絶縁層をアモルファスフッ素樹脂とする場合、アモルファスフッ素樹脂のガラス転移点（Ｔｇ）が低いので、半導体層４上に第１有機絶縁層を低温にて形成することができ、その結果、半導体層４への不純物の導入が良好に抑制される。

また、このようにアモルファスフッ素樹脂のガラス転移点（Ｔｇ）が低いので、その上にゲート電極を直接に形成する場合には、加熱によって該アモルファスフッ素樹脂の表面に凹凸が生じ、ゲート電極が曲がって割れてしまうことを回避するべく、加熱処理の条件を詳細に設定する必要がある。これに対し、アモルファスフッ素樹脂よりなる第１有機絶縁層の上に、アモルファスフッ素樹脂よりも耐熱性の高い有機絶縁層を形成し、その上にゲート電極を形成することにより、容易にゲート電極を形成することができる。

さらに、第２有機絶縁層をアモルファスフッ素樹脂よりも耐電圧性能の高い有機絶縁材料とすることにより、絶縁層３全体の耐電圧性能を向上させることも可能である。なお、第２有機絶縁層の厚みを第１有機絶縁層よりも大きくすると、絶縁層３全体の耐電圧性能をより向上させることができる。

第１図では、ソース電極５及びドレイン電極６は基板１の上面に配置されているが、これらソース電極５及びドレイン電極６は、半導体層４の上面に配置されていてもよい。

以下、実施例、比較例及び試験例を用いて本発明をより詳細に説明するが、本発明は実施例に限定されるものではない。

試験例１
第３図に示す構造の積層体を、以下の条件で作製した。なお、この積層体の各層の材質を表１に示す。

基板１１として、ｃｏｒｎｉｎｇ社製１７３７無アルカリガラス（縦５０ｍｍ×横８０ｍｍ×厚み１．０ｍｍ）を用いた。

この基板１１上に、無加熱スパッタ法によって厚さ４０ｎｍのＺｎＯ半導体よりなる酸化物半導体層１２を形成した。無加熱スパッタ法のスパッタ条件は、以下の通りとした。

ターゲット：７５ｍｍφ金属亜鉛ターゲット
成膜時の圧力：０．５Ｐａ
印加電圧：ＤＣ１５０Ｗ
成膜時のガス流量：Ａｒ／Ｏ_２＝９６／４．０ｓｃｃｍ
成膜時間：１０分

試験例２
第４図に示す構造の積層体を、以下の条件で作製した。なお、この積層体の各層の材質を表１に示す。

試験例１と同様の基板１１上に、アモルファスフッ素含有溶液を１９００ｒｐｍの条件で９０秒間スピンコートした後、１２０℃で１時間焼成して、厚さ０．５４μｍのアモルファスフッ素樹脂よりなる有機絶縁層１３を形成した。

なお、アモルファスフッ素含有溶液としては、アモルファスフッ素樹脂（旭硝子（株）社製「サイトップＣＴＸ−８０７Ｍ」）と溶媒（旭硝子（株）社製「ＣＴ−Ｓｏｌｖ．１８０」）を８０：２０（ｗｔ％）で混合したものを用いた。

この有機絶縁層１３上に、試験例１と同様のスパッタ条件で、厚さ４０ｎｍのＺｎＯ半導体よりなる酸化物半導体層１２を形成した。

試験例３
第４図に示す構造の積層体を、以下の条件で作製した。なお、この積層体の各層の材質を表１に示す。

試験例１と同様のガラス基板１１上に、ポリイミド樹脂（京セラケミカル社製「ケミタイト」）を１９００ｒｐｍの条件で１８０秒間スピンコートし、その後２００℃で１時間焼成し、厚さ０．７８μｍの有機絶縁層１３を形成した。次いで、試験例１と同一条件にてＺｎＯ半導体よりなる酸化物半導体層１２を形成した。

試験例４
第４図に示す構造の積層体を、以下の条件で作製した。なお、この積層体の各層の材質を表１に示す。

試験例１と同様のガラス基板１１上に、アクリル樹脂（三菱レイヨン社製「アクリライト」）をスクリーン印刷法で塗布し、ＵＶ光を照射して硬化させ、０．８９μｍの有機絶縁層１３を形成した。次いで、試験例１と同一条件にてＺｎＯ半導体よりなる酸化物半導体層１２を形成した。

試験例５〜７
酸化物半導体層１２及び有機絶縁層１３を製造する順序を逆にしたこと以外はそれぞれ試験例２〜４と同様にして、試験例５〜７の積層体を作製した。これら試験例５〜７の積層体の構造及び材質を第５図及び表１に示す。

試験例８〜１４
酸化物半導体層１２をＩｎＧａＺｎＯ半導体としたこと以外はそれぞれ試験例１〜７と同様にして、試験例８〜１４の積層体を作製した。試験例８〜１４の材質を表２に示す。

なお、このＩｎＧａＺｎＯ半導体よりなる酸化物半導体層１２は、無加熱スパッタ法によって以下のスパッタ条件で成膜した。

ターゲット：７５ｍｍφＩｎＧａＺｎＯ焼結体ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１:１:１（ａｔｍ比））
成膜時の圧力：０．５Ｐａ
印加電圧：ＤＣ１５０Ｗ
成膜時のガス流量：Ａｒ／Ｏ_２＝９８／２．０ｓｃｃｍ
成膜時間：５分
膜厚：３５ｎｍ

試験例１５〜２１
酸化物半導体層１２をＩｎＷＯ半導体としたこと以外はそれぞれ試験例１〜７と同様にして、試験例１５〜２１の積層体を作製した。試験例１５〜２１の材質を表３に示す。

なお、このＩｎＷＯ半導体よりなる酸化物半導体層１２は、無加熱スパッタ法によって以下のスパッタ条件で成膜した。

ターゲット：７５ｍｍφＩｎＷＺｎＯ焼結体ターゲット
（Ｗ＝５ｗｔ％、Ｚｎ＝０．５ｗｔ％）
成膜時の圧力：０．５Ｐａ
印加電圧：ＤＣ１５０Ｗ
成膜時のガス流量：Ａｒ／Ｏ_２＝９４／６．０ｓｃｃｍ
成膜時間：５分
膜厚：３０ｎｍ

＜シート抵抗の測定＞
上記試験例１〜２１の各試料を３０ｍｍ×７０ｍｍの大きさにしたものについて、三菱化学社製「Ｈｉｒｅｓｔｅｒ−ＵＰ」を用いてシート抵抗を測定した。その結果を表１に示す。

第３図の構造の試料（試験例１，８，１５）の抵抗率が、酸化物半導体層の本来の抵抗率と考えられる。

第４図の構造の試料（試験例２〜４、９〜１１、１６〜１８）は、第３図の構造の試料（試験例１，８，１５）と比べて抵抗率が小さいことが確認された。特に、有機絶縁層１３がポリイミド樹脂及びアクリル樹脂である試料を比較したところ、第４図の構造の試料（試験例３，４，１０，１１，１７，１８）は、第３図の構造の試料（試験例１，８，１５）と比べて抵抗率が大幅に小さかった。

これに対し、第５図の構造の試料（試験例５〜７、１２〜１４、１９〜２１）は、第３図の構造の試料（試験例１，８，１５）と比べて抵抗率の差が非常に小さいことが確認された。

比較例１
第２図の構造を有する薄膜トランジスタを以下の手順で作製した。

基板１の上に無加熱スパッタ法によってＩＴＯ製のゲート電極２を形成した後、アモルファスフッ素樹脂製の絶縁層３及びＺｎＯ製の半導体層４をこの順に成膜し、この半導体層４の上に無加熱スパッタ法によってＩＴＯ製のソース電極５及びドレイン電極６を形成して薄膜トランジスタとした。

なお、絶縁層３及び半導体層４の成膜条件は、試験例２の有機絶縁層１３及び酸化物半導体層１２の成膜条件と同様とした。

また、ゲート電極２、ソース電極５及びドレイン電極６のスパッタ条件は以下の通りとした。

ターゲット：７５ｍｍφＩＴＯターゲット（Ｉｎ：Ｓｎ（質量比）＝９０：１０）
成膜時の圧力：０．５Ｐａ
印加電圧：ＤＣ１５０Ｗ
成膜時のガス流量：Ａｒ／Ｏ_２＝９９／１．０ｓｃｃｍ
成膜時間：３分
膜厚：４０ｎｍ

ソース電極５及びドレイン電極６の成膜に際してはシャドーマスクを用い、チャネル長（ソース電極とドレイン電極の間隔）を０．１ｍｍ、チャネル幅（ソース電極及びドレイン電極の奥行き）を６．４ｍｍとした。

比較例２，３
絶縁層３をそれぞれポリイミド樹脂（比較例２）及びアクリル樹脂（比較例３）としたこと以外は比較例１と同様にして薄膜トランジスタを作製した。

なお、比較例２及び３において、これら絶縁層３の成膜条件は、それぞれ試験例３及び４の有機絶縁層１３の成膜条件と同様とした。

実施例１
第１図の構造を有する薄膜トランジスタを以下の手順で作製した。

基板１の上に無加熱スパッタ法によってＩＴＯ製のソース電極５及びドレイン電極６を形成した後、ＺｎＯ製の半導体層４及びアモルファスフッ素樹脂製の絶縁層３をこの順に成膜し、この絶縁層３の上に無加熱スパッタ法によってＩＴＯ製のゲート電極２を形成して薄膜トランジスタとした。

なお、絶縁層３及び半導体層４の成膜条件は、試験例２の有機絶縁層１３及び酸化物半導体層１２の成膜条件と同様とした。

ゲート電極２、ソース電極５及びドレイン電極６のスパッタ条件は比較例１と同様とした。

実施例２，３
絶縁層３をそれぞれポリイミド樹脂（実施例２）及びアクリル樹脂（実施例３）としたこと以外は実施例１と同様にして薄膜トランジスタを作製した。

なお、実施例２及び３において、これら絶縁層３の成膜条件は、それぞれ試験例３及び４の有機絶縁層１３の成膜条件と同様とした。

比較例４〜６及び実施例４〜６
半導体層４をＩｎＧａＺｎＯ半導体としたこと以外はそれぞれ比較例１〜３及び実施例１〜３と同様にして、比較例４〜６及び実施例４〜６の薄膜トランジスタを作製した。

このＩｎＧａＺｎＯ製の半導体層４の成膜条件は、試験例９の酸化物半導体層１２の成膜条件と同様とした。

比較例７〜９及び実施例７〜９
半導体層４をＩｎＷＯ半導体としたこと以外はそれぞれ比較例１〜３及び実施例１〜３と同様にして、比較例７〜９及び実施例７〜９の薄膜トランジスタを作製した。

このＩｎＷＯ製の半導体層４の成膜条件は、試験例１６の酸化物半導体層１２の成膜条件と同様とした。

各実施例及び比較例の薄膜トランジスタの構造及び材質の概要を表４〜表６に示す。

＜トランジスタ特性の測定＞
トランジスタ特性として、ドレイン電圧が７０Ｖのときにおけるドレイン電流のゲート電圧依存性を測定した。測定装置として、Ａｇｉｌｅｎｔ社製半導体パレメーターアナライザー「４１５５Ｃ」を用いた。

比較例１〜３及び実施例１〜３、比較例４〜６及び実施例４〜６、比較例７〜９及び実施例７〜９の測定結果を、それぞれ図６，７，８に示す。

第６〜８図から明らかな通り、ボトムゲート構造（第２図の構造）の薄膜トランジスタ（比較例１〜９）のうち、絶縁層３がポリイミド樹脂（比較例２，５，８）及びアクリル樹脂（比較例３，６，９）であるものは、トランジスタ特性を有しないことが確認された。即ち、ゲート電圧による変調が起こらずに常にオン状態になった。

これに対し、トップゲート構造（第１図の構造）を有する総ての実施例（実施例１〜９）の薄膜トランジスタは、良好なトランジスタ特性を有することが確認された。即ち、ゲート電圧の変化によってチャネルが変調され、オフ状態からオン状態への明瞭な変化が確認された。

実施の形態に係る薄膜トランジスタの模式的な断面図である。 従来例の薄膜トランジスタの模式的な断面図である。 試験例１の試料の模式的な断面図である。 試験例２〜４の試料の模式的な断面図である。 試験例５〜７の試料の模式的な断面図である。 薄膜トランジスタのトランジスタ特性を示すグラフである。 薄膜トランジスタのトランジスタ特性を示すグラフである。 薄膜トランジスタのトランジスタ特性を示すグラフである。

符号の説明

１ 基板
２ ゲート電極
３ 絶縁層
４ 半導体層
５ ソース電極
６ ドレイン電極
１０，１０Ａ 薄膜トランジスタ

Claims (11)

1. 基板上に半導体層で連結されたソース電極とドレイン電極を有し、該半導体層の上に絶縁層を介してゲート電極を有する薄膜トランジスタであって、
   該半導体層が酸化物半導体層であり、該絶縁層が有機絶縁層であることを特徴とする薄膜トランジスタ。
2. 請求項１において、該酸化物半導体層が、ＺｎＯ半導体、ＡｌをドープしたＺｎＯ半導体、ＩｎＧａＺｎＯ半導体、ＩｎＷＯ半導体、ＩｎＷＺｎＯ半導体、ＩｎＷＳｎＯ半導体、ＩｎＷＳｎＺｎＯ半導体、ＩｎＳｎＯ半導体、ＩｎＺｎＯ半導体又はＩｎＴｉＯ半導体よりなることを特徴とする薄膜トランジスタ。
3. 請求項１又は２において、該有機絶縁層が、ＰＶＰ、ポリイミド、エポキシ樹脂、アモルファスフッ素樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド及びシリコン樹脂の少なくとも１種よりなることを特徴とする薄膜トランジスタ。
4. 請求項１ないし３のいずれか１項において、該基板が、ＰＥＴ、ポリエチレンナフタレート、ポリイミド及びＰＥＳの少なくとも１種よりなることを特徴とする薄膜トランジスタ。
5. 請求項１ないし４のいずれか１項において、前記有機絶縁層の厚みが１００ｎｍ〜２μｍであることを特徴とする薄膜トランジスタ。
6. 請求項１ないし４のいずれか１項において、前記有機絶縁層は、前記酸化物半導体層側の第１有機絶縁層と、前記ゲート電極側の第２有機絶縁層とからなっており、
   該第１有機絶縁層は、厚みが５ｎｍ〜２００ｎｍのアモルファスフッ素樹脂よりなり、
   該第２有機絶縁層は、厚みが１００ｎｍ〜２μｍである、アモルファスフッ素樹脂とは異なる有機絶縁材料よりなることを特徴とする薄膜トランジスタ。
7. 請求項１ないし６のいずれか１項の薄膜トランジスタを製造する方法であって、
   該基板上に該ソース電極、該ドレイン電極及び該酸化物半導体層を形成し、次いで、該酸化物半導体層の上に該有機絶縁層及び該ゲート電極をこの順に形成することを特徴とする薄膜トランジスタの製造方法。
8. 請求項７において、前記基板上に前記ソース電極及び前記ドレイン電極を間隔をあけて形成し、
   次いで、該基板の上面のうち少なくとも該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして前記酸化物半導体層を形成し、
   次いで、該酸化物半導体層の上に該有機絶縁層及び該ゲート電極をこの順に形成することを特徴とする薄膜トランジスタの製造方法。
9. 請求項７において、前記基板上に前記酸化物半導体層を形成し、
   次いで、該酸化物半導体層の上に、前記ソース電極及び前記ドレイン電極を間隔をあけて形成し、
   次いで、該酸化物半導体層の上面のうち少なくとも該ソース電極及び該ドレイン電極の間の部分と、該ソース電極の上面と、該ドレイン電極の上面とに跨るようにして前記有機絶縁層を形成し、
   次いで、該有機絶縁層の上に前記ゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。
10. 請求項７ないし９のいずれか１項において、該酸化物半導体層をスパッタ法により形成することを特徴とする薄膜トランジスタの製造方法。
11. 請求項７ないし１０のいずれか１項において、有機絶縁層材料含有液を塗布し、乾燥することにより該有機絶縁層を形成することを特徴とする薄膜トランジスタの製造方法。

Images