JP2004153027A - Multiple capacitors - Google Patents

Multiple capacitors Download PDF

Info

Publication number
JP2004153027A
JP2004153027A JP2002316789A JP2002316789A JP2004153027A JP 2004153027 A JP2004153027 A JP 2004153027A JP 2002316789 A JP2002316789 A JP 2002316789A JP 2002316789 A JP2002316789 A JP 2002316789A JP 2004153027 A JP2004153027 A JP 2004153027A
Authority
JP
Japan
Prior art keywords
internal electrode
dielectric
layer
layers
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002316789A
Other languages
Japanese (ja)
Inventor
Tadakatsu Asano
忠克 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002316789A priority Critical patent/JP2004153027A/en
Publication of JP2004153027A publication Critical patent/JP2004153027A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】セラミックグリーンシート間の密着不良を防ぐとともに、隣接するコンデンサユニット間のクロストークノイズを低減できる多連型コンデンサを提供する。
【解決手段】矩形状の誘電体層2を複数積層してなる積層体1と、誘電体層2間に形成した複数の内部電極層3、4と、積層体1の端面に形成され、且つ内部電極層3、4と接続した複数の外部端子電極5、6とから成る多連型コンデンサ10において、隣接する内部電極層(3a―3b、4a−4b)間には、セラミックペーストの印刷により形成された誘電体充填層12が介在していることを特徴とする。
【選択図】図2
A multiple capacitor capable of preventing poor adhesion between ceramic green sheets and reducing crosstalk noise between adjacent capacitor units is provided.
A laminate 1 formed by laminating a plurality of rectangular dielectric layers 2, a plurality of internal electrode layers 3 and 4 formed between the dielectric layers 2, an end face of the laminate 1, and In the multiple capacitor 10 including the plurality of external terminal electrodes 5 and 6 connected to the internal electrode layers 3 and 4, between adjacent internal electrode layers (3a-3b, 4a-4b), a ceramic paste is printed. It is characterized in that the formed dielectric filling layer 12 is interposed.
[Selection diagram] FIG.

Description

【0001】
【発明の属する技術分野】
本発明は、多連型コンデンサに関し、特に内部の構造に関するものである。
【0002】
【従来の技術】
各種電子機器の普及が進む中で、電子機器の小型軽量化が急速に進んでいる。これに伴い、この電子機器に搭載されるセラミック電子部品も小型化が要求され、近年、例えば小型大容量化を可能とした多連型コンデンサが広く用いられている。
【0003】
このような多連型コンデンサを用いることにより、従来に比べ、単品のコンデンサの複数を1まとめにすることができ、各コンデンサの寸法・形状のバラツキを抑え、且つ回路基板への実装作業を簡略化することが可能になる。
【0004】
多連型コンデンサの典型的な構造は、矩形状の誘電体層を複数積層してなる積層体と、この積層体の例えば長辺側の一対の端面を中心に外部端子電極が形成されて構成されている。そして、積層体1を構成する誘電体層上には、例えば複数の内部電極層が配列されている。そして、1つの誘電体層上に配列された内部電極層は、それぞれ一方端部から誘電体層の外部、すなわち、積層体の長辺側の端面に延出し、例えば、外部端子電極に接続されている。また、別の誘電体層上に配列された内部電極層は、それぞれ一方端部から誘電体層の外部、すなわち、積層体の長辺側の端面に延出し、例えば、外部端子電極に接続されている。
【0005】
図4は、従来の多連型コンデンサの断面図であり、図4(a)は、積層体の内部電極層の配列の方向の中央断面図、(b)内部電極層の形状を表す厚み方向の断面図である。
【0006】
図において、30は多連型コンデンサ、31は積層体であり、32は積層体31を構成する誘電体層、33、34は積層体31内に形成した内部電極層であり、35、36は外部端子電極である。
【0007】
図に示すように、多連型コンデンサ30の積層体31は、誘電体層32を複数積層して形成されている。
【0008】
また、積層体31の各誘電体層32間に、例えば複数の内部電極層33、34が対向形成され、内部電極層33は積層体31の一端面に、内部電極層34は積層体31の他端面に延出している。
【0009】
さらに、複数の外部端子電極35、36は、積層体31の両端面に被着し、且つ内部電極層33、34と夫々接続している。
【0010】
そして、誘電体層32、内部電極層33a、34a及び内部電極層33a、34aに接続する外部端子電極35、36によりコンデンサユニットNaが形成され、誘電体層32、内部電極層33b、34b及び内部電極層33b、34bに接続する外部端子電極35、36によりコンデンサユニットNbが形成されている。
【0011】
多連型コンデンサ30の製造方法について、図5を用いて説明する。なお、各符号は焼成の前後で区別しないことにする。
【0012】
まず、誘電体層32となるセラミックグリーンシート41は、点線で区画される複数の素子領域(符号32を付す)を有している。かく素子領域32には、導電性ペーストをスクリーン印刷法で、内部電極層となる内部電極層パターン33、34を形成する。
【0013】
次に、内部電極層パターン33、34が印刷されたセラミックグリーンシート41を所定の順序で積層及び熱圧着させて、大型積層体が得られる。
【0014】
次に、大型積層体を素子領域の境界線(切断線)Cに沿って切断し、両端面に内部電極層パターン33、34が露出した未焼成状態の積層体を得る。
【0015】
最後に、未焼成状態の積層体31を焼成し、得られた積層体31の内部電極層33、34に夫々接続するように外部端子電極35、36を形成し、図4に示すような多連型コンデンサ30が得られる(特許文献1:特開2001−358034号など)。
【特許文献1】
特開2001−358034号公報
【0016】
【発明が解決しようとする課題】
しかしながら、上記多連型コンデンサ30によれば、図5に示すように、絶縁性を保つことができる内部電極層パターン33、34間距離をmとした場合、切断線Cの両側の内部電極層パターン33、34間距離は2×mとなるが、隣接するコンデンサユニットNa−Nb間の内部電極層パターン(33a−33b、34a−34b)間距離はmとなる。そして、隣接するコンデンサユニットNa−Nb間の内部電極層パターン(33a−33b、34a−34a)間距離が小さいために、熱圧着時に上下のセラミックグリーンシート41が十分に密着せず、剥離が生じたり、焼成後においてデラミネーションが発生しやすいという問題があった。
【0017】
また、セラミックグリーンシート41の厚みが薄い場合、内部電極層33、34となる内部電極層パターンの有無による段差が無視できなくなり、熱圧着時に、この段差を埋めるように上下のセラミックグリーンシート41が隣接する内部電極層パターン(33a−33b、34a−34b)間の内側に移動することになり、隣接する内部電極層(33a−33b、34a−34b)間距離が小さくなってしまう。そして、このことにより、隣接するコンデンサユニットNa−Nb間のクロストークノイズが増大するという問題点があった。
【0018】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、セラミックグリーンシート間の密着不良を防ぐとともに、隣接するコンデンサユニット間のクロストークノイズを低減できる多連型コンデンサを提供することにある。
【0019】
【課題を解決するための手段】
上述の課題を解決するために本発明は、矩形状の誘電体層を複数積層してなる積層体と、
前記誘電体層間に複数配列されるとともに、その一方端部が前記積層体の端面から露出する内部電極層と、
前記積層体の端面に形成され、且つ各々の内部電極層に接続される外部端子電極とから成る多連型コンデンサにおいて、
前記複数配列された内部電極層の間には、前記誘電体層の誘電率よりも低い材料からなる誘電体充填層が介在されていることを特徴とする多連型コンデンサである。
【作用】
本発明の多連型コンデンサによれば、同一誘電体層上(同一誘電体層間)に複数配列した内部電極層間には、誘電体充填層が配置されている。具体的には、セラミックグリーンシート上に内部電極層となる内部電極層パターンを導電性ペーストにより印刷形成する前後に、この内部電極層パターンの配列方向の隣接領域に、セラミックグリーンシートの材料に比較して、誘電率の低い誘電体材料からなる誘電体セラミックペーストを用いて誘電体充填層となるペーストを印刷形成する。これにより、セラミックグリーンシートを熱圧着しても、上下方法にセラミックグリーンシートが挙動せず、十分に密着し、セラミックグリーンシート間の剥離を抑制でき、また、焼成後においてデラミネーションの発生を防止できる。
【0020】
さらに、隣接する内部電極層間において、内部電極層の有無による段差が生じないため、熱圧着時に、隣接する内部電極層間距離が小さくなることがなく、隣接するコンデンサユニット間におけるクロストークノイズを低減することができる。
【0021】
しかも、誘電体充填素子は、誘電体層よりも低い誘電率を有するため、隣接する内部電極層間における浮遊容量が低減されることにより、さらに効果的にクロストークノイズを低減させることができる。
【0022】
また、誘電体充填層は、内部電極層の他方端部を除く各辺を取り囲むように形成されている。すなわち、セラミックグリーンシートを積層圧着しても、セラミックグリーンシート間に残存するエアが、この誘電体充填層が存在しない領域から容易に脱気されることになり、内部電極層パターンとセラミックグリーンシートとの密着性が向上し、焼成後におけるクラックやデラミネーションの発生を抑制でき、歩留まりを向上できる。
【0023】
【発明の実施の形態】
以下、本発明の多連型コンデンサを図面に基づいて説明する。
【0024】
図1は、本発明にかかる多連型コンデンサの外観斜視図である。図2は、図1の多連型コンデンサの断面図であり、(a)は、積層体の内部電極層配列方向の中央断面図、(b)は内部電極層の形状を表す厚み方向の断面図である。
【0025】
図において、10は多連型コンデンサ、1は積層体であり、2は積層体1を構成する誘電体層、3、4は積層体1内に形成した内部電極層であり、5、6は外部端子電極である。
【0026】
図2に示すように、多連型コンデンサ10の積層体1は、誘電体層2を複数積層して形成されている。
【0027】
誘電体層2は、チタン酸バリウム(BaTiO)を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、2.0mm×1.2mmなどであり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2が図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。
【0028】
積層体1の誘電体層2(誘電体層2の層間)上に形成される複数の内部電極層3(3a、3b)が形成され、それぞれ内部電極層3の一方端部側が引き出し電極層3zを介して誘電体層2の長手方向の外部に延出し、それぞれ外部端子電極5に接続されている。また、隣接する誘電体層2の層間には、複数の内部電極層3と対向する内部電極層4が整列配置されている。そして、この内部電極層4は、引き出し電極層(図には省略)を介して外部端子電極6に接続されている。内部電極層3、4は、例えばNiを主成分とする材料から構成され、その厚みは1〜2μmとしている。
【0029】
外部端子電極5、6は、積層体1の一対の長辺側端面に被着形成され、且つ内部電極層3、4にそれぞれ接続されている。外部端子電極5、6は、例えばCu、Ni、あるいはこれらの合金などの卑金属成分及びガラス成分からなり、長辺側の端面及びそれに隣接する上下面の3面にわたって形成される。さらに、外部端子電極5、6の表面には、表面メッキ層(図示せず)が形成されている。表面メッキ層は、例えばNiメッキ、Snメッキ、半田メッキなどが例示できる
本発明の特徴的なことは、1つの誘電体層2上に複数配列された内部電極層、例えば3において、配列方向の隣接しあう領域に、誘電体充填層12が配置されていることである。尚、内部電極層3aにおいては、その隣接する内部電極層3bとの間隔はもちろんのこと、積層体1の短辺側端面側に誘電体充填層が形成されている。また、内部電極層3の電極幅に比較して、引き出し電極3zの電極幅が狭い場合には、内部電極層3の一方端部側にも誘電体充填層12が形成されている。
【0030】
以上、内部電極層3においては、引き出し電極3zが形成されていない他方端部側を除いて、内部電極層3の3つの辺に誘電体充填層12が形成されている。
【0031】
また、誘電体充填層12は、誘電体層2よりも低い誘電率を有し、且つ誘電体層2と焼結挙動が近似する材料が用いられる。具体的には、SrTiO、CaTiO、MgTiOを主成分とする誘電体積層セラミック材料が例示できる。
【0032】
次に本発明の多連型コンデンサ10の製造方法について、図3を用いて説明する。
【0033】
まず、複数の誘電体層2が抽出できる例えばBaTiOを主成分とするセラミックグリーンシートを用意し、このセラミックグリーンシートの各素子領域に、スクリーン印刷法により導電性ペーストを印刷し、複数の内部電極層3または4となる内部電極層パターン及び引き出し電極3zとなる電極パターンを形成する。
【0034】
この導電性ペーストは、金属粒子と、脂肪族炭化水素と高級アルコールとの混合物からなる有機溶剤と、この有機溶剤に対して可溶性のエチルセルロースからなる有機粘結剤と、該有機溶剤に難溶解性のエポキシ樹脂からなる有機粘結剤とを含有するものである。
【0035】
次に、各素子領域に配列された複数の内部電極層パターン間の領域に誘電体充填層12となる誘電体セラミック層を形成する。この誘電体セラミック層は、セラミックペーストをスクリーン印刷により形成し、内部電極層パターンの厚みと実質的に同一厚みとなるようにする。尚、誘電体セラミック層は、内部電極層パターンの他方端部を除いて他の辺を取り囲むように形成しても構わない。
【0036】
上述のセラミックペーストのバインダ組成は、導電性ペーストと同組成もしくは異なる組成の両方を適用できるが、特に、導電性ペーストの印刷と同じ条件を採用できることおよびセラミックグリーンシートの表面からの粘結剤の揮発速度を一致させるという理由から、セラミックペーストは導体ペーストと同じバインダ組成であることが望ましい。
【0037】
そして、このようにして内部電極層3(または4)及び引き出し電極3z(4Zは図では省略)となる各電極パターンが形成された複数のセラミックグリーンシートを内部電極層パターンが互いに対向し、各引き出し電極となる電極パターンが積層体1の一対の長辺側端面に交互に延出するように、積層する。
【0038】
ここで、セラミックグリーンシートを積層する方法として、セラミックグリーンシートの主面上に、内部電極層パターン及び誘電体セラミック層を形成後、内部電極層パターン及び誘電体セラミック層が形成されていないセラミックグリーンシートを積層し、その後、最上層のセラミックグリーンシート上に内部電極層パターン及び誘電体セラミック層を順次形成して、順次積層する方法を用いれば、平坦なセラミックグリーンシートの主面上に内部電極層パターンを形成できることから、内部電極層パターンの形成精度が良好になり、容量ばらつきを低減でき、さらに、積層数を増大しても内部電極層パターンの形成精度には影響しないことから、多連型コンデンサ10の高積層化や大型化を実現できる。
【0039】
また、このようにして内部電極層3(または4)及び引き出し電極3z(4Zは図では省略)となる各電極パターンが形成された複数のセラミックグリーンシートを内部電極層パターンが互いに対向し、各引き出し電極となる電極パターンが積層体1の一対の長辺側端面に交互に延出するように、積層する。
【0040】
また、内部電極層3となる内部電極層パターン、引き出し電極3zとなる電極パターン及び誘電体充填層12となる誘電体セラミック層を形成したセラミックグリーンシートと、内部電極層4となる内部電極層パターン、引き出し電極となる電極パターン及び誘電体充填層12となる誘電体セラミック層を形成したセラミックグリーンシートと交互に積層するようにしても構わない。
【0041】
次に、積層されたセラミックグリーンシートを熱圧着し、大型セラミックグリーンシート積層体を形成する。
【0042】
このとき、隣接する内部電極層パターン間には、誘電体充填層12となる誘電体セラミック層が配置されているため、熱圧着時に上下のセラミックグリーンシートが十分に密着し、セラミックグリーンシート間の剥離を抑制でき、また、焼成後においてデラミネーションの発生を防止できる。
【0043】
また、隣接する内部電極層パターン間において、内部電極層パターンの有無による段差が生じないため、熱圧着時に、隣接する内部電極層パターン間距離が小さくなることがなく、隣接するコンデンサユニット間におけるクロストークノイズを低減することができる。
【0044】
さらに、誘電体充填層12となる誘電体セラミック層は、内部電極層パターンの他方端部(引き出し電極が形成されていない側の端部)には形成されていないため、上述のセラミックグリーンシート熱圧着時に、セラミックグリーンシート間に残存するエアを容易に脱気することができ、内部電極層パターンとセラミックグリーンシートとの密着性が向上し、焼成後におけるクラックやデラミネーションの発生を抑制でき、歩留まりを向上できる。
【0045】
その後、所望の位置で大型セラミックグリーンシート積層体を各素子領域毎に切断し、未焼成状態の積層体を得る。このとき、内部電極層パターンの引き出し電極は、積層体の長辺側端面に露出する。
【0046】
次に積層体は、所定の雰囲気、温度、時間を加えて焼成し、各コンデンサユニットの内部電極層3に接続する外部端子電極5を、内部電極層4に接続する外部端子電極6を導電性ペーストの焼き付けにより形成する。その後、その表面にNiメッキ/Snメッキを形成する。
【0047】
このようにして、図1のような多連型コンデンサ10が得られる。
【0048】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【0049】
例えば、上記実施の形態では、誘電体充填層12となる誘電体セラミック層は、内部電極層3、4の他方端部側にも形成してもよい。すなわち、誘電体充填層12は並列配置された平面的に隣接しあう内部電極層3、4の間に配置すれば、その間でのクロストークノイズが防止できるが、誘電体充填層12を内部電極層3、4及び引き出し電極を取り囲むように、各電極層が形成されていない領域の全面に形成しても構わない。このときには、積層方法を充分に考慮して、セラミックグリーンシートにエアが残存しないようにすることが重要である。これより、内部電極層3、4の有無による段差を完全になくすことができる。
【0050】
さらに、内部電極層パターン間に形成する誘電体セラミック層を、内部電極層パターンから10μm以上離間して形成してもよい。このようにすれば、非常に大きなセラミックグリーンシートを用いても、セラミックグリーンシートを熱圧着する際の脱気経路が確保できる。また、スクリーン製版の印圧により周辺領域に伸びが生じて内部電極層のパターンに位置ずれが生じた場合でも、内部電極層パターンと誘電体セラミック層とが重なることがないため、大型積層体の変形を防ぐことができる。
【0051】
また、誘電体充填層12となる誘電体セラミック層の厚みが内部電極層3、4となる内部電極層パターンの厚みより大きくなるようにしても良い。このことにより、内部電極層パターン及び誘電体セラミック層が形成されたセラミックグリーンシートを吸着する積層ヘッドによる内部電極層パターンの変形を抑制できる。
【0052】
さらに、加圧加熱して大型積層体を形成する際にも、まずセラミックグリーンシートが圧力を受け、内部電極層パターンは徐々に圧力を受けることから、ショートや絶縁不良を抑制できる。
【0053】
さらに、セラミックグリーンシートの主面上に、内部電極層パターン及び誘電体セラミック層を形成した後のこのセラミックグリーンシート上に内部電極層パターン及び誘電体セラミック層が形成されていない別のセラミックグリーンシートを積層し、このセラミックグリーンシート上に内部電極層パターン及び誘電体セラミック層を形成し、順次繰り返して、未焼成状態の大型積層体を作製しても良い。このことにより、積層精度が良好になり、容量ばらつきを低減できるとともに、サイドマージンやエンドマージンを小さくできることから、多連型コンデンサ10の小型化に対応できる。さらに、セラミックグリーンシートを積層する工程において、内部電極層パターン及び誘電体セラミック層が形成されたセラミックグリーンシート2上に、フィルムによって裏打ちされた別のセラミックグリーンシートを載置し、フィルム側から加圧加熱するようにしても良い。このことにより、セラミックグリーンシートを吸着する工程を設ける必要がないため、セラミックグリーンシート2の欠陥を防止することができる。
【0054】
【発明の効果】
本発明の多連型コンデンサによれば、隣接する内部電極層間には、セラミックペーストの印刷により形成されたセラミック層が介在してなるため、熱圧着時に上下のセラミックグリーンシートが十分に密着し、セラミックグリーンシート間の剥離を抑制でき、また、焼成後においてデラミネーションの発生を防止できる。
【0055】
さらに、隣接する内部電極層間において、内部電極層の有無による段差が生じないため、熱圧着時に、隣接する内部電極層間距離が小さくなることがなく、隣接するコンデンサユニット間におけるクロストークノイズを低減することができる。
【図面の簡単な説明】
【図1】本発明の多連型コンデンサの外観斜視図である。
【図2】図1の多連型コンデンサの断面図であり、(a)は幅方向の中央断面図、(b)は内部電極層の平面形状を示す平断面図である。
【図3】図1の多連型コンデンサの製造方法に用いる大型セラミックシートの平面図である。
【図4】従来の多連型コンデンサを示す図であり、(a)は幅方向の中央断面図、(b)は内部電極層の平面形状を示す平断面図である。
【図5】図4の多連型コンデンサの製造方法に用いる大型セラミックシートの平面図である。
【符号の説明】
10・・・・・・・・・・・・・多連型コンデンサ
1・・・・・・・・・・・・・・積層体
2・・・・・・・・・・・・・・誘電体層
3、4・・・・・・・・・・・・内部電極層
5、6・・・・・・・・・・・・外部端子電極
12・・・・・・・・・・・・・誘電体充填層
N・・・・・・・・・・・・・・コンデンサユニット
11・・・・・・・・・・・・・大型積層体
C・・・・・・・・・・・・・・切断線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multiple capacitor, and more particularly to an internal structure.
[0002]
[Prior art]
With the spread of various electronic devices, the size and weight of electronic devices have been rapidly reduced. Accordingly, ceramic electronic components mounted on this electronic device have also been required to be miniaturized. In recent years, for example, multiple capacitors capable of miniaturization and large capacity have been widely used.
[0003]
By using such multiple type capacitors, it is possible to combine a plurality of single capacitors into one, reduce variations in the size and shape of each capacitor, and simplify the work of mounting on a circuit board, as compared to the past. Will be possible.
[0004]
A typical structure of a multiple capacitor is formed by stacking a plurality of rectangular dielectric layers, and external terminal electrodes are formed around a pair of end faces on the long side of the stack, for example. Have been. Then, for example, a plurality of internal electrode layers are arranged on the dielectric layer constituting the laminate 1. The internal electrode layers arranged on one dielectric layer extend from one end to the outside of the dielectric layer, that is, to the end face on the long side of the laminate, and are connected to, for example, external terminal electrodes. ing. Further, the internal electrode layers arranged on another dielectric layer extend from one end to the outside of the dielectric layer, that is, to the end face on the long side of the laminate, and are connected to, for example, external terminal electrodes. ing.
[0005]
FIG. 4 is a cross-sectional view of a conventional multiple capacitor, FIG. 4 (a) is a central cross-sectional view in the direction of the arrangement of the internal electrode layers of the laminate, and (b) a thickness direction showing the shape of the internal electrode layers. FIG.
[0006]
In the figure, 30 is a multiple capacitor, 31 is a laminate, 32 is a dielectric layer constituting the laminate 31, 33 and 34 are internal electrode layers formed in the laminate 31, and 35 and 36 are External terminal electrodes.
[0007]
As shown in the figure, the multilayer body 31 of the multiple capacitor 30 is formed by stacking a plurality of dielectric layers 32.
[0008]
In addition, for example, a plurality of internal electrode layers 33 and 34 are formed between the dielectric layers 32 of the laminate 31 to face each other. The internal electrode layer 33 is provided on one end surface of the laminate 31, and the internal electrode layer 34 is formed on the laminate 31. It extends to the other end face.
[0009]
Further, the plurality of external terminal electrodes 35 and 36 are attached to both end surfaces of the multilayer body 31 and are connected to the internal electrode layers 33 and 34, respectively.
[0010]
Then, the capacitor unit Na is formed by the dielectric layer 32, the internal electrode layers 33a, 34a, and the external terminal electrodes 35, 36 connected to the internal electrode layers 33a, 34a, and the dielectric layer 32, the internal electrode layers 33b, 34b and the internal External terminal electrodes 35 and 36 connected to the electrode layers 33b and 34b form a capacitor unit Nb.
[0011]
A method of manufacturing the multiple capacitor 30 will be described with reference to FIG. In addition, each code is not distinguished before and after firing.
[0012]
First, the ceramic green sheet 41 serving as the dielectric layer 32 has a plurality of element regions (denoted by reference numeral 32) defined by dotted lines. Thus, in the element region 32, internal electrode layer patterns 33 and 34 to be internal electrode layers are formed by screen printing of a conductive paste.
[0013]
Next, the ceramic green sheets 41 on which the internal electrode layer patterns 33 and 34 are printed are laminated and thermocompression-bonded in a predetermined order to obtain a large laminated body.
[0014]
Next, the large-sized laminate is cut along the boundary line (cutting line) C of the element region to obtain an unfired laminate in which the internal electrode layer patterns 33 and 34 are exposed on both end surfaces.
[0015]
Finally, the unfired laminate 31 is fired, and external terminal electrodes 35 and 36 are formed so as to be connected to the internal electrode layers 33 and 34 of the obtained laminate 31, respectively. A continuous capacitor 30 is obtained (Patent Document 1: Japanese Patent Application Laid-Open No. 2001-358034).
[Patent Document 1]
JP 2001-358034 A
[Problems to be solved by the invention]
However, according to the multiple capacitor 30, as shown in FIG. 5, when the distance between the internal electrode layer patterns 33 and 34 that can maintain insulation is m, the internal electrode layers on both sides of the cutting line C are provided. The distance between the patterns 33 and 34 is 2 × m, but the distance between the internal electrode layer patterns (33a-33b, 34a-34b) between adjacent capacitor units Na-Nb is m. Since the distance between the internal electrode layer patterns (33a-33b, 34a-34a) between the adjacent capacitor units Na-Nb is small, the upper and lower ceramic green sheets 41 do not adhere sufficiently during thermocompression bonding, and peeling occurs. And there is a problem that delamination easily occurs after firing.
[0017]
Further, when the thickness of the ceramic green sheet 41 is small, the step due to the presence or absence of the internal electrode layer patterns serving as the internal electrode layers 33 and 34 cannot be ignored. This moves inside the adjacent internal electrode layer patterns (33a-33b, 34a-34b), and the distance between adjacent internal electrode layers (33a-33b, 34a-34b) becomes small. As a result, there is a problem that crosstalk noise between adjacent capacitor units Na-Nb increases.
[0018]
The present invention has been devised in view of the above-described problems, and an object of the present invention is to provide a multiple capacitor capable of preventing poor adhesion between ceramic green sheets and reducing crosstalk noise between adjacent capacitor units. To provide.
[0019]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a laminated body formed by laminating a plurality of rectangular dielectric layers,
A plurality of the internal electrode layers are arranged between the dielectric layers, and one end thereof is exposed from an end face of the laminate,
A multiple capacitor formed on the end face of the laminate, and external terminal electrodes connected to the respective internal electrode layers,
A multiple capacitor is characterized in that a dielectric filler layer made of a material having a lower dielectric constant than the dielectric layer is interposed between the plurality of arranged internal electrode layers.
[Action]
According to the multiple capacitor of the present invention, the dielectric filling layer is disposed between the plurality of internal electrode layers arranged on the same dielectric layer (the same dielectric layer). Specifically, before and after the internal electrode layer pattern serving as the internal electrode layer is formed on the ceramic green sheet by printing with a conductive paste, the material is compared with the material of the ceramic green sheet in an adjacent region in the arrangement direction of the internal electrode layer pattern. Then, a paste serving as a dielectric filling layer is formed by printing using a dielectric ceramic paste made of a dielectric material having a low dielectric constant. As a result, even when the ceramic green sheet is thermocompression-bonded, the ceramic green sheet does not behave in an up-and-down manner, adheres sufficiently, suppresses peeling between the ceramic green sheets, and prevents delamination after firing. it can.
[0020]
Further, since there is no step between adjacent internal electrode layers due to the presence or absence of the internal electrode layer, the distance between adjacent internal electrode layers does not become small during thermocompression bonding, and crosstalk noise between adjacent capacitor units is reduced. be able to.
[0021]
In addition, since the dielectric filling element has a lower dielectric constant than the dielectric layer, the stray capacitance between adjacent internal electrode layers is reduced, so that crosstalk noise can be more effectively reduced.
[0022]
Further, the dielectric filling layer is formed so as to surround each side except the other end of the internal electrode layer. That is, even when the ceramic green sheets are stacked and pressed, the air remaining between the ceramic green sheets is easily degassed from the region where the dielectric filling layer does not exist. And the occurrence of cracks and delamination after firing can be suppressed, and the yield can be improved.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a multiple capacitor of the present invention will be described with reference to the drawings.
[0024]
FIG. 1 is an external perspective view of a multiple capacitor according to the present invention. 2A and 2B are cross-sectional views of the multiple capacitor of FIG. 1, in which FIG. 2A is a center cross-sectional view of the stacked body in a direction in which internal electrode layers are arranged, and FIG. FIG.
[0025]
In the figure, 10 is a multiple capacitor, 1 is a laminate, 2 is a dielectric layer constituting the laminate 1, 3 and 4 are internal electrode layers formed in the laminate 1, and 5 and 6 are External terminal electrodes.
[0026]
As shown in FIG. 2, the multilayer body 1 of the multiple capacitor 10 is formed by laminating a plurality of dielectric layers 2.
[0027]
The dielectric layer 2 is made of a non-reducing dielectric material containing barium titanate (BaTiO 3 ) as a main component and a dielectric material containing a glass component, and has a shape of 2.0 mm × 1.2 mm or the like. The thickness is set to 1 to 5 μm to increase the capacity. The dielectric layer 2 is stacked in the upward direction in the drawing to form the laminate 1. The shape, thickness, and number of layers of the dielectric layer 2 can be arbitrarily changed according to the capacitance value.
[0028]
A plurality of internal electrode layers 3 (3a, 3b) are formed on the dielectric layer 2 (layers between the dielectric layers 2) of the laminate 1, and one end of the internal electrode layer 3 is connected to the extraction electrode layer 3z. , And extends to the outside of the dielectric layer 2 in the longitudinal direction, and is connected to the external terminal electrodes 5. Further, between the adjacent dielectric layers 2, the internal electrode layers 4 facing the plurality of internal electrode layers 3 are arranged. The internal electrode layer 4 is connected to an external terminal electrode 6 via a lead electrode layer (not shown). The internal electrode layers 3 and 4 are made of, for example, a material mainly containing Ni, and have a thickness of 1 to 2 μm.
[0029]
The external terminal electrodes 5 and 6 are formed on the pair of long side end surfaces of the multilayer body 1 and connected to the internal electrode layers 3 and 4, respectively. The external terminal electrodes 5 and 6 are made of, for example, a base metal component such as Cu, Ni, or an alloy thereof, and a glass component, and are formed on three surfaces, that is, an end surface on the long side and upper and lower surfaces adjacent thereto. Further, surface plating layers (not shown) are formed on the surfaces of the external terminal electrodes 5 and 6. The surface plating layer can be exemplified by, for example, Ni plating, Sn plating, solder plating, and the like. A characteristic of the present invention is that a plurality of internal electrode layers, for example, 3 arranged on one dielectric layer 2 have That is, the dielectric filling layer 12 is arranged in the adjacent regions. In the internal electrode layer 3a, a dielectric filling layer is formed on the short side end face side of the multilayer body 1 as well as the interval between the adjacent internal electrode layers 3b. Further, when the electrode width of the extraction electrode 3z is smaller than the electrode width of the internal electrode layer 3, the dielectric filling layer 12 is also formed on one end side of the internal electrode layer 3.
[0030]
As described above, in the internal electrode layer 3, the dielectric filling layers 12 are formed on three sides of the internal electrode layer 3 except for the other end side where the extraction electrode 3 z is not formed.
[0031]
The dielectric filling layer 12 is made of a material having a lower dielectric constant than the dielectric layer 2 and having a sintering behavior similar to that of the dielectric layer 2. Specifically, a dielectric multilayer ceramic material mainly containing SrTiO 3 , CaTiO 3 , and MgTiO 3 can be exemplified.
[0032]
Next, a method for manufacturing the multiple capacitor 10 of the present invention will be described with reference to FIG.
[0033]
First, a ceramic green sheet mainly composed of, for example, BaTiO 3 from which a plurality of dielectric layers 2 can be extracted is prepared, and a conductive paste is printed on each element region of the ceramic green sheet by a screen printing method. An internal electrode layer pattern to be the electrode layer 3 or 4 and an electrode pattern to be the extraction electrode 3z are formed.
[0034]
This conductive paste is composed of a metal particle, an organic solvent composed of a mixture of an aliphatic hydrocarbon and a higher alcohol, an organic binder composed of ethyl cellulose soluble in the organic solvent, and a poorly soluble organic solvent. And an organic binder made of an epoxy resin.
[0035]
Next, a dielectric ceramic layer serving as the dielectric filling layer 12 is formed in a region between the plurality of internal electrode layer patterns arranged in each element region. The dielectric ceramic layer is formed by screen printing a ceramic paste so as to have substantially the same thickness as the internal electrode layer pattern. Note that the dielectric ceramic layer may be formed so as to surround other sides except for the other end of the internal electrode layer pattern.
[0036]
As the binder composition of the above-mentioned ceramic paste, both the same composition as the conductive paste or a different composition can be applied.In particular, the same conditions as in the printing of the conductive paste can be employed, and the binder of the binder from the surface of the ceramic green sheet can be used. It is desirable that the ceramic paste has the same binder composition as the conductor paste because the volatilization rates are matched.
[0037]
Then, the plurality of ceramic green sheets on which the respective electrode patterns serving as the internal electrode layer 3 (or 4) and the extraction electrode 3z (4Z are omitted in the figure) are formed are opposed to each other by the internal electrode layer patterns. Lamination is performed so that the electrode patterns serving as the extraction electrodes extend alternately to the pair of long side end surfaces of the laminate 1.
[0038]
Here, as a method of laminating the ceramic green sheets, after forming an internal electrode layer pattern and a dielectric ceramic layer on the main surface of the ceramic green sheet, a ceramic green sheet on which the internal electrode layer pattern and the dielectric ceramic layer are not formed is formed. By laminating the sheets and then sequentially forming the internal electrode layer pattern and the dielectric ceramic layer on the uppermost ceramic green sheet and sequentially laminating, the internal electrode layer is formed on the main surface of the flat ceramic green sheet. Since the layer pattern can be formed, the formation accuracy of the internal electrode layer pattern is improved, the capacitance variation can be reduced, and even if the number of stacked layers is increased, the formation accuracy of the internal electrode layer pattern is not affected. It is possible to realize a high lamination and a large size of the die capacitor 10.
[0039]
Further, a plurality of ceramic green sheets on which the respective electrode patterns serving as the internal electrode layer 3 (or 4) and the extraction electrode 3z (4Z are omitted in the drawing) are formed so that the internal electrode layer patterns face each other, Lamination is performed so that the electrode patterns serving as the extraction electrodes extend alternately to the pair of long side end surfaces of the laminate 1.
[0040]
Further, a ceramic green sheet on which an internal electrode layer pattern serving as the internal electrode layer 3, an electrode pattern serving as the lead electrode 3 z and a dielectric ceramic layer serving as the dielectric filling layer 12 are formed, and an internal electrode layer pattern serving as the internal electrode layer 4 Alternatively, a ceramic green sheet having an electrode pattern serving as a lead electrode and a dielectric ceramic layer serving as a dielectric filling layer 12 may be alternately laminated.
[0041]
Next, the laminated ceramic green sheets are thermocompression-bonded to form a large ceramic green sheet laminate.
[0042]
At this time, since the dielectric ceramic layer serving as the dielectric filling layer 12 is disposed between the adjacent internal electrode layer patterns, the upper and lower ceramic green sheets are sufficiently adhered to each other at the time of thermocompression bonding. Peeling can be suppressed, and the occurrence of delamination after firing can be prevented.
[0043]
In addition, since there is no step between adjacent internal electrode layer patterns due to the presence or absence of the internal electrode layer patterns, the distance between adjacent internal electrode layer patterns does not decrease during thermocompression bonding, and the cross between adjacent capacitor units does not occur. Talk noise can be reduced.
[0044]
Further, since the dielectric ceramic layer serving as the dielectric filling layer 12 is not formed at the other end of the internal electrode layer pattern (the end on the side where the extraction electrode is not formed), the above-described ceramic green sheet heat is not applied. At the time of press bonding, air remaining between the ceramic green sheets can be easily degassed, the adhesion between the internal electrode layer pattern and the ceramic green sheet is improved, and the occurrence of cracks and delamination after firing can be suppressed, The yield can be improved.
[0045]
Thereafter, the large ceramic green sheet laminate is cut at each desired position for each element region to obtain an unfired laminate. At this time, the extraction electrode of the internal electrode layer pattern is exposed on the long-side end surface of the laminate.
[0046]
Next, the laminate is baked by applying a predetermined atmosphere, temperature and time, and the external terminal electrode 5 connected to the internal electrode layer 3 of each capacitor unit is electrically connected to the external terminal electrode 6 connected to the internal electrode layer 4. It is formed by baking a paste. Thereafter, Ni plating / Sn plating is formed on the surface.
[0047]
Thus, the multiple capacitor 10 as shown in FIG. 1 is obtained.
[0048]
It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.
[0049]
For example, in the above embodiment, the dielectric ceramic layer serving as the dielectric filling layer 12 may be formed also on the other end side of the internal electrode layers 3 and 4. That is, if the dielectric filling layer 12 is arranged between the parallel-arranged internal electrode layers 3 and 4 which are adjacent to each other in plane, crosstalk noise between them can be prevented. It may be formed on the entire surface of the region where each electrode layer is not formed so as to surround the layers 3 and 4 and the extraction electrode. At this time, it is important to sufficiently consider the lamination method so that air does not remain in the ceramic green sheets. Thus, a step due to the presence or absence of the internal electrode layers 3 and 4 can be completely eliminated.
[0050]
Further, the dielectric ceramic layer formed between the internal electrode layer patterns may be formed at a distance of 10 μm or more from the internal electrode layer pattern. In this way, even if a very large ceramic green sheet is used, a degassing path for thermocompression bonding of the ceramic green sheet can be secured. In addition, even when the peripheral region is stretched due to the printing pressure of the screen plate and the pattern of the internal electrode layer is displaced, the internal electrode layer pattern and the dielectric ceramic layer do not overlap. Deformation can be prevented.
[0051]
Further, the thickness of the dielectric ceramic layer serving as the dielectric filling layer 12 may be larger than the thickness of the internal electrode layer pattern serving as the internal electrode layers 3 and 4. Thus, the deformation of the internal electrode layer pattern by the lamination head that sucks the ceramic green sheet on which the internal electrode layer pattern and the dielectric ceramic layer are formed can be suppressed.
[0052]
Furthermore, when forming a large-sized laminate by applying pressure and heat, the ceramic green sheet is first subjected to pressure, and the internal electrode layer pattern is gradually subjected to pressure, so that short-circuit and insulation failure can be suppressed.
[0053]
Further, after the internal electrode layer pattern and the dielectric ceramic layer are formed on the main surface of the ceramic green sheet, another ceramic green sheet on which the internal electrode layer pattern and the dielectric ceramic layer are not formed is formed on the ceramic green sheet. May be laminated to form an internal electrode layer pattern and a dielectric ceramic layer on the ceramic green sheet, which may be sequentially repeated to produce a large laminate in an unfired state. As a result, the lamination accuracy is improved, the variation in capacitance can be reduced, and the side margin and end margin can be reduced, so that the multiple capacitor 10 can be downsized. Further, in the step of laminating the ceramic green sheets, another ceramic green sheet lined with a film is placed on the ceramic green sheet 2 on which the internal electrode layer pattern and the dielectric ceramic layer are formed, and the film is added from the film side. Pressure heating may be used. As a result, it is not necessary to provide a step of adsorbing the ceramic green sheets, so that defects of the ceramic green sheets 2 can be prevented.
[0054]
【The invention's effect】
According to the multiple capacitor of the present invention, since the ceramic layer formed by printing the ceramic paste is interposed between the adjacent internal electrode layers, the upper and lower ceramic green sheets adhere sufficiently during thermocompression bonding, The separation between the ceramic green sheets can be suppressed, and the occurrence of delamination after firing can be prevented.
[0055]
Further, since there is no step between adjacent internal electrode layers due to the presence or absence of the internal electrode layer, the distance between adjacent internal electrode layers does not decrease during thermocompression bonding, and crosstalk noise between adjacent capacitor units is reduced. be able to.
[Brief description of the drawings]
FIG. 1 is an external perspective view of a multiple capacitor of the present invention.
FIGS. 2A and 2B are cross-sectional views of the multiple capacitor of FIG. 1, in which FIG. 2A is a central cross-sectional view in a width direction, and FIG. 2B is a plan cross-sectional view illustrating a planar shape of an internal electrode layer.
FIG. 3 is a plan view of a large ceramic sheet used in the method for manufacturing the multiple capacitor of FIG. 1;
FIGS. 4A and 4B are views showing a conventional multiple capacitor, in which FIG. 4A is a central cross-sectional view in the width direction, and FIG. 4B is a plan cross-sectional view showing a planar shape of an internal electrode layer.
FIG. 5 is a plan view of a large ceramic sheet used in the method for manufacturing the multiple capacitor of FIG. 4;
[Explanation of symbols]
10 Multiple capacitors 1 Multilayer 2 Dielectric layers 3, 4 Internal electrode layers 5, 6 External terminal electrodes 12 ... Dielectric filling layer N ... Capacitor unit 11 ... Large laminated body C ... ... Cutting line

Claims (1)

矩形状の誘電体層を複数積層して成る積層体と、
前記誘電体層間に複数配列されるとともに、その一方端部が前記積層体の端面から露出する内部電極層と、
前記積層体の端面に形成され、且つ内部電極層に接続される複数の外部端子電極とから成る多連型コンデンサにおいて、
前記複数配列された内部電極層の間には、前記誘電体層の誘電率よりも低い材料からなる誘電体充填層が配置されていることを特徴とする多連型コンデンサ。
A laminate formed by laminating a plurality of rectangular dielectric layers,
A plurality of the internal electrode layers are arranged between the dielectric layers, and one end thereof is exposed from an end face of the laminate,
In the multiple capacitor formed on the end face of the laminate, and comprising a plurality of external terminal electrodes connected to the internal electrode layer,
A multi-layer capacitor, wherein a dielectric filling layer made of a material having a lower dielectric constant than the dielectric layer is disposed between the plurality of arranged internal electrode layers.
JP2002316789A 2002-10-30 2002-10-30 Multiple capacitors Pending JP2004153027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002316789A JP2004153027A (en) 2002-10-30 2002-10-30 Multiple capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002316789A JP2004153027A (en) 2002-10-30 2002-10-30 Multiple capacitors

Publications (1)

Publication Number Publication Date
JP2004153027A true JP2004153027A (en) 2004-05-27

Family

ID=32460392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002316789A Pending JP2004153027A (en) 2002-10-30 2002-10-30 Multiple capacitors

Country Status (1)

Country Link
JP (1) JP2004153027A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699590B1 (en) 2005-04-21 2007-03-23 삼성전기주식회사 Method for forming up and down and left and right external electrodes and electronic components manufactured by the method
US8125765B2 (en) 2009-04-22 2012-02-28 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699590B1 (en) 2005-04-21 2007-03-23 삼성전기주식회사 Method for forming up and down and left and right external electrodes and electronic components manufactured by the method
US8125765B2 (en) 2009-04-22 2012-02-28 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component

Similar Documents

Publication Publication Date Title
KR101823246B1 (en) Multi-layered ceramic electronic part and board for mounting the same
JP5332475B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101642636B1 (en) Laminated ceramic electronic parts and and board having the same mounted thereon
KR101548859B1 (en) Multi-layered ceramic electronic parts and board having the same mounted thereon
KR101762032B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
US9039859B2 (en) Method for manufacturing monolithic ceramic electronic components
KR101659153B1 (en) Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon
KR20120133697A (en) Multilayer ceramic electronic component
KR20140085097A (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR20150017966A (en) Multi-layered ceramic capacitor and board for mounting the same
KR20140081360A (en) Multi-layered ceramic capacitor, manufacturing method of the same and circuit board for mounting the same
CN113539679B (en) Multilayer Ceramic Capacitors
KR20150132972A (en) Multi-layered ceramic electronic component and board having the same mounted thereon
JP7248363B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR20180132490A (en) Multilayered ceramic capacitor and board having the same mounted thereon
JP2005159056A (en) Multilayer ceramic electronic components
KR20140125111A (en) Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same
KR101952845B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
JP2000340448A (en) Multilayer ceramic capacitors
JPH07122457A (en) Manufacture of multilayered ceramic electronic component
JP2000106322A (en) Multilayer ceramic capacitors
JP2000277382A (en) Multi-layer monolithic ceramic capacitor and method of manufacturing the same
JP2009054974A (en) Multilayer capacitor and capacitor mounting board
JP2000106320A (en) Multilayer ceramic capacitors
JP2004153027A (en) Multiple capacitors