JP2002031817A - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2002031817A
JP2002031817A JP2000214259A JP2000214259A JP2002031817A JP 2002031817 A JP2002031817 A JP 2002031817A JP 2000214259 A JP2000214259 A JP 2000214259A JP 2000214259 A JP2000214259 A JP 2000214259A JP 2002031817 A JP2002031817 A JP 2002031817A
Authority
JP
Japan
Prior art keywords
semiconductor layer
liquid crystal
crystal display
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000214259A
Other languages
Japanese (ja)
Inventor
Hiroaki Yonekura
広顕 米倉
Tatsuya Wakimoto
竜也 脇本
Masaru Shiiba
賢 椎葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000214259A priority Critical patent/JP2002031817A/en
Publication of JP2002031817A publication Critical patent/JP2002031817A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置において、アレイ基板の裏面か
ら入射した光がチャンネルを形成する半導体層に直接入
射する量を低減し、TFTのオフ特性劣化を抑制するこ
と。 【解決手段】 絶縁性透明基板上に、マトリックス状に
配列された複数の画素電極10と、ソース配線5と、ゲ
ート配線2と、画素電極に1対1に島状に形成された半
導体層4とを有し、半導体層4が薄膜トランジスタを構
成している液晶表示装置において、半導体層4が、ソー
ス電極5a又はドレイン電極9との交差部及びその近傍
を除いて、ゲート配線2aよりも平面方向に内側にあ
る。半導体層4はアレイ基板の裏面から見てゲート配線
2aの内側に隠れるため、半導体層4にバックライト光
が入射せず、従来の液晶表示装置と比較して、アレイ基
板側の裏面からの光によるキャリアの増大が抑制され
る。
(57) Abstract: In a liquid crystal display device, the amount of light incident from the back surface of an array substrate directly incident on a semiconductor layer forming a channel is reduced, and deterioration of off-characteristics of a TFT is suppressed. SOLUTION: On an insulating transparent substrate, a plurality of pixel electrodes 10, a source line 5, a gate line 2, and a semiconductor layer 4 formed in a one-to-one island shape on the pixel electrode are arranged in a matrix. In the liquid crystal display device in which the semiconductor layer 4 constitutes a thin film transistor, the semiconductor layer 4 is in a plane direction more than the gate wiring 2a except for an intersection with the source electrode 5a or the drain electrode 9 and its vicinity. Inside. Since the semiconductor layer 4 is hidden inside the gate line 2a when viewed from the back surface of the array substrate, backlight light does not enter the semiconductor layer 4 and light from the back surface on the array substrate side is smaller than that of the conventional liquid crystal display device. Is suppressed from increasing the carrier.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス方式の液晶表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors.

【0002】[0002]

【従来の技術】液晶を応用した表示装置は、低電力、軽
量という従来のディスプレイにない特徴をもち、中で
も、画素毎にスイッチング素子をもつ薄膜トランジスタ
(以下TFTと略す)を用いたアクティブマトリクス方
式の液晶表示装置は、クロストークの少ない鮮明な画像
表示が得られることから、ノートパソコンやカーナビゲ
ーションのディスプレイ等に使用され、さらに近年では
大型ディスプレイモニターとして急速に利用されるよう
になってきた。
2. Description of the Related Art A display device to which liquid crystal is applied has low power and light weight, which are not features of a conventional display. The liquid crystal display device is used for a notebook computer, a car navigation display, and the like because a clear image display with less crosstalk can be obtained. In recent years, the liquid crystal display device has been rapidly used as a large display monitor.

【0003】以下、従来のアクティブマトリックス方式
の液晶表示装置の一例について、図面を用いて説明す
る。図3は、従来のアクティブマトリックス方式の液晶
表示装置におけるアレイ基板の一部分を示す部分拡大平
面図である。図3において、2はゲート配線、4はTF
Tのチャンネル、ソース、及びドレイン領域を形成する
アモルファスシリコン半導体層、5はソース信号線、9
はTFTのドレイン電極、10はITO等から成る画素
電極である。ゲート配線2から半導体膜4の下側にゲー
ト電極2aとなる部分が枝状に突き出ており、また、ソ
ース配線5から半導体膜4の上側にソース電極5aとな
る部分が枝状に突き出ている。ドレイン電極9と画素電
極10の間は、パッシベーション膜に開けられたコンタ
クトホール7を介して電気的に接続されている。
Hereinafter, an example of a conventional active matrix type liquid crystal display device will be described with reference to the drawings. FIG. 3 is a partially enlarged plan view showing a part of an array substrate in a conventional active matrix type liquid crystal display device. In FIG. 3, 2 is a gate wiring and 4 is TF
An amorphous silicon semiconductor layer forming T channel, source and drain regions, 5 is a source signal line, 9
Is a drain electrode of the TFT, and 10 is a pixel electrode made of ITO or the like. A portion serving as a gate electrode 2a protrudes from the gate wire 2 below the semiconductor film 4 in a branch shape, and a portion serving as a source electrode 5a protrudes from the source wire 5 above the semiconductor film 4 in a branch shape. . The drain electrode 9 and the pixel electrode 10 are electrically connected via a contact hole 7 opened in the passivation film.

【0004】図4は、図3のB−B’線の位置における
液晶表示装置全体の断面図である。ガラス製のアレイ基
板1の上面に、ゲート配線2、ゲート絶縁膜層3、半導
体層4、パッシベーション膜6、画素電極10が順次積
層されている。
FIG. 4 is a cross-sectional view of the entire liquid crystal display device taken along the line BB 'in FIG. On an upper surface of a glass array substrate 1, a gate wiring 2, a gate insulating film layer 3, a semiconductor layer 4, a passivation film 6, and a pixel electrode 10 are sequentially laminated.

【0005】以上のように構成された液晶表示装置につ
いてその動作を説明する。まず、ゲート電極2aに電圧
が印加され、TFTのアモルファスシリコン半導体層4
にチャンネルが形成されると、ソース電極5aからの映
像信号がTFTのチャンネルを通過してドレイン電極9
に流れ込み、画素電極10に伝えられる。そして、画素
電極10と対向電極11との間に映像信号に応じた電界
が生じ、発生した電界に応じて画素電極10と対向電極
11の間に注入された液晶の配向が変わる。これによ
り、アレイ基板1の裏面から入射した光の透過率が変化
して、映像信号に応じた画像が表示される。
The operation of the liquid crystal display device configured as described above will be described. First, a voltage is applied to the gate electrode 2a, and the amorphous silicon semiconductor layer 4 of the TFT is formed.
When a channel is formed in the TFT, the video signal from the source electrode 5a passes through the channel of the TFT and passes through the drain electrode 9a.
And transmitted to the pixel electrode 10. Then, an electric field corresponding to the video signal is generated between the pixel electrode 10 and the counter electrode 11, and the orientation of the liquid crystal injected between the pixel electrode 10 and the counter electrode 11 changes according to the generated electric field. Thereby, the transmittance of the light incident from the back surface of the array substrate 1 changes, and an image corresponding to the video signal is displayed.

【0006】ところで、上記従来の液晶表示装置におい
て、半導体膜4は、図3に示すように、ゲート電極2a
のエッジ部を覆うようにゲート電極2aよりも幅広く形
成されている。これは、TFTのゲート領域及びドレイ
ン領域を形成するために原理的に必要な構成であるが、
さらに、ゲート電極2aのエッジ部において、ゲート電
極2aがソース電極5a又はドレイン電極9と電気的に
短絡することを防止するためでもある。ゲート電極2a
のエッジ部においては、ゲート絶縁膜3のカバレッジが
悪くなるため、その上に直接ソース電極5aやドレイン
電極9を形成すると、両者の間が電気的に短絡し易い。
そこで、ゲート電極2aのエッジ部を半導体膜4で覆う
ことにより、こうした短絡不良の発生を防止している。
In the above-mentioned conventional liquid crystal display device, the semiconductor film 4 has a gate electrode 2a as shown in FIG.
Is formed wider than the gate electrode 2a so as to cover the edge portion of the gate electrode 2a. This is a configuration necessary in principle to form a gate region and a drain region of a TFT.
Further, it is also to prevent the gate electrode 2a from being electrically short-circuited with the source electrode 5a or the drain electrode 9 at the edge of the gate electrode 2a. Gate electrode 2a
In the edge portion, the coverage of the gate insulating film 3 is deteriorated. Therefore, when the source electrode 5a and the drain electrode 9 are formed directly on the edge portion, an electrical short-circuit easily occurs between the two.
Therefore, by covering the edge of the gate electrode 2a with the semiconductor film 4, the occurrence of such a short circuit failure is prevented.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記従来の液
晶表示装置において、アレイ基板1の裏面から光の照射
を行った場合、図4に示すように、入射光の一部が半導
体膜4に直接入射してしまう。半導体層4に入射した光
は、半導体層4のキャリア濃度を必要以上に増大させる
とともに電気抵抗率を低下させ、TFTのオフ特性を悪
化させる。TFTのオフ特性が悪化すると、コントラス
ト等の画像性能を低下させることになる。近年、一層高
輝度な表示装置が求められるなかで、この種の問題は深
刻となってきた。
However, in the above-mentioned conventional liquid crystal display device, when light is irradiated from the back surface of the array substrate 1, a part of the incident light is applied to the semiconductor film 4 as shown in FIG. Directly incident. The light incident on the semiconductor layer 4 unnecessarily increases the carrier concentration of the semiconductor layer 4 and lowers the electrical resistivity, thereby deteriorating the off-characteristics of the TFT. When the off-characteristics of the TFT deteriorate, image performance such as contrast deteriorates. In recent years, with the demand for a display device having higher luminance, this kind of problem has become more serious.

【0008】本発明は、上記問題を解決するためになさ
れたものであり、アレイ基板の裏面から入射した光がチ
ャンネルを形成する半導体層に直接入射する量を低減
し、TFTのオフ特性劣化による画像性能の低下を抑制
することのできる液晶表示装置を提供することを目的と
する。
The present invention has been made to solve the above-described problem, and reduces the amount of light incident from the back surface of the array substrate to be directly incident on a semiconductor layer forming a channel. It is an object of the present invention to provide a liquid crystal display device capable of suppressing a decrease in image performance.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る液晶表示装置は、絶縁性透明基板上
に、マトリックス状に配列された複数の画素電極と、前
記画素電極の列間に形成されたソース配線と、前記画素
電極の行間に形成されたゲート配線と、前記画素電極に
1対1に島状に形成された半導体層と、前記半導体層と
前記画素電極を接続する接続電極とを有し、前記半導体
層が、前記ソース配線の一部分をソース電極とし、前記
ゲート配線の一部分をゲート電極とし、前記接続電極を
ドレイン電極として薄膜トランジスタを構成している液
晶表示装置であって、前記半導体層が、前記ソース配線
又は前記接続電極との交差部及びその近傍を除いて、前
記ゲート配線よりも平面方向に内側にあることを特徴と
する。
In order to achieve the above object, a liquid crystal display device according to the present invention comprises a plurality of pixel electrodes arranged in a matrix on an insulating transparent substrate, and a column of the pixel electrodes. A source wiring formed therebetween, a gate wiring formed between rows of the pixel electrodes, a semiconductor layer formed in a one-to-one manner on the pixel electrode, and connecting the semiconductor layer and the pixel electrode. A liquid crystal display device having a connection electrode, wherein the semiconductor layer constitutes a thin film transistor using a part of the source wiring as a source electrode, a part of the gate wiring as a gate electrode, and the connection electrode as a drain electrode. The semiconductor layer is located inside the gate wiring in the plane direction except for the intersection with the source wiring or the connection electrode and the vicinity thereof.

【0010】これにより、ソース又はドレイン電極との
交差部及びその近傍を除いて、半導体層はゲート配線の
内側に隠れるため、この部分の半導体層にはバックライ
ト光が入射せず、従来の液晶表示装置と比較して、アレ
イ基板側の裏面からの光によるキャリアの増大は抑制さ
れる。したがって、TFT特性劣化により引き起こされ
る画像性能の低下を抑制することができる。また、交差
部の近傍では、半導体層はゲート配線よりも外側にあ
り、ゲート配線のエッジは半導体層によって覆われてい
るため、ゲート配線とソース又はドレイン電極の間の短
絡発生は従来同様い防止することができる。
As a result, except for the intersection with the source or drain electrode and its vicinity, the semiconductor layer is hidden inside the gate wiring. Compared with the display device, an increase in carriers due to light from the back surface on the array substrate side is suppressed. Therefore, it is possible to suppress a decrease in image performance caused by TFT characteristic deterioration. In the vicinity of the intersection, the semiconductor layer is located outside the gate wiring, and the edge of the gate wiring is covered with the semiconductor layer. Therefore, occurrence of a short circuit between the gate wiring and the source or drain electrode is prevented as in the conventional case. can do.

【0011】また、前記ゲート電極となる一部分が、前
記ゲート配線の配線方向から垂直に突出していることが
好ましい。これにより、ゲート電極となる部分の形状
を、ゲート配線の配線幅に影響を与えることなく自由に
変更することができるため、ゲート電極となる部分の形
状を最適化して半導体層を効果的に遮蔽することができ
る。
It is preferable that a part to be the gate electrode protrudes vertically from a wiring direction of the gate wiring. Thus, the shape of the portion serving as the gate electrode can be freely changed without affecting the wiring width of the gate wiring, so that the shape of the portion serving as the gate electrode is optimized to effectively shield the semiconductor layer. can do.

【0012】また、TFT1つについてソース電極が2
つ以上形成されている形式のTFTの場合に、本発明の
適用の効果が特に大きい。従来の構造では、ソース電極
が2つ以上形成されている場合に、ソース電極の間の領
域で半導体膜がバックライト光に直接曝されることとな
るが、この領域はチャンネルに近いため、TFTのオフ
特性への影響が特に大きかった。本発明を適用すれば、
ソース電極の間の領域において、半導体層をゲート電極
によって遮蔽することができるため、TFTのオフ特性
を良好に維持することができる。
Further, the source electrode of each TFT is 2
In the case of a TFT having one or more TFTs, the effect of the present invention is particularly large. In the conventional structure, when two or more source electrodes are formed, the semiconductor film is directly exposed to the backlight in a region between the source electrodes. The effect on the off characteristic was particularly large. By applying the present invention,
Since the semiconductor layer can be shielded by the gate electrode in a region between the source electrodes, the off-characteristics of the TFT can be favorably maintained.

【0013】また、本発明は、本発明に係る液晶表示装
置を有する画像表示応用機器でもある。本発明に係る液
晶表示装置は、入射光の光量が大きな場合であってもT
FTのオフ特性の低下が少なく、高い画質を維持するこ
とができる。したがって、高輝度のバックライト光源と
組み合わせることにより、高輝度かつ高画質の画像表示
応用機器を構成することができる。
The present invention is also an image display application device having the liquid crystal display device according to the present invention. The liquid crystal display device according to the present invention has a T
It is possible to maintain high image quality with little decrease in the off characteristic of the FT. Therefore, an image display application device with high brightness and high image quality can be configured by combining with a high brightness backlight light source.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。尚、図中、図3及び
図4と同一の符号を付した部材は、同一又は対応する部
材を表す。図1は本発明に係る液晶表示装置におけるア
レイ基板の一部分を示す部分拡大平面図である。図1に
示すアレイ基板において、TFTは、ゲート配線4とソ
ース信号線5の交差部に隣接して形成されており、ゲー
ト配線5から枝状に突出した突出部(=ゲート電極部分
2a)をゲート電極とし、ソース配線5から枝状に突出
した突出部(=ソース電極部分5a)をソース電極と
し、画素電極10と接続した接続電極9をドレイン電極
として構成されている。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, members denoted by the same reference numerals as those in FIGS. 3 and 4 represent the same or corresponding members. FIG. 1 is a partially enlarged plan view showing a part of an array substrate in a liquid crystal display device according to the present invention. In the array substrate shown in FIG. 1, the TFT is formed adjacent to the intersection of the gate wiring 4 and the source signal line 5, and has a protrusion (= gate electrode portion 2a) protruding from the gate wiring 5 in a branch shape. A projection (= source electrode portion 5a) protruding from the source wiring 5 in a branch shape is used as a source electrode, and a connection electrode 9 connected to the pixel electrode 10 is used as a drain electrode.

【0015】本実施の形態において、ゲート電極部分2
aはゲート配線2から垂直に突き出しており、ゲート電
極部分2aに直交して、ソース電極部分5a及び接続電
極9が形成されている。また、ソース電極部分5aは、
1つのTFTについて2つ形成されており、これら2つ
のソース電極部分5aの間に、ドレインである接続電極
9が配置されている。
In the present embodiment, the gate electrode portion 2
a vertically protrudes from the gate wiring 2, and a source electrode portion 5 a and a connection electrode 9 are formed orthogonal to the gate electrode portion 2 a. Further, the source electrode portion 5a
Two TFTs are formed for one TFT, and a connection electrode 9 serving as a drain is disposed between these two source electrode portions 5a.

【0016】図1に示すように、半導体層4は、ソース
電極部分5a又はドレイン電極9との交差部及びその近
傍を除いて、ゲート電極部分2aよりも平面方向に内側
に形成されている。即ち、半導体層4がソース又はドレ
イン電極と重なった領域及びその近傍の領域を除いて、
半導体層4のパターンエッジがゲート電極部分5aのパ
ターンエッジよりも内側に形成されている。これによ
り、半導体層4は、ソース電極部分5a又は接続電極9
との交差部及びその近傍を除き、アレイ基板側から見て
ゲート電極部分2aの内側に隠れることとなる。
As shown in FIG. 1, the semiconductor layer 4 is formed inside the gate electrode portion 2a in the plane direction except for the intersection with the source electrode portion 5a or the drain electrode 9 and its vicinity. That is, except for a region where the semiconductor layer 4 overlaps the source or drain electrode and a region in the vicinity thereof,
The pattern edge of the semiconductor layer 4 is formed inside the pattern edge of the gate electrode portion 5a. As a result, the semiconductor layer 4 is connected to the source electrode portion 5a or the connection electrode 9
Except for the intersection with and the vicinity thereof, it is hidden inside the gate electrode portion 2a when viewed from the array substrate side.

【0017】図2は、図1のA−A’線の位置における
液晶表示全体の断面図である。ガラス製のアレイ基板1
の上面に、ゲート電極部分2a、ゲート絶縁膜層3、T
FTのチャンネル領域などを形成するアモルファスシリ
コン半導体層4、パッシベーション膜6、画素電極10
が順次積層されている。パッシベーション膜6は、例え
ばSiNx、SiO2、アクリル樹脂、ポリイミド、ポ
リアミド、ポリカーボネートまたはこれらの積層膜から
成る絶縁膜である。本実施の形態において、TFTはい
わゆるボトムゲート型である。即ち、ゲート電極2a
は、ゲート酸化膜3の下側に形成されており、ソース電
極5a及びドレイン電極9はゲート酸化膜3の上側に形
成されている。
FIG. 2 is a sectional view of the entire liquid crystal display taken along the line AA 'in FIG. Array substrate 1 made of glass
Gate electrode portion 2a, gate insulating film layer 3, T
Amorphous silicon semiconductor layer 4 for forming FT channel region, etc., passivation film 6, pixel electrode 10
Are sequentially laminated. The passivation film 6 is, for example, an insulating film made of SiNx, SiO 2 , acrylic resin, polyimide, polyamide, polycarbonate, or a laminated film of these. In this embodiment mode, the TFT is a so-called bottom gate type. That is, the gate electrode 2a
Are formed below the gate oxide film 3, and the source electrode 5 a and the drain electrode 9 are formed above the gate oxide film 3.

【0018】前述の通り、従来の液晶表示装置において
は、半導体層4は、ゲート電極部分2aよりも外側まで
形成されていたため、アレイ基板1の裏面から入射した
バックライト光がゲート電極部分2aから外側にはみ出
た半導体層4に直接入射して、不必要なキャリアを誘起
していた。
As described above, in the conventional liquid crystal display device, since the semiconductor layer 4 is formed to the outside of the gate electrode portion 2a, the backlight light incident from the back surface of the array substrate 1 is emitted from the gate electrode portion 2a. The light was directly incident on the semiconductor layer 4 protruding outside, and unnecessary carriers were induced.

【0019】一方、本発明に係る液晶表示装置では、図
2に示すように、ドレイン電極9の反対側の部分におい
て、半導体層4はゲート電極部分2aの内側に隠れてい
るため、この部分の半導体層4にはバックライト光が入
射せず、従来の液晶表示装置と比較して、アレイ基板側
の裏面からの光によるキャリアの増大は抑制される。し
たがって、TFT特性劣化により引き起こされる画像性
能の低下を抑制することができる。例えば、このような
TFTの構成を用いたTFT液晶表示装置を作成したと
ころ、入射光輝度が7000cd/m2の明るさであっ
てもコントラスト300以上の良好な画像表示性能が得
られた。
On the other hand, in the liquid crystal display device according to the present invention, as shown in FIG. 2, in the portion opposite to the drain electrode 9, the semiconductor layer 4 is hidden inside the gate electrode portion 2a. No backlight light is incident on the semiconductor layer 4, and an increase in carriers due to light from the back surface on the array substrate side is suppressed as compared with a conventional liquid crystal display device. Therefore, it is possible to suppress a decrease in image performance caused by TFT characteristic deterioration. For example, when a TFT liquid crystal display device using such a TFT configuration was manufactured, a good image display performance with a contrast of 300 or more was obtained even when the incident light luminance was as high as 7000 cd / m 2 .

【0020】ここで、図1に示すように、ゲート電極部
分2aと、ソース電極部分5a又は接続電極9との交差
部については、半導体層4がゲート電極部分2aの外側
まで形成されているため、この部分の半導体層4内にド
レイン領域及びソース領域を形成することができる。ま
た、交差部のみならず、その近傍についても、半導体層
4がゲート電極部分2aの外側まで形成されているた
め、ゲート電極部分2aのエッジにおけるゲート電極と
ソース又はドレイン電極との短絡不良の発生を防止する
ことができる。
Here, as shown in FIG. 1, at the intersection between the gate electrode portion 2a and the source electrode portion 5a or the connection electrode 9, the semiconductor layer 4 is formed up to the outside of the gate electrode portion 2a. In this portion, the drain region and the source region can be formed in the semiconductor layer 4. Further, since the semiconductor layer 4 is formed not only at the intersection but also in the vicinity thereof to the outside of the gate electrode portion 2a, short-circuit failure between the gate electrode and the source or drain electrode at the edge of the gate electrode portion 2a occurs. Can be prevented.

【0021】尚、ソース又はドレイン電極との交差部及
びその近傍を除いて、ゲート電極部分2aを半導体層4
よりも外側に位置させるには、ゲート電極部分のパター
ンエッジを外側にずらしても良いし、逆に、半導体層4
のパターンエッジを内側にずらしても良く、さらに、そ
の両方の組み合わせによっても良い。
Except for the intersection with the source or drain electrode and its vicinity, the gate electrode portion 2a is connected to the semiconductor layer 4
In order to position the semiconductor device 4 outside the semiconductor layer 4, the pattern edge of the gate electrode portion may be shifted outward.
May be shifted inward, or a combination of both may be used.

【0022】本実施の形態においては、図1に示すよう
に、ソース又はドレイン電極と重なった領域において半
導体層4のパターンエッジをゲート電極部分2aのパタ
ーンエッジよりも外側に形成し、この重なり領域のすぐ
外側において半導体層4のパターンエッジとゲート電極
部分2aのパターンエッジを互いに斜めに交差させて位
置を入れ代え、残りの領域において半導体層4のパター
ンエッジがゲート電極部分2aのパターンエッジよりも
内側になるようにしている。
In the present embodiment, as shown in FIG. 1, the pattern edge of the semiconductor layer 4 is formed outside the pattern edge of the gate electrode portion 2a in the region overlapping with the source or drain electrode. The pattern edge of the semiconductor layer 4 and the pattern edge of the gate electrode portion 2a are obliquely intersected with each other just outside and the positions are interchanged. So that it is on the inside.

【0023】また、本実施の形態においては、ソース電
極部分5aを、1つのTFTについて2箇所形成してお
り、これら2つのソース電極部分5aの間に、ドレイン
である接続電極9が配置されている。このため、ゲート
電極部分2a及び半導体膜4の形状は次の通りになって
いる。ゲート電極部分5aは、2つのソース電極部分5
aとの交差部はドレイン電極寄りに形成され、ドレイン
電極との交差部はソース配線寄りに形成され、全体とし
て左凸型に形成されている。一方、半導体層4は、2つ
のソース電極部分5aとの交差部はソース配線寄りに形
成され、ドレイン電極9との交差部はドレイン電極寄り
に形成され、全体として右凸型に形成されている。そし
て、ゲート電極部分2aと半導体層4は、互いに、チェ
イン状に重ね合わされている。こうした形状にすること
により、ソース電極が2箇所ある構成においても、半導
体層4をゲート配線2によって効果的に遮蔽することが
できる。
In this embodiment, two source electrode portions 5a are formed for one TFT, and a connection electrode 9 serving as a drain is disposed between these two source electrode portions 5a. I have. For this reason, the shapes of the gate electrode portion 2a and the semiconductor film 4 are as follows. The gate electrode portion 5a includes two source electrode portions 5
The intersection with a is formed near the drain electrode, and the intersection with the drain electrode is formed near the source wiring, and is formed in a left convex shape as a whole. On the other hand, the intersection of the semiconductor layer 4 with the two source electrode portions 5a is formed closer to the source wiring, and the intersection with the drain electrode 9 is formed closer to the drain electrode. . The gate electrode portion 2a and the semiconductor layer 4 are overlapped with each other in a chain shape. With such a shape, the semiconductor layer 4 can be effectively shielded by the gate wiring 2 even in a configuration having two source electrodes.

【0024】本発明に係る液晶表示装置は、ゲート配線
及び半導体層のパターン形状を除いて従来の液晶表示装
置と同様の構成を有するため、従来の一般的なアクティ
ブマトリックス方式液晶表示装置の製造方法を用いて製
造することができる。即ち、ゲート配線2及びアモルフ
ァスシリコン半導体膜4は、一般的な手法によってパタ
ーニングすることができる。例えば、ゲート配線2を形
成するための金属膜をスパッタリング成膜法にて薄膜堆
積し、この金属膜を、フォトリソ工程、エッチング工程
によってパターニングして、ゲート配線2を形成するこ
とができる。
Since the liquid crystal display device according to the present invention has the same structure as the conventional liquid crystal display device except for the gate wiring and the pattern shape of the semiconductor layer, a method for manufacturing a conventional general active matrix type liquid crystal display device. Can be manufactured. That is, the gate wiring 2 and the amorphous silicon semiconductor film 4 can be patterned by a general method. For example, a gate film 2 can be formed by depositing a thin film of a metal film for forming the gate wiring 2 by a sputtering film forming method and patterning the metal film by a photolithography process and an etching process.

【0025】尚、本実施の形態においては、半導体層に
アモルファスシリコンを用いた薄膜トランジスタの場合
を例に説明したが、本発明はこれに限定されない。例え
ば、多結晶シリコン等の他の半導体層を用いたものにつ
いても、本実施の形態と同様の構成を採用することによ
り、同様の作用効果を奏することができる。
In this embodiment, the case of a thin film transistor using amorphous silicon for the semiconductor layer has been described as an example, but the present invention is not limited to this. For example, a device using another semiconductor layer such as polycrystalline silicon can also achieve the same operation and effect by adopting a configuration similar to that of the present embodiment.

【0026】[0026]

【発明の効果】以上のように本発明の液晶表示装置によ
れば、ドレイン又はソース電極との交差部及びその近傍
を除いて、半導体層がゲート電極の内側に隠れるように
形成しているため、半導体層に直接入射するバックライ
ト光を低減して、TFTのオフ特性悪化により引き起こ
される画像性能の低下を抑制することができる。
As described above, according to the liquid crystal display device of the present invention, the semiconductor layer is formed so as to be hidden inside the gate electrode except for the intersection with the drain or source electrode and its vicinity. In addition, it is possible to reduce the backlight light directly incident on the semiconductor layer, and to suppress the deterioration of the image performance caused by the deterioration of the off characteristics of the TFT.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る液晶表示装置のアレイ基板を示
す部分拡大平面図
FIG. 1 is a partially enlarged plan view showing an array substrate of a liquid crystal display device according to the present invention.

【図2】 図1のA−A’断面における液晶表示装置を
示す部分拡大断面図
FIG. 2 is a partially enlarged cross-sectional view showing the liquid crystal display device taken along the line AA ′ in FIG. 1;

【図3】 従来の液晶表示装置のアレイ基板を示す部分
拡大平面図
FIG. 3 is a partially enlarged plan view showing an array substrate of a conventional liquid crystal display device.

【図4】 図3のB−B’断面における液晶表示装置を
示す部分拡大断面図
FIG. 4 is a partially enlarged cross-sectional view showing the liquid crystal display device taken along the line BB ′ in FIG. 3;

【符号の説明】[Explanation of symbols]

1 アレイ基板 2 ゲート配線 2a ゲート電極部 3 ゲート絶縁膜 4 アモルファスシリコン半導体層 5 ソース信号線 5a ソース電極部分 6 パシベーション膜 7 コンタクトホール 9 ドレイン電極(=接続電極) 10 画素電極 DESCRIPTION OF SYMBOLS 1 Array substrate 2 Gate wiring 2a Gate electrode part 3 Gate insulating film 4 Amorphous silicon semiconductor layer 5 Source signal line 5a Source electrode part 6 Passivation film 7 Contact hole 9 Drain electrode (= connection electrode) 10 Pixel electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 618C 619B (72)発明者 椎葉 賢 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 JA26 JA28 JA34 JA38 JA42 JB22 JB31 JB57 KA04 KA05 KB24 NA01 NA22 PA13 5C094 AA21 AA25 BA03 BA43 CA19 DA13 EA03 EA04 EA07 EB02 FA02 FB14 5F110 AA06 AA30 BB01 CC07 DD02 EE24 GG02 GG13 GG15 GG23 GG26 GG30 NN03 NN23 NN24 NN27 NN44 NN72 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H01L 29/78 618C 619B (72) Inventor Ken Shiiba 1006 Odakadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F-term (reference) 2H092 JA26 JA28 JA34 JA38 JA42 JB22 JB31 JB57 KA04 KA05 KB24 NA01 NA22 PA13 5C094 AA21 AA25 BA03 BA43 CA19 DA13 EA03 EA04 EA07 EB02 FA02 FB14 5F110 AA06 AA30 BB01 NN0123 GG02 NN0123 NN44 NN72

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性透明基板上に、マトリックス状に
配列された複数の画素電極と、前記画素電極の列間に形
成されたソース配線と、前記画素電極の行間に形成され
たゲート配線と、前記画素電極に1対1に島状に形成さ
れた半導体層と、前記半導体層と前記画素電極を接続す
る接続電極とを有し、 前記半導体層が、前記ソース配線の一部分をソース電極
とし、前記ゲート配線の一部分をゲート電極とし、前記
接続電極をドレイン電極として薄膜トランジスタを構成
している液晶表示装置であって、 前記半導体層が、前記ソース配線又は前記接続電極との
交差部及びその近傍を除いて、前記ゲート配線よりも平
面方向に内側にあることを特徴とする液晶表示装置。
A plurality of pixel electrodes arranged in a matrix on an insulating transparent substrate, a source line formed between columns of the pixel electrodes, and a gate line formed between rows of the pixel electrodes. A semiconductor layer formed in a one-to-one island shape on the pixel electrode, and a connection electrode connecting the semiconductor layer and the pixel electrode, wherein the semiconductor layer uses a part of the source wiring as a source electrode. A liquid crystal display device comprising a thin film transistor using a part of the gate wiring as a gate electrode and the connection electrode as a drain electrode, wherein the semiconductor layer has an intersection with the source wiring or the connection electrode and a vicinity thereof; A liquid crystal display device, wherein the liquid crystal display device is located inside the gate wiring in a plane direction except for the gate wiring.
【請求項2】 前記ゲート電極となる一部分が、前記ゲ
ート配線の配線方向から垂直に突出していることを特徴
とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein a portion serving as the gate electrode protrudes vertically from a wiring direction of the gate wiring.
【請求項3】 前記半導体層の各々について、前記ソー
ス電極となる部分が2箇所以上形成されていることを特
徴とする請求項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein each of the semiconductor layers has two or more portions serving as the source electrodes.
【請求項4】 請求項1乃至3のいずれか1項に記載の
液晶表示装置を有する画像表示応用機器。
4. An image display application device having the liquid crystal display device according to claim 1.
JP2000214259A 2000-07-14 2000-07-14 Liquid crystal display Pending JP2002031817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214259A JP2002031817A (en) 2000-07-14 2000-07-14 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214259A JP2002031817A (en) 2000-07-14 2000-07-14 Liquid crystal display

Publications (1)

Publication Number Publication Date
JP2002031817A true JP2002031817A (en) 2002-01-31

Family

ID=18709870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214259A Pending JP2002031817A (en) 2000-07-14 2000-07-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2002031817A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (en) * 2004-02-09 2005-08-18 Sharp Corp Thin film transistor
JP2008159915A (en) * 2006-12-25 2008-07-10 Lg Display Co Ltd Thin film transistor manufacturing method
JP2012133372A (en) * 2004-05-21 2012-07-12 Semiconductor Energy Lab Co Ltd Display device
US8222642B2 (en) 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223254A (en) * 2004-02-09 2005-08-18 Sharp Corp Thin film transistor
JP2012133372A (en) * 2004-05-21 2012-07-12 Semiconductor Energy Lab Co Ltd Display device
JP2008159915A (en) * 2006-12-25 2008-07-10 Lg Display Co Ltd Thin film transistor manufacturing method
US8222642B2 (en) 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same

Similar Documents

Publication Publication Date Title
CN100559596C (en) display device
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
KR100736114B1 (en) Transverse electric field type liquid crystal display device and manufacturing method thereof
JP3708637B2 (en) Liquid crystal display device
US6580473B2 (en) Active matrix display devices with ladder-shaped electrodes or pixel electrode contacting side of drain electrode
KR100620322B1 (en) Transverse electric field type liquid crystal display device and manufacturing method thereof
JP5638833B2 (en) Image display device and manufacturing method thereof
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR100838185B1 (en) Array substrate, liquid crystal display device using same, and manufacturing method thereof
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US7956944B2 (en) Liquid crystal display device having light blocking line disposed on same layer as gate line
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
JP4481942B2 (en) Thin film transistor for display device, substrate using the transistor, display device, and manufacturing method thereof
JP4114409B2 (en) Display device
JP2002031817A (en) Liquid crystal display
JP4585071B2 (en) Active matrix liquid crystal display device
JP4468626B2 (en) Display device substrate and display device including the same
JP2000206565A (en) Semiconductor device for display device and liquid crystal display device using the same
JP2002031816A (en) Liquid crystal display
JP2007093859A (en) Liquid crystal device and electronic apparatus
KR101200878B1 (en) Thin film transistor substrate and fabricating method thereof
JPH05224236A (en) Active matrix liquid crystal display device
JPH04264527A (en) Active matrix substrate
JP3308100B2 (en) TFT type liquid crystal display

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061221