JP2001312223A - Self-luminous device and manufacturing method thereof - Google Patents

Self-luminous device and manufacturing method thereof

Info

Publication number
JP2001312223A
JP2001312223A JP2001047201A JP2001047201A JP2001312223A JP 2001312223 A JP2001312223 A JP 2001312223A JP 2001047201 A JP2001047201 A JP 2001047201A JP 2001047201 A JP2001047201 A JP 2001047201A JP 2001312223 A JP2001312223 A JP 2001312223A
Authority
JP
Japan
Prior art keywords
pixel electrode
self
layer
luminous device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001047201A
Other languages
Japanese (ja)
Other versions
JP2001312223A5 (en
JP4831873B2 (en
Inventor
Toshimitsu Konuma
利光 小沼
Junya Maruyama
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001047201A priority Critical patent/JP4831873B2/en
Publication of JP2001312223A publication Critical patent/JP2001312223A/en
Publication of JP2001312223A5 publication Critical patent/JP2001312223A5/ja
Application granted granted Critical
Publication of JP4831873B2 publication Critical patent/JP4831873B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve emission failure in an EL device due to failure in the film forming process of an organic EL material in an electrode hole 46. SOLUTION: An insulating material is embedded in the electrode hole 46 on a pixel electrode to form a protection part 41b, and then the organic EL material is formed into a film. Thus, failure in the film forming process in the electrode hole 46 can be prevented. Thereby, concentration of currents due to a short circuit between the cathode and anode of the EL device can be prevented and emission failure of the EL layer can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、自発光装置(EL
表示装置ともいう)に関する。特に陽極、陰極及びそれ
らの間にEL(Electro Luminescence)が得られる発光
性有機材料(以下、有機EL材料という)を挟んだ構造
からなるEL素子を絶縁体上に形成した自発光装置及び
その自発光装置を表示部(表示ディスプレイまたは表示
モニター)として有する電気器具の作製方法に関する。
The present invention relates to a self-luminous device (EL)
Display device). In particular, a self-luminous device in which an EL element having a structure in which an anode, a cathode, and a light-emitting organic material capable of obtaining EL (Electro Luminescence) (hereinafter referred to as an organic EL material) are sandwiched therebetween is formed on an insulator, and the self-luminous device. The present invention relates to a method for manufacturing an electric appliance including a light-emitting device as a display portion (display display or display monitor).

【0002】[0002]

【従来の技術】近年、発光性有機材料のEL現象を利用
した自発光素子としてEL素子を用いた表示装置(EL
表示装置)の開発が進んでいる。EL表示装置は自発光
型であるため、液晶表示装置のようなバックライトが不
要であり、さらに視野角が広いことから電気器具の表示
部として有望視されている。
2. Description of the Related Art In recent years, a display device using an EL element as a self-luminous element utilizing the EL phenomenon of a luminescent organic material (EL
Display device) is under development. Since the EL display device is of a self-luminous type, it does not require a backlight like a liquid crystal display device, and has a wide viewing angle, so that it is promising as a display portion of electric appliances.

【0003】EL表示装置にはパッシブ型(単純マトリ
クス型)とアクティブ型(アクティブマトリクス型)の
二種類があり、どちらも盛んに開発が行われている。特
に現在はアクティブマトリクス型EL表示装置が注目さ
れている。また、EL素子の中心とも言えるEL層とな
る有機EL材料は、低分子系有機EL材料と高分子系
(ポリマー系)有機EL材料とが研究されており、低分
子系有機EL材料は蒸着法等で形成され、高分子系有機
EL材料は、スピナーを用いた塗布方式により形成され
ている。
There are two types of EL display devices, a passive type (simple matrix type) and an active type (active matrix type), and both are being actively developed. In particular, an active matrix type EL display device has attracted attention at present. Low molecular organic EL materials and high molecular weight (polymer) organic EL materials have been studied as the organic EL material for the EL layer which can be said to be the center of the EL element. The polymer organic EL material is formed by a coating method using a spinner.

【0004】低分子系有機EL材料と高分子系(ポリマ
ー系)有機EL材料のいずれの場合に於いても成膜する
面が平坦化されていないとEL材料を均一な膜厚に成膜
することができないという問題が生じる。
In both cases of the low molecular weight organic EL material and the high molecular weight (polymer type) organic EL material, if the surface on which the film is formed is not flattened, the EL material is formed into a uniform film thickness. A problem arises that it is not possible.

【0005】さらに、EL層の膜厚が均一でなく、段差
部分でEL層が一部成膜されていない場合には、陰極、
EL層、陽極からなるEL素子を形成した際に、陰極と
陽極間が電気的に短絡してしまう。
[0005] Further, when the thickness of the EL layer is not uniform and the EL layer is not formed partially at the step, the cathode,
When an EL element composed of an EL layer and an anode is formed, an electrical short circuit occurs between the cathode and the anode.

【0006】陰極と陽極の間で短絡が生じた場合には、
陰極と陽極の間で電流が集中して流れてしまい、EL層
を介する電流がほとんど流れなくなる。これにより、E
L層が発光しなくなる。
When a short circuit occurs between the cathode and the anode,
Current concentrates and flows between the cathode and the anode, and almost no current flows through the EL layer. This gives E
The L layer does not emit light.

【0007】[0007]

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、EL素子における構造を改
良しEL表示装置を作製する方法を提供することを課題
とする。さらに、このようなEL表示装置を表示部とし
て有する電気器具を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a method for manufacturing an EL display device by improving the structure of an EL element. Another object is to provide an electric appliance having such an EL display device as a display portion.

【0008】[0008]

【課題を解決するための手段】上記課題を達成するため
に、本発明ではEL層を形成する有機EL材料を成膜す
る際に成膜面の凹凸部を平坦化するように絶縁体を埋め
込みEL素子における陰極と陽極間の短絡を防ぐ構造に
する。ここで本発明におけるEL表示装置の画素部の断
面構造を図1に示す。
In order to achieve the above object, according to the present invention, an insulator is buried so as to flatten an uneven portion of a film forming surface when forming an organic EL material for forming an EL layer. A structure for preventing a short circuit between a cathode and an anode in an EL element is adopted. Here, FIG. 1 shows a cross-sectional structure of a pixel portion of an EL display device according to the present invention.

【0009】図1(A)に示されるのは、画素電極40
に電気的に接続されたスイッチング素子(具体的には、
薄膜トランジスタ(TFT:thin film transistor))
であり、本明細書中では、電流制御用TFTと呼ぶ。電
流制御用TFTは、基板11上に下地膜12が形成され
た後、ソース領域31、ドレイン領域32及びチャネル
形成領域34を含む活性層、ゲート絶縁膜18、ゲート
電極35、第1層間絶縁膜20、ソース配線36並びに
ドレイン配線37を有して形成される。なお、ゲート電
極35はシングルゲート構造となっているが、マルチゲ
ート構造であっても良い。
FIG. 1A shows a pixel electrode 40.
The switching element electrically connected to (specifically,
Thin film transistor (TFT)
This is referred to as a current controlling TFT in this specification. The current control TFT includes an active layer including a source region 31, a drain region 32, and a channel formation region 34, a gate insulating film 18, a gate electrode 35, a first interlayer insulating film after a base film 12 is formed on a substrate 11. 20, a source wiring 36 and a drain wiring 37 are formed. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.

【0010】次に、38は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。
Next, reference numeral 38 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.

【0011】第1パッシベーション膜38の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)39を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜39としては、有機樹
脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹
脂及びシロキサンの高分子化合物を含む樹脂といった材
料を用いると良い。勿論、十分な平坦化が可能であれ
ば、無機膜を用いても良い。
On the first passivation film 38, a second interlayer insulating film (which may be referred to as a flattening film) 39 is formed so as to cover each TFT, and a step formed by the TFT is flattened. . As the second interlayer insulating film 39, an organic resin film is preferable, and a material such as a resin containing a high molecular compound of polyimide, polyamide, acrylic resin, and siloxane is preferably used. Of course, if sufficient planarization is possible, an inorganic film may be used.

【0012】第2層間絶縁膜39によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important that the step caused by the TFT is flattened by the second interlayer insulating film 39. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0013】また、40は透明導電膜からなる画素電極
(EL素子の陽極に相当する)であり、第2層間絶縁膜
39及び第1パッシベーション膜38にコンタクトホー
ル(開孔)を開けた後、形成された開孔部において電流
制御用TFTのドレイン配線37に接続されるように形
成される。
Reference numeral 40 denotes a pixel electrode (corresponding to an anode of an EL element) made of a transparent conductive film, and after opening a contact hole (opening) in the second interlayer insulating film 39 and the first passivation film 38, The opening is formed so as to be connected to the drain wiring 37 of the current controlling TFT.

【0014】本願発明では、画素電極として酸化インジ
ウムと酸化スズの化合物からなる導電膜を用いる。ま
た、これに少量のガリウムを添加しても良い。さらに酸
化インジウムと酸化亜鉛との化合物や酸化亜鉛と酸化ガ
リウムの化合物を用いることもできる。
In the present invention, a conductive film made of a compound of indium oxide and tin oxide is used as a pixel electrode. Further, a small amount of gallium may be added thereto. Further, a compound of indium oxide and zinc oxide or a compound of zinc oxide and gallium oxide can also be used.

【0015】なお、コンタクトホール上に画素電極を形
成した後に生じる凹部を本明細書中では、電極ホールと
呼ぶことにする。画素電極を形成したら、EL層を形成
するためにEL材料が成膜されるが、このとき電極ホー
ル46において図1(B)に示すように薄膜領域47の
EL層の膜厚が薄くなる。膜厚が薄くなる程度は、電極
ホールのテーパー角にもよるが、成膜面のうち成膜方向
に対して垂直でない部分は、成膜されにくく膜厚が薄く
なる傾向がある。
[0015] A concave portion formed after the pixel electrode is formed on the contact hole is referred to as an electrode hole in this specification. After the pixel electrode is formed, an EL material is formed to form an EL layer. At this time, the thickness of the EL layer in the thin film region 47 in the electrode hole 46 is reduced as shown in FIG. Although the degree to which the film thickness is reduced depends on the taper angle of the electrode hole, a portion of the film formation surface that is not perpendicular to the film formation direction tends to be difficult to form a film and to have a small film thickness.

【0016】しかし、ここで成膜されるEL層が薄くな
り、なおかつ断絶された部分が生じた際には、EL素子
中の陰極と陽極が短絡して、この短絡部分に電流が集中
して流れてしまう。これによりEL層に電流が流れなく
なってしまうのでEL素子が発光しなくなる。
However, when the EL layer formed here becomes thinner and a broken part is formed, the cathode and the anode in the EL element are short-circuited, and current concentrates on this short-circuited part. Will flow. As a result, no current flows through the EL layer, so that the EL element does not emit light.

【0017】そこでEL素子中の陰極と陽極の短絡を防
ぐために、画素電極上に電極ホール46を充分に埋めこ
むように有機樹脂膜を成膜し、これをパターニングする
ことで保護部41bを形成させる。つまり、保護部41
bは電極ホールを埋め込むように形成される。なお、画
素電極間の隙間にも有機樹脂膜を用いてこれを埋め込む
ように保護部(図示せず)を形成させても良い。
Therefore, in order to prevent a short circuit between the cathode and the anode in the EL element, an organic resin film is formed on the pixel electrode so as to sufficiently fill the electrode hole 46, and this is patterned to form the protection portion 41b. . That is, the protection unit 41
b is formed so as to fill the electrode hole. Note that a protective portion (not shown) may be formed by using an organic resin film to fill the gap between the pixel electrodes.

【0018】有機樹脂膜は、スピンコート法により成膜
し、レジストマスクを用いて露光した後、エッチングを
行うことにより図1(C)に示すような保護部41bを
形成させる。
The organic resin film is formed by a spin coating method, is exposed using a resist mask, and is then etched to form a protective portion 41b as shown in FIG.

【0019】なお、保護部41bは、断面から見て画素
電極よりも盛り上がっている部分(図1(C)のDaに
示す部分)の厚さが0.1〜1μm、好ましくは0.1
〜0.5μm、さらに好ましくは0.1〜0.3μmと
なるのがよい。
The protective portion 41b has a thickness of 0.1 to 1 μm, preferably 0.1 to 1 μm, at a portion raised from the pixel electrode when viewed from the cross section (a portion indicated by Da in FIG. 1C).
0.50.5 μm, more preferably 0.1-0.3 μm.

【0020】また、保護部41bには、有機樹脂が好ま
しく、ポリイミド、ポリアミド、アクリル樹脂およびシ
ロキサンの高分子化合物を含む樹脂といった材料を用い
ると良い。さらに、これらの有機樹脂を用いる際には、
粘度を10-3Pa・s〜10 -1Pa・sとするとよい。
An organic resin is preferably used for the protection portion 41b.
Polyimide, polyamide, acrylic resin and silicone
Using a material such as a resin containing a high-molecular compound of oxane
Good to be. Furthermore, when using these organic resins,
Viscosity of 10-3Pa · s-10 -1It is good to be Pa · s.

【0021】保護部41bが形成された後、図1(C)
に示すようにEL層42が形成され、さらに陰極43が
形成される。なお、EL層42を形成するEL材料とし
ては、低分子系有機EL材料であっても高分子系有機E
L材料であっても良い。
After the protection portion 41b is formed, FIG.
As shown in FIG. 5, an EL layer 42 is formed, and a cathode 43 is further formed. The EL material forming the EL layer 42 may be a low molecular organic EL material,
L material may be used.

【0022】以上のようにして図1(C)に示す様な構
造とすることで、電極ホール46の段差部分で、EL層
42が切断された際に生じる画素電極40と陰極43間
での短絡の問題を解決することができる。
With the structure as shown in FIG. 1C as described above, the gap between the pixel electrode 40 and the cathode 43 generated when the EL layer 42 is cut at the step of the electrode hole 46. The problem of short circuit can be solved.

【0023】[0023]

【発明の実施の形態】本発明の実施の形態について、図
2、図3を用いて説明する。図2に示したのは本発明で
あるEL表示装置の画素部の断面図であり、図3(A)
はその上面図、図3(B)はその回路構成である。実際
には画素がマトリクス状に複数配列されて画素部(画像
表示部)が形成される。なお、図3(A)をA−A’で
切断した断面図が図2に相当する。従って図2及び図3
で共通の符号を用いているので、適宜両図面を参照する
と良い。また、図3の上面図では二つの画素を図示して
いるが、どちらも同じ構造である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a cross-sectional view of a pixel portion of the EL display device according to the present invention, and FIG.
FIG. 3B is a top view, and FIG. 3B is a circuit configuration thereof. Actually, a plurality of pixels are arranged in a matrix to form a pixel portion (image display portion). Note that FIG. 2A is a cross-sectional view taken along a line AA ′ in FIG. 2 and 3
, A common reference numeral is used, so it is better to refer to both drawings as appropriate. Although two pixels are shown in the top view of FIG. 3, both have the same structure.

【0024】図2において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス、ガラスセラミックス、石英、シリコン、
セラミックス、金属若しくはプラスチックからなる基板
を用いることができる。
In FIG. 2, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter referred to as a base film). As the substrate 11, glass, glass ceramics, quartz, silicon,
A substrate made of ceramics, metal, or plastic can be used.

【0025】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but the base film 12 may not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen at a predetermined ratio, such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy). Refers to an insulating film.

【0026】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
Dispersing the heat generated by the TFT by giving the base film 12 a heat radiation effect is also effective for preventing the deterioration of the TFT or the EL element. All known materials can be used to provide a heat radiation effect.

【0027】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用TFTであり、nチャネ
ル型TFTで形成され、202は電流制御用TFTであ
り、pチャネル型TFTで形成されている。
Here, two TFTs are formed in a pixel. Reference numeral 201 denotes a switching TFT formed of an n-channel TFT, and reference numeral 202 denotes a current control TFT formed of a p-channel TFT.

【0028】ただし、本発明において、スイッチング用
TFTをnチャネル型TFT、電流制御用TFTをpチ
ャネル型TFTに限定する必要はなく、スイッチング用
TFTをpチャネル型TFT、電流制御用TFTをnチ
ャネル型TFTにしたり、両方ともnチャネル型又pチ
ャネル型TFTを用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT to an n-channel TFT and the current control TFT to a p-channel TFT. The switching TFT is a p-channel TFT and the current control TFT is an n-channel TFT. It is also possible to use an n-type TFT or a p-type TFT for both.

【0029】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source wiring 21, and a drain wiring 22.

【0030】また、図3に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、シングルゲートもし
くはトリプルゲート構造といったいわゆるマルチゲート
構造(直列に接続された二つ以上のチャネル形成領域を
有する活性層を含む構造)であっても良い。マルチゲー
ト構造はオフ電流値を低減する上で極めて有効であり、
本発明では画素のスイッチング素子201をマルチゲー
ト構造とすることによりオフ電流値の低いスイッチング
素子を実現している。
Further, as shown in FIG.
A and 19b have a double gate structure electrically connected by a gate wiring 211 formed of another material (a material having a lower resistance than the gate electrodes 19a and 19b). Needless to say, not only a double gate structure but also a so-called multi-gate structure such as a single gate or triple gate structure (a structure including an active layer having two or more channel forming regions connected in series) may be used. The multi-gate structure is extremely effective in reducing the off-current value,
In the present invention, a switching element 201 having a low off-current value is realized by forming the switching element 201 of a pixel with a multi-gate structure.

【0031】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
The active layer is formed of a semiconductor film having a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. Further, the gate insulating film 18 may be formed using an insulating film containing silicon. As the gate electrode, the source wiring, or the drain wiring, any conductive film can be used.

【0032】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
Further, in the switching TFT 201, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing the off-current value.

【0033】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層からなり、ゲート電圧が印加されない領域)を設
けることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
It is more preferable to provide an offset region (a region made of a semiconductor layer having the same composition as the channel forming region and to which no gate voltage is applied) between the channel forming region and the LDD region in order to reduce the off-current value. . In the case of a multi-gate structure including two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing an off-current value.

【0034】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32及びチャネル形成領域34
を含む活性層、ゲート絶縁膜18、ゲート電極35、第
1層間絶縁膜20、ソース配線36並びにドレイン配線
37を有して形成される。なお、ゲート電極35はシン
グルゲート構造となっているが、マルチゲート構造であ
っても良い。
Next, the current control TFT 202 comprises a source region 31, a drain region 32 and a channel forming region 34.
, A gate insulating film 18, a gate electrode 35, a first interlayer insulating film 20, a source wiring 36 and a drain wiring 37. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.

【0035】図2に示すように、スイッチング用TFT
のドレインは電流制御用TFT202のゲートに接続さ
れている。具体的には電流制御用TFT202のゲート
電極35はスイッチング用TFT201のドレイン領域
14とドレイン配線(接続配線とも言える)22を介し
て電気的に接続されている。また、ソース配線36は電
源供給線212に接続される。
As shown in FIG. 2, the switching TFT
Is connected to the gate of the current control TFT 202. Specifically, the gate electrode 35 of the current controlling TFT 202 is electrically connected to the drain region 14 of the switching TFT 201 via the drain wiring (also referred to as connection wiring) 22. The source wiring 36 is connected to the power supply line 212.

【0036】電流制御用TFT202はEL素子203
に注入される電流量を制御するための素子であるが、E
L素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用TFT202に
過剰な電流が流れないように、チャネル長(L)は長め
に設計することが好ましい。望ましくは一画素あたり
0.5〜2μA(好ましくは1〜1.5μA)となるよ
うにする。
The current controlling TFT 202 is an EL element 203
Is an element for controlling the amount of current injected into the
Considering the deterioration of the L element, it is not preferable to flow too much current. Therefore, it is preferable to design the channel length (L) to be longer so that an excessive current does not flow through the current controlling TFT 202. Desirably, it is 0.5 to 2 μA (preferably 1 to 1.5 μA) per pixel.

【0037】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
The length (width) of the LDD region formed in the switching TFT 201 is 0.5 to 3.5 μm.
Typically, the thickness may be 2.0 to 2.5 μm.

【0038】また、図3に示すように電流制御用TFT
202のゲート電極35となる配線36は50で示され
る領域でゲート絶縁膜を介して活性層と同時に形成され
た半導体膜51と重なる。このとき50で示される領域
ではコンデンサが形成され、電流制御用TFT202の
ゲート電極35にかかる電圧を保持するための保持容量
50として機能する。さらに保持容量50はゲート電極
となる配線36、第一層間絶縁膜(図示せず)及び電源
供給線212で形成される容量も形成している。なお、
電流制御用TFTのドレインは、電源供給線212に接
続され、常に一定の電圧が加えられている。
Also, as shown in FIG.
The wiring 36 serving as the gate electrode 35 of 202 overlaps with the semiconductor film 51 formed simultaneously with the active layer via the gate insulating film in the region indicated by 50. At this time, a capacitor is formed in a region indicated by 50 and functions as a storage capacitor 50 for holding a voltage applied to the gate electrode 35 of the current control TFT 202. Further, the storage capacitor 50 also forms a capacitor formed by the wiring 36 serving as a gate electrode, a first interlayer insulating film (not shown), and a power supply line 212. In addition,
The drain of the current control TFT is connected to the power supply line 212, and a constant voltage is constantly applied.

【0039】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
From the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 202 is increased (preferably 50).
To 100 nm, more preferably 60 to 80 nm). Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 n).
m) is also effective.

【0040】次に、38は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。
Next, reference numeral 38 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.

【0041】第1パッシベーション膜38の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)39を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜39としては、有機樹
脂を材料とする有機樹脂膜が好ましく、アクリル樹脂、
ポリイミド、ポリアミドおよびシロキサンの高分子化合
物を含む樹脂といった材料を用いると良い。勿論、十分
な平坦化が可能であれば、無機材料からなる膜を用いて
も良い。
On the first passivation film 38, a second interlayer insulating film (which may be referred to as a flattening film) 39 is formed so as to cover each TFT, and a step formed by the TFT is flattened. . As the second interlayer insulating film 39, an organic resin film made of an organic resin is preferable.
It is preferable to use a material such as a resin containing a high molecular compound of polyimide, polyamide, and siloxane. Of course, a film made of an inorganic material may be used as long as sufficient planarization is possible.

【0042】第2層間絶縁膜39によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important that the step caused by the TFT is flattened by the second interlayer insulating film 39. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0043】また、40は透明導電膜からなる画素電極
(EL素子の陽極に相当する)であり、第2層間絶縁膜
39及び第1パッシベーション膜38にコンタクトホー
ル(開孔)を開けた後、形成された開孔部において電流
制御用TFT202のドレイン配線37に接続されるよ
うに形成される。
Reference numeral 40 denotes a pixel electrode (corresponding to an anode of an EL element) made of a transparent conductive film. After a contact hole (opening) is formed in the second interlayer insulating film 39 and the first passivation film 38, The opening is formed so as to be connected to the drain wiring 37 of the current controlling TFT 202.

【0044】本実施形態では、画素電極として酸化イン
ジウムと酸化スズの化合物からなる導電膜を用いる。ま
た、これに少量のガリウムを添加しても良い。さらに酸
化インジウムと酸化亜鉛との化合物を用いることもでき
る。
In this embodiment, a conductive film made of a compound of indium oxide and tin oxide is used as a pixel electrode. Further, a small amount of gallium may be added thereto. Further, a compound of indium oxide and zinc oxide can be used.

【0045】次に、画素電極上の電極ホール46を埋め
込むように画素電極上に有機樹脂を材料とする有機樹脂
膜をスピンコート法で成膜する。なお、ここでは、有機
樹脂膜としては、アクリル樹脂を用いている。
Next, an organic resin film made of an organic resin is formed on the pixel electrode by spin coating so as to fill the electrode hole 46 on the pixel electrode. Here, an acrylic resin is used as the organic resin film.

【0046】また、画素電極上に有機樹脂を材料とする
有機樹脂膜を形成させているが、絶縁膜となりうる絶縁
体を用いても良い。なお、絶縁体としては、酸化珪素や
窒化酸化珪素及び窒化珪素といった珪素を含む無機材料
を用いても良い。
Although an organic resin film made of an organic resin is formed on the pixel electrode, an insulator that can serve as an insulating film may be used. Note that as the insulator, an inorganic material containing silicon such as silicon oxide, silicon nitride oxide, or silicon nitride may be used.

【0047】アクリル樹脂を全面に成膜した後、レジス
トマスクを用いて露光し、エッチングを行うことにより
図2に示す保護部41a、41bを形成する。
After an acrylic resin film is formed on the entire surface, exposure is performed using a resist mask and etching is performed to form protective portions 41a and 41b shown in FIG.

【0048】保護部41bは、画素電極における電極ホ
ールがアクリル樹脂で埋め込まれている部分をさす。ま
た、保護部41aは、画素電極の隙間に設けられてい
る。画素電極の隙間とは、複数の画素電極が形成されて
いる画素部において、画素電極が形成されていない部
分、例えば、画素電極と画素電極の間の部分等をさす。
これは、保護部を形成するためにエッチングを行う際
に、画素電極間において、第二層間絶縁膜を形成する材
料が保護部を形成する材料であると第二層間絶縁膜も同
時にエッチングされてしまう可能性があるためである。
The protection portion 41b is a portion where the electrode hole in the pixel electrode is buried with acrylic resin. Further, the protection unit 41a is provided in a gap between the pixel electrodes. The gap between the pixel electrodes refers to a portion where the pixel electrode is not formed, for example, a portion between the pixel electrodes in the pixel portion where a plurality of pixel electrodes are formed.
This is because, when etching is performed to form the protective portion, if the material forming the second interlayer insulating film is the material forming the protective portion, the second interlayer insulating film is simultaneously etched between the pixel electrodes. This is because there is a possibility that it will be lost.

【0049】なお、保護部41aおよび41bは、断面
から見て画素電極よりも盛り上がっている部分の厚さが
0.1〜1μm、好ましくは0.1〜0.5μm、さら
に好ましくは0.1〜0.3μmとなるのがよい。
The protective portions 41a and 41b have a thickness of 0.1 to 1 μm, preferably 0.1 to 0.5 μm, more preferably 0.1 to 1 μm at a portion raised from the pixel electrode when viewed from the cross section. The thickness is preferably 0.3 μm.

【0050】また、保護部41a及び41bには、有機
樹脂としてアクリル樹脂を用いた場合を示したが、ポリ
イミド、ポリアミド、およびシクロテンのようにシロキ
サンの高分子化合物を含む樹脂を材料として用いても良
い。さらに、これらの有機樹脂を用いる際には、粘度を
10-3Pa・s〜10-1Pa・sとするとよい。
Although an acrylic resin is used as the organic resin for the protection portions 41a and 41b, a resin containing a high-molecular compound of siloxane such as polyimide, polyamide, and cycloten may be used as the material. good. Furthermore, when using these organic resins, the viscosity is preferably set to 10 −3 Pa · s to 10 −1 Pa · s.

【0051】以上のようにして保護部41bを設けて、
電極ホールを有機樹脂で埋め込むことで、EL層42が
切断された際に生じる画素電極40(陽極)と陰極43
間での短絡の問題を解決することができる。
The protection section 41b is provided as described above,
By filling the electrode holes with an organic resin, the pixel electrode 40 (anode) and the cathode 43 generated when the EL layer 42 is cut.
The problem of short circuit between them can be solved.

【0052】保護部41bの作製方法について、図4を
用いて説明する。図4(A)は、画素電極40上に有機
樹脂膜を成膜した後パターニングにより保護部41bを
形成させたものである。Daは、有機樹脂膜の膜厚であ
るが、この膜厚が薄くなると図4(A)の保護部41b
のように上部に窪みが生じる。
A method for manufacturing the protection portion 41b will be described with reference to FIG. FIG. 4A shows a structure in which an organic resin film is formed on the pixel electrode 40, and then a protective portion 41b is formed by patterning. Da is the thickness of the organic resin film. When the thickness is reduced, the protection portion 41b of FIG.
A depression is formed in the upper part as shown in FIG.

【0053】この窪みの度合いは、電極ホールのテーパ
ー角及び有機樹脂膜の膜厚に依存するが、有機樹脂膜の
膜厚が極端に薄くなると電極ホールを完全に埋め込むこ
とができなくなり、保護部としての役割が果たせなくな
ることも考えられる。
The degree of the depression depends on the taper angle of the electrode hole and the thickness of the organic resin film. However, if the thickness of the organic resin film is extremely thin, the electrode hole cannot be completely buried. May not be able to fulfill their role.

【0054】一方、有機樹脂膜の膜厚が厚くなると再び
段差が生じてしまう。そこで、これを解決する方法とし
て、図4(B)に示すように有機樹脂膜をDbの膜厚で
成膜した後、パターニングによって保護部41bを形成
させ、さらに全面をエッチングして膜厚をDaとする。
これにより、図4(C)に示すように上部が平坦化さ
れ、かつ適度な膜厚の保護部41bを形成させることが
できる。
On the other hand, when the thickness of the organic resin film is increased, a step is generated again. Therefore, as a method of solving this, as shown in FIG. 4B, after forming an organic resin film with a film thickness of Db, a protective portion 41b is formed by patterning, and the entire surface is etched to reduce the film thickness. Da.
Thereby, as shown in FIG. 4C, the upper portion is flattened, and the protective portion 41b having an appropriate film thickness can be formed.

【0055】しかし、図4(B)で示した方法を用いる
と保護部41bのパターニング後のエッチングの際に表
面に露出している画素電極もエッチングの環境に曝され
てしまう。そこで、この点を考慮した作製方法を図5を
用いて示す。
However, when the method shown in FIG. 4B is used, the pixel electrode exposed on the surface during the etching after the patterning of the protection portion 41b is also exposed to the etching environment. Therefore, a manufacturing method in consideration of this point will be described with reference to FIGS.

【0056】まず、図5(A)に示すように画素電極4
0上に有機樹脂膜を膜厚Dbで成膜する。これを全面エ
ッチングにより膜厚Daとする。さらにこれをパターニ
ングすることにより保護部41bを形成させる。
First, as shown in FIG.
An organic resin film having a thickness of Db is formed on the substrate 0. This is made into a film thickness Da by etching the entire surface. Further, this is patterned to form a protection portion 41b.

【0057】保護部41bに関しては、図4(A)に示
すように有機樹脂を成膜した後、パターニングして形成
させても良いし、図4(B)に示すようにパターニング
後に全面エッチングを行い形成させても良い。さらに、
図5(A)に示すように全面エッチングを行ってからパ
ターニングを行い形成させても良い。
The protective portion 41b may be formed by forming an organic resin film and then patterning it as shown in FIG. 4A, or by etching the entire surface after patterning as shown in FIG. 4B. It may be formed by performing. further,
As shown in FIG. 5A, the entire surface may be etched and then patterned.

【0058】図5に示すように保護部41bの外径Rb
は、電極ホール46の内径RaにたいしてRb>Raな
る関係にある。なお、図4または図5を用いて説明した
保護部41bは、図5(C)で示す構造になる。つま
り、図5(C)の41bの実線は、保護部41bの外形
に一致し、図5(C)の41bの破線は、電極ホール4
6の内径に一致している。
As shown in FIG. 5, the outer diameter Rb of the protection portion 41b
Is such that Rb> Ra with respect to the inner diameter Ra of the electrode hole 46. Note that the protection portion 41b described with reference to FIG. 4 or FIG. 5 has a structure illustrated in FIG. That is, the solid line of 41b in FIG. 5C matches the outer shape of the protection portion 41b, and the broken line of 41b in FIG.
6. It corresponds to the inner diameter of 6.

【0059】次にEL層42が形成される。ここでは、
高分子系有機EL材料を溶媒に溶解させたものをスピン
コート法により成膜し、EL層を形成する方法を示す。
なお、ここではEL層を形成する有機EL材料として、
高分子系有機EL材料を用いる場合を例にとって説明す
るが、低分子系有機EL材料を用いることも可能であ
る。
Next, an EL layer 42 is formed. here,
A method in which a polymer organic EL material dissolved in a solvent is formed by spin coating to form an EL layer will be described.
Here, as an organic EL material for forming the EL layer,
Although a case where a high molecular weight organic EL material is used will be described as an example, a low molecular weight organic EL material can be used.

【0060】代表的な高分子系有機EL材料としては、
ポリパラフェニレンビニレン(PPV)系、ポリビニル
カルバゾール(PVK)系、ポリフルオレン系などが挙
げられる。
Typical polymer organic EL materials include:
Examples thereof include polyparaphenylene vinylene (PPV), polyvinyl carbazole (PVK), and polyfluorene.

【0061】なお、PPV系有機EL材料としては様々
な型のものがあるが、例えば以下のような分子式が発表
されている。 (「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,a
nd H.Spreitzer,“Polymers for Light Emitting Diode
s”,Euro Display,Proceedings,1999,p.33-37」)
There are various types of PPV-based organic EL materials, and for example, the following molecular formulas have been published. ("H. Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, a
nd H. Spreitzer, “Polymers for Light Emitting Diode
s ”, Euro Display, Proceedings, 1999, pp. 33-37”)

【0062】[0062]

【化1】 Embedded image

【0063】[0063]

【化2】 Embedded image

【0064】また、特開平10−92576号公報に記
載された分子式のポリフェニルビニルを用いることもで
きる。分子式は以下のようになる。
Further, polyphenylvinyl having a molecular formula described in JP-A-10-92576 can also be used. The molecular formula is as follows.

【0065】[0065]

【化3】 Embedded image

【0066】[0066]

【化4】 Embedded image

【0067】また、PVK系有機EL材料としては以下
のような分子式がある。
The PVK-based organic EL material has the following molecular formula.

【0068】[0068]

【化5】 Embedded image

【0069】高分子系有機EL材料はポリマーの状態で
溶媒に溶かして塗布することもできるし、モノマーの状
態で溶媒に溶かして塗布した後に重合することもでき
る。モノマーの状態で塗布した場合、まずポリマー前駆
体が形成され、真空中で加熱することにより重合してポ
リマーになる。
The polymer organic EL material can be applied by dissolving it in a solvent in a polymer state or by dissolving it in a solvent in a monomer state and applying it. When applied in the form of a monomer, a polymer precursor is first formed and polymerized by heating in a vacuum to form a polymer.

【0070】具体的なEL層としては、赤色に発光する
EL層にはシアノポリフェニレンビニレン、緑色に発光
するEL層にはポリフェニレンビニレン、青色に発光す
るEL層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150n
m(好ましくは40〜100nm)とすれば良い。
As specific EL layers, cyanopolyphenylenevinylene is used for an EL layer emitting red light, polyphenylenevinylene is used for an EL layer emitting green light, and polyphenylenevinylene or polyalkylphenylene is used for an EL layer emitting blue light. Good. The film thickness is 30-150n
m (preferably 40 to 100 nm).

【0071】但し、以上の例は本発明のEL層として用
いることのできる有機EL材料の一例であって、これに
限定する必要はない。
However, the above example is an example of the organic EL material that can be used for the EL layer of the present invention, and it is not necessary to limit to this.

【0072】また、有機EL材料を溶解させる代表的な
溶媒としてはトルエン、キシレン、クロロベンゼン、ジ
クロロベンゼン、アニソール、クロロフォルム、ジクロ
ロメタン、γブチルラクトン、ブチルセルソルブ、シク
ロヘキサン、NMP(N−メチル−2−ピロリドン)、
シクロヘキサノン、ジオキサンまたは、THF(テトラ
ヒドロフラン)といった溶媒が挙げられる。
Typical solvents for dissolving the organic EL material include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyl lactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2- Pyrrolidone),
Solvents such as cyclohexanone, dioxane, or THF (tetrahydrofuran) are exemplified.

【0073】さらに、EL層42を形成する際、EL層
は水分や酸素の存在によって容易に劣化してしまうた
め、処理雰囲気は水分や酸素の少ない雰囲気とし、窒素
やアルゴンといった不活性ガス中で行うことが望まし
い。さらに処理雰囲気としては、EL材料を溶解させた
溶媒の蒸発速度を制御できることから、用いた溶媒雰囲
気にするのも良い。なお、これらを実施するためには、
図1の薄膜形成装置を、不活性ガスを充填したクリーン
ブースに設置し、その雰囲気中で発光層の成膜工程を行
うことが望ましい。
Further, when the EL layer 42 is formed, the EL layer is easily deteriorated by the presence of moisture or oxygen. It is desirable to do. Further, the processing atmosphere may be set to the used solvent atmosphere because the evaporation rate of the solvent in which the EL material is dissolved can be controlled. In order to implement these,
It is desirable that the thin film forming apparatus shown in FIG. 1 is installed in a clean booth filled with an inert gas, and the light emitting layer is formed in that atmosphere.

【0074】また、EL層を形成する方法として、ここ
で示した、スピンコーティング法の他にインクジェット
法等を用いても良い。
As a method for forming the EL layer, an ink jet method or the like may be used in addition to the spin coating method described here.

【0075】また、低分子系有機EL材料を用いてEL
層を形成する場合には、蒸着法などを用いることも可能
である。なお、低分子系有機EL材料としては、公知の
材料を用いることができる。
Further, an EL using a low molecular organic EL material is used.
When a layer is formed, an evaporation method or the like can be used. Note that a known material can be used as the low-molecular-weight organic EL material.

【0076】以上のようにしてEL層42を形成した
ら、次に遮光性導電膜からなる陰極43、保護電極44
及び第2パッシベーション膜45が形成される。本実施
形態では陰極43として、MgAgからなる導電膜を用
い、保護電極44としてアルミニウムからなる導電膜を
用いる。また、第2パッシベーション膜45としては、
10nm〜1μm(好ましくは200〜500nm)の
厚さの窒化珪素膜を用いる。
After the EL layer 42 is formed as described above, the cathode 43 and the protection electrode 44 made of a light-shielding conductive film are next formed.
And a second passivation film 45 is formed. In the present embodiment, a conductive film made of MgAg is used as the cathode 43, and a conductive film made of aluminum is used as the protective electrode 44. Further, as the second passivation film 45,
A silicon nitride film having a thickness of 10 nm to 1 μm (preferably 200 to 500 nm) is used.

【0077】なお、上述のようにEL層は熱に弱いの
で、陰極43及び第2パッシベーション膜45はなるべ
く低温(好ましくは室温から120℃までの温度範囲)
で成膜するのが望ましい。従って、プラズマCVD法、
真空蒸着法又は溶液塗布法(スピンコート法)が望まし
い成膜方法と言える。
Since the EL layer is weak to heat as described above, the cathode 43 and the second passivation film 45 are kept as low as possible (preferably in a temperature range from room temperature to 120 ° C.).
It is desirable to form a film. Therefore, the plasma CVD method,
It can be said that a vacuum deposition method or a solution coating method (spin coating method) is a desirable film forming method.

【0078】ここまで完成したものをアクティブマトリ
クス基板とよび、アクティブマトリクス基板に対向し
て、対向基板(図示せず)が設けられる。本実施形態で
は対向基板としてガラス基板を用いる。なお、対向基板
としては、プラスチックやセラミックスからなる基板を
用いても良い。
The completed substrate is called an active matrix substrate, and a counter substrate (not shown) is provided to face the active matrix substrate. In this embodiment, a glass substrate is used as a counter substrate. Note that a substrate made of plastic or ceramic may be used as the counter substrate.

【0079】また、アクティブマトリクス基板と対向基
板はシール剤(図示せず)によって接着され、密閉空間
(図示せず)が形成される。本実施形態では、密閉空間
をアルゴンガスで充填している。勿論、この密閉空間内
に酸化バリウムといった乾燥剤を配置したり、酸化防止
剤を配置することも可能である。
Further, the active matrix substrate and the counter substrate are adhered by a sealant (not shown) to form a closed space (not shown). In the present embodiment, the closed space is filled with argon gas. Of course, it is also possible to arrange a desiccant such as barium oxide or an antioxidant in the enclosed space.

【0080】さらに、対向基板のアクティブマトリクス
基板側の面に、仕事関数が低く、酸化されやすい金属
や、吸湿性の金属を成膜しておくと酸素を捕捉する機能
や吸湿機能を設けることができる。なお、対向基板上に
感光性アクリル樹脂のような有機樹脂で凹凸を付けた後
にこれらの金属を成膜すると、表面積を大きくすること
ができるので、より効果的である。
Further, when a metal having a low work function and which is easily oxidized or a hygroscopic metal is formed on the surface of the counter substrate on the side of the active matrix substrate, a function of capturing oxygen and a function of absorbing moisture may be provided. it can. It is more effective to form a film of these metals after forming unevenness on the counter substrate with an organic resin such as a photosensitive acrylic resin because the surface area can be increased.

【0081】[0081]

【実施例】〔実施例1〕本発明の実施例における画素部
とその周辺に設けられる駆動回路部のTFTを同時に作
製する方法について図6〜図8を用いて説明する。但
し、説明を簡単にするために、駆動回路に関しては基本
回路であるCMOS回路を図示することとする。
[Embodiment 1] A method for simultaneously manufacturing TFTs of a pixel portion and a driving circuit portion provided around the pixel portion in the embodiment of the present invention will be described with reference to FIGS. However, for the sake of simplicity, a CMOS circuit, which is a basic circuit, is illustrated for the drive circuit.

【0082】まず、図6(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として100nm厚の窒
化酸化珪素膜と200nmの窒化酸化珪素膜とを積層し
て用いる。この時、ガラス基板300に接する方の窒素
濃度を10〜25wt%としておくと良い。もちろん下
地膜を設けずに石英基板上に直接素子を形成しても良
い。
First, as shown in FIG. 6A, a base film 301 is formed on a glass substrate 300 to a thickness of 300 nm. In this embodiment, a 100-nm-thick silicon nitride oxide film and a 200-nm silicon nitride oxide film are stacked and used as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%. Of course, an element may be formed directly on a quartz substrate without providing a base film.

【0083】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【0084】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
Then, the amorphous silicon film is crystallized by a known technique, and a crystalline silicon film (also called a polycrystalline silicon film or a polysilicon film) 302 is formed. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, X
Crystallization is performed using excimer laser light using eCl gas.

【0085】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape may be used, or a continuous oscillation type argon laser beam or a continuous oscillation type excimer laser beam may be used. You can also.

【0086】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。また、オフ電流を低減する必要のあるスイッチン
グ用TFTの活性層を非晶質珪素膜で形成し、電流制御
用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流
を流しにくくオフ電流が流れにくい。即ち、電流を流し
にくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の
両者の利点を生かすことができる。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can be used. Further, it is also possible to form the active layer of the switching TFT, which needs to reduce the off current, with an amorphous silicon film, and to form the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has a low carrier mobility, it is difficult for an electric current to flow and an off current is hard to flow. That is, the advantages of both an amorphous silicon film through which a current is hard to flow and a crystalline silicon film through which a current easily flows can be utilized.

【0087】次に、図6(B)に示すように、結晶質珪
素膜302上に酸化珪素膜からなる保護膜303を13
0nmの厚さに形成する。この厚さは100〜200n
m(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
Next, as shown in FIG. 6B, a protective film 303 made of a silicon oxide film is
It is formed to a thickness of 0 nm. This thickness is 100-200n
m (preferably 130 to 170 nm). Further, any other insulating film containing silicon may be used.
The protective film 303 is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding impurities and to enable fine concentration control.

【0088】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではホスフィン(PH3)を
質量分離しないでプラズマ励起したプラズマ(イオン)
ドーピング法を用い、リンを1×1018atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプラン
テーション法を用いても良い。
Then, a resist mask 304 is formed thereon.
a and 304b are formed, and an impurity element imparting n-type (hereinafter, referred to as an n-type impurity element) is added via the protective film 303. Note that the n-type impurity element is typically 15
Elements belonging to the group, typically phosphorus or arsenic, can be used. In this embodiment, the plasma (ion) in which phosphine (PH 3 ) is plasma-excited without mass separation.
Using a doping method, phosphorus is added at a concentration of 1 × 10 18 atoms / cm 3 . Of course, an ion implantation method for performing mass separation may be used.

【0089】この工程により形成されるn型不純物領域
305には、n型不純物元素が2×1016〜5×1019
atoms/cm3(代表的には5×1017〜5×1018atoms/c
m3)の濃度で含まれるようにドーズ量を調節する。
In the n-type impurity region 305 formed by this step, the n-type impurity element is 2 × 10 16 to 5 × 10 19
atoms / cm 3 (typically 5 × 10 17 to 5 × 10 18 atoms / c
Adjust the dose so that it is contained at a concentration of m 3 ).

【0090】次に、図6(C)に示すように、保護膜3
03およびレジスト304a、304bを除去し、添加
した15族に属する元素の活性化を行う。活性化手段は
公知の技術を用いれば良いが、本実施例ではエキシマレ
ーザー光の照射により活性化する。勿論、パルス発振型
でも連続発振型でも良いし、エキシマレーザー光に限定
する必要はない。但し、添加された不純物元素の活性化
が目的であるので、結晶質珪素膜が溶融しない程度のエ
ネルギーで照射することが好ましい。なお、保護膜30
3をつけたままレーザー光を照射しても良い。
Next, as shown in FIG.
03 and the resists 304a and 304b are removed, and the added element belonging to Group 15 is activated. As the activating means, a known technique may be used. In this embodiment, the activating means is activated by excimer laser light irradiation. Needless to say, a pulse oscillation type or a continuous oscillation type may be used, and it is not necessary to limit to an excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable that the irradiation be performed with energy that does not melt the crystalline silicon film. The protective film 30
The laser beam may be irradiated with 3 attached.

【0091】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
When activating the impurity element by the laser beam, activation by heat treatment may be used in combination. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.

【0092】この工程によりn型不純物領域305の端
部、即ち、n型不純物領域305、の周囲に存在するn
型不純物元素を添加していない領域との境界部(接合
部)が明確になる。このことは、後にTFTが完成した
時点において、LDD領域とチャネル形成領域とが非常
に良好な接合部を形成しうることを意味する。
By this step, the n-type impurity region 305, ie, the n-type impurity region
The boundary (junction) with the region where the type impurity element is not added becomes clear. This means that when the TFT is completed later, a very good junction can be formed between the LDD region and the channel forming region.

【0093】次に、図6(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)306〜309を形成する。
Next, as shown in FIG. 6D, unnecessary portions of the crystalline silicon film are removed, and an island-shaped semiconductor film (hereinafter, referred to as an island-shaped semiconductor film) is formed.
306 to 309 are formed.

【0094】次に、図6(E)に示すように、活性層3
06〜309を覆ってゲート絶縁膜310を形成する。
ゲート絶縁膜310としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
Next, as shown in FIG.
A gate insulating film 310 is formed so as to cover 06 to 309.
As the gate insulating film 310, an insulating film containing silicon with a thickness of 10 to 200 nm, preferably 50 to 150 nm may be used. This may have a single-layer structure or a laminated structure. In this embodiment, a 110-nm-thick silicon nitride oxide film is used.

【0095】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極311〜315を形
成する。このゲート電極311〜315の端部をテーパ
ー状にすることもできる。なお、本実施例ではゲート電
極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成
する。具体的にはゲート電極よりも低抵抗な材料をゲー
ト配線として用いる。これは、ゲート電極としては微細
加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。
勿論、ゲート電極とゲート配線とを同一材料で形成して
も構わない。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 311 to 315. The ends of the gate electrodes 311 to 315 can be tapered. Note that in this embodiment, the gate electrode and a wiring for wiring (hereinafter, referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having lower resistance than the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that does not allow fine processing and has low wiring resistance is used for the gate wiring.
Of course, the gate electrode and the gate wiring may be formed of the same material.

【0096】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but is preferably formed as a two-layer or three-layer film as required. As a material for the gate electrode, any known conductive film can be used. However, a material that can be finely processed as described above, specifically, a material that can be patterned into a line width of 2 μm or less is preferable.

【0097】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素か
らなる膜、または前記元素の窒化物膜(代表的には窒化
タンタル膜、窒化タングステン膜、窒化チタン膜)、ま
たは前記元素を組み合わせた合金膜(代表的にはMo−
W合金、Mo−Ta合金)、または前記元素のシリサイ
ド膜(代表的にはタングステンシリサイド膜、チタンシ
リサイド膜)を用いることができる。勿論、単層で用い
ても積層して用いても良い。
Typically, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W),
A film made of an element selected from chromium (Cr) and silicon (Si), a nitride film of the above element (typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), or an alloy combining the above elements Membrane (typically Mo-
A W alloy, a Mo—Ta alloy) or a silicide film of the above element (typically, a tungsten silicide film or a titanium silicide film) can be used. Of course, they may be used as a single layer or stacked.

【0098】本実施例では、50nm厚の窒化タンタル
(TaN)膜と、350nm厚のタンタル(Ta)膜と
からなる積層膜を用いる。これはスパッタ法で形成すれ
ば良い。また、スパッタガスとしてXe、Ne等の不活
性ガスを添加すると応力による膜はがれを防止すること
ができる。
In this embodiment, a laminated film composed of a 50 nm thick tantalum nitride (TaN) film and a 350 nm thick tantalum (Ta) film is used. This may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress.

【0099】またこの時、ゲート電極312はn型不純
物領域305の一部とゲート絶縁膜310を挟んで重な
るように形成する。この重なった部分が後にゲート電極
と重なったLDD領域となる。なお、ゲート電極31
3,314は、断面では、二つに見えるが実際には電気
的に接続されている。
At this time, the gate electrode 312 is formed so as to overlap a part of the n-type impurity region 305 with the gate insulating film 310 interposed therebetween. This overlapping portion later becomes an LDD region overlapping with the gate electrode. The gate electrode 31
3 and 314 appear to be two in cross section, but are actually electrically connected.

【0100】次に、図7(A)に示すように、ゲート電
極311〜315をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域316〜323にはn型不純物領域3
05の1/2〜1/10(代表的には1/3〜1/4)
の濃度でリンが添加されるように調節する。具体的に
は、1×1016〜5×1018atoms/cm3(典型的には3
×1017〜3×1018atoms/cm3)の濃度が好ましい。
Next, as shown in FIG. 7A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate electrodes 311 to 315 as a mask. The n-type impurity regions 3 are formed in the impurity regions 316 to 323 thus formed.
1/2 to 1/10 of 05 (typically 1/3 to 1/4)
Adjust so that phosphorus is added at a concentration of. Specifically, 1 × 10 16 to 5 × 10 18 atoms / cm 3 (typically 3 × 10 16 atoms / cm 3
A concentration of × 10 17 to 3 × 10 18 atoms / cm 3 ) is preferable.

【0101】次に、図7(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形
成し、n型不純物元素(本実施例ではリン)を添加して
高濃度にリンを含む不純物領域325〜329を形成す
る。ここでもホスフィン(PH3)を用いたイオンドー
プ法で行い、この領域のリンの濃度は1×1020〜1×
1021atoms/cm3(代表的には2×1020〜5×1021a
toms/cm3)となるように調節する。
Next, as shown in FIG. 7B, resist masks 324a to 324d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to increase the concentration. The impurity regions 325 to 329 containing phosphorus are formed. Also in this case, the ion doping method using phosphine (PH 3 ) is performed, and the concentration of phosphorus in this region is 1 × 10 20 to 1 ×.
10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10 21 a
Adjust to be toms / cm 3 ).

【0102】この工程によってnチャネル型TFTのソ
ース領域及びドレイン領域が形成されるが、スイッチン
グ用TFTでは、図7(A)の工程で形成したn型不純
物領域319〜321の一部を残す。この残された領域
が、図2におけるスイッチング用TFT201のLDD
領域15a〜15dに対応する。
In this step, the source region and the drain region of the n-channel TFT are formed. In the switching TFT, a part of the n-type impurity regions 319 to 321 formed in the step of FIG. This remaining area is the LDD of the switching TFT 201 in FIG.
This corresponds to the areas 15a to 15d.

【0103】次に、図7(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマ
スク332を形成する。そして、p型不純物元素(本実
施例ではボロン)を添加し、高濃度にボロンを含む不純
物領域333〜336を形成する。ここではジボラン
(B26)を用いたイオンドープ法により3×1020
3×1021atoms/cm3(代表的には5×1020〜1×1
21atoms/cm3ノ)濃度となるようにボロンを添加する。
Next, as shown in FIG. 7C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 to 336 containing boron at a high concentration. Here, an ion doping method using diborane (B 2 H 6 ) is used to form 3 × 10 20 to
3 × 10 21 atoms / cm 3 (typically 5 × 10 20 to 1 × 1
(Boron) is added so as to have a concentration of 0 21 atoms / cm 3 .

【0104】なお、不純物領域333〜336には既に
1×1020〜1×1021atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にp型に反転し、p型
の不純物領域として機能する。
It is to be noted that phosphorus is already added to impurity regions 333 to 336 at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , and the boron added here is at least three times as large as that. It is added at a concentration. Therefore, the n-type impurity region formed in advance is completely inverted to p-type, and functions as a p-type impurity region.

【0105】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、及びランプアニール法
で行うことができる。本実施例では電熱炉において窒素
雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, the n-type or p-type impurity element added at each concentration is activated. As the activation means, a furnace annealing method, a laser annealing method, and a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0106】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, causing an increase in resistance and making it difficult to obtain an ohmic contact later. Therefore, the oxygen concentration in the processing atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
pm or less.

【0107】次に、活性化工程が終了したら図7(D)
に示すように300nm厚のゲート配線337を形成す
る。ゲート配線337の材料としては、アルミニウム
(Al)又は銅(Cu)を主成分(組成として50〜1
00%を占める。)とする金属を用いれば良い。配置と
しては図3のようにゲート配線211とスイッチング用
TFTのゲート電極19a、19b(図6(E)の31
3、314)が電気的に接続するように形成する。
Next, when the activation step is completed, FIG.
A gate wiring 337 having a thickness of 300 nm is formed as shown in FIG. As a material of the gate wiring 337, aluminum (Al) or copper (Cu) is a main component (composition of 50 to 1).
Accounts for 00%. ) May be used. As an arrangement, as shown in FIG. 3, the gate wiring 211 and the gate electrodes 19a and 19b of the switching TFT (31 in FIG.
3, 314) are formed so as to be electrically connected.

【0108】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of the present embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (more preferably 30 inches or more) diagonally.

【0109】次に、図8(A)に示すように、第1層間
絶縁膜338を形成する。第1層間絶縁膜338として
は、珪素を含む絶縁膜を単層で用いるか、2種類以上の
珪素を含む絶縁膜を組み合わせた積層膜を用いれば良
い。また、膜厚は400nm〜1.5μmとすれば良
い。本実施例では、200nm厚の窒化酸化珪素膜の上
に800nm厚の酸化珪素膜を積層した構造とする。
Next, as shown in FIG. 8A, a first interlayer insulating film 338 is formed. As the first interlayer insulating film 338, an insulating film containing silicon may be used as a single layer or a stacked film in which two or more insulating films containing silicon are combined. The film thickness may be 400 nm to 1.5 μm. In this embodiment, an 800 nm thick silicon oxide film is stacked over a 200 nm thick silicon nitride oxide film.

【0110】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行
い、水素化処理をする。この工程は熱的に励起された水
素により半導体膜の不対結合手を水素終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マ化して生成された水素を用いる)を行っても良い。
Further, a heat treatment is carried out at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to carry out a hydrogenation treatment. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen generated by plasma) may be performed.

【0111】なお、水素化処理は第1層間絶縁膜338
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
てもよい。
The hydrogenation treatment is performed for the first interlayer insulating film 338.
May be inserted during formation. That is, after forming a 200-nm-thick silicon nitride oxide film, the hydrogenation treatment may be performed as described above, and then a remaining 800-nm-thick silicon oxide film may be formed.

【0112】次に、第1層間絶縁膜338及びゲート絶
縁膜310に対してコンタクトホールを形成し、ソース
配線339〜342と、ドレイン配線343〜345を
形成する。なお、本実施例ではこれらの電極を、Ti膜
を100nm、Tiを含むアルミニウム膜を300n
m、Ti膜150nmをスパッタ法で連続形成した3層
構造の積層膜とする。勿論、他の導電膜でも良い。
Next, contact holes are formed in the first interlayer insulating film 338 and the gate insulating film 310, and source wirings 339 to 342 and drain wirings 343 to 345 are formed. In this embodiment, these electrodes are formed by forming a Ti film with a thickness of 100 nm and an aluminum film containing Ti with a thickness of 300 nm.
m and a Ti film having a three-layer structure in which a 150 nm thick Ti film is continuously formed by a sputtering method. Of course, other conductive films may be used.

【0113】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
6を形成する。本実施例では第1パッシベーション膜3
46として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。
Next, 50 to 500 nm (typically 20 to 500 nm)
The first passivation film 34 with a thickness of
6 is formed. In this embodiment, the first passivation film 3
A silicon nitride oxide film having a thickness of 300 nm is used as 46. This may be replaced by a silicon nitride film.

【0114】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜338に供給され、熱処理を行うこと
で、第1パッシベーション膜346の膜質が改善され
る。それと同時に、第1層間絶縁膜338に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
Note that prior to the formation of the silicon nitride oxide film, H
2. It is effective to perform a plasma treatment using a gas containing hydrogen such as NH 3 . Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 338 and is subjected to a heat treatment, whereby the quality of the first passivation film 346 is improved. At the same time, the hydrogen added to the first interlayer insulating film 338 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.

【0115】次に、図8(B)に示すように有機樹脂か
らなる第2層間絶縁膜347を形成する。有機樹脂とし
てはポリイミド、ポリアミド、アクリル樹脂、シロキサ
ンの高分子化合物を材料として使用することができる。
特に、第2層間絶縁膜347は平坦化の意味合いが強い
ので、平坦性に優れたアクリル樹脂が好ましい。本実施
例ではTFTによって形成される段差を十分に平坦化し
うる膜厚でアクリル樹脂膜を形成する。好ましくは1〜
5μm(さらに好ましくは2〜4μm)とすれば良い。
Next, as shown in FIG. 8B, a second interlayer insulating film 347 made of an organic resin is formed. As the organic resin, a high molecular compound of polyimide, polyamide, acrylic resin, or siloxane can be used as a material.
In particular, since the second interlayer insulating film 347 has a strong meaning of flattening, an acrylic resin having excellent flatness is preferable. In this embodiment, an acrylic resin film is formed with a thickness that can sufficiently flatten a step formed by a TFT. Preferably 1 to
The thickness may be 5 μm (more preferably, 2 to 4 μm).

【0116】次に、第2層間絶縁膜347及び第1パッ
シベーション膜346に対してコンタクトホールを形成
し、ドレイン配線345と電気的に接続される画素電極
348を形成する。本実施例では酸化インジウム・スズ
(ITO)膜を110nmの厚さに形成し、パターニン
グを行って画素電極とする。また、酸化インジウムに2
〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を
用いても良い。この画素電極がEL素子の陽極となる。
Next, a contact hole is formed in the second interlayer insulating film 347 and the first passivation film 346, and a pixel electrode 348 electrically connected to the drain wiring 345 is formed. In this embodiment, an indium tin oxide (ITO) film is formed to a thickness of 110 nm and patterned to form a pixel electrode. In addition, 2 indium oxide
A transparent conductive film mixed with -20% of zinc oxide (ZnO) may be used. This pixel electrode becomes the anode of the EL element.

【0117】次に、図8(C)に示すように、有機樹脂
からなる保護部349a及び349bを形成する。保護
部349a及び349bは1〜2μm厚のアクリル樹脂
膜やポリイミド膜といった樹脂膜をパターニングして形
成すれば良い。この保護部349a及び349bは図3
に示したように、画素電極と画素電極との隙間及び電極
ホールに形成される。
Next, as shown in FIG. 8C, protection portions 349a and 349b made of an organic resin are formed. The protective portions 349a and 349b may be formed by patterning a resin film such as an acrylic resin film or a polyimide film having a thickness of 1 to 2 μm. The protection parts 349a and 349b are shown in FIG.
As shown in (1), they are formed in the gaps between the pixel electrodes and the electrode holes.

【0118】次に、EL層350を形成する。具体的に
は、EL層350となる有機EL材料をクロロフォル
ム、ジクロロメタン、キシレン、トルエン、テトラヒド
ロフラン、N−メチルピロリドンといった溶媒に溶かし
てスピンコーティング法で塗布し、その後、熱処理を行
うことにより溶媒を揮発させる。こうして有機EL材料
からなる被膜(EL層)が形成される。
Next, an EL layer 350 is formed. Specifically, the organic EL material to be the EL layer 350 is dissolved in a solvent such as chloroform, dichloromethane, xylene, toluene, tetrahydrofuran, and N-methylpyrrolidone, and applied by a spin coating method. Let it. Thus, a film (EL layer) made of the organic EL material is formed.

【0119】本実施例では、EL材料を80nmの厚さ
に成膜した後、80〜150℃のホットプレートで1〜
5分の熱処理を行って揮発させる。
In this embodiment, after the EL material is formed to a thickness of 80 nm, the EL material is formed on a hot plate at 80 to 150 ° C.
Perform heat treatment for 5 minutes to volatilize.

【0120】なお、EL材料としては公知の材料を用い
ることができる。公知の材料としては、駆動電圧を考慮
すると有機材料を用いるのが好ましい。なお、本実施例
ではEL層350は単層構造とするが、必要に応じて電
子注入層、電子輸送層、正孔輸送層、正孔注入層、電子
阻止層もしくは正孔素子層を設けて積層構造としても良
い。また、本実施例ではEL素子の陰極351としてM
gAg電極を用いた例を示すが、公知の他の材料であっ
ても良い。
A known material can be used as the EL material. As a known material, it is preferable to use an organic material in consideration of a driving voltage. Note that in this embodiment, the EL layer 350 has a single-layer structure. It may be a laminated structure. In this embodiment, the cathode 351 of the EL element is M
Although an example using a gAg electrode is shown, other known materials may be used.

【0121】EL層350を形成した後、陰極(MgA
g電極)351を真空蒸着法で形成する。なお、EL層
350の膜厚は80〜200nm(典型的には100〜
120nm)、陰極351の厚さは180〜300nm
(典型的には200〜250nm)とすれば良い。
After forming the EL layer 350, the cathode (MgA
g electrode 351 is formed by a vacuum evaporation method. The thickness of the EL layer 350 is 80 to 200 nm (typically 100 to 200 nm).
120 nm), and the thickness of the cathode 351 is 180 to 300 nm.
(Typically 200 to 250 nm).

【0122】さらに、陰極351上には、保護電極35
2を設ける。保護電極352としてはアルミニウムを主
成分とする導電膜を用いれば良い。保護電極352は、
マスクを用いて真空蒸着法で形成すれば良い。
Further, the protective electrode 35 is provided on the cathode 351.
2 is provided. As the protective electrode 352, a conductive film containing aluminum as a main component may be used. The protection electrode 352 is
It may be formed by a vacuum evaporation method using a mask.

【0123】最後に、窒化珪素膜からなる第2パッシベ
ーション膜353を300nmの厚さに形成する。実際
には保護電極352がEL層を水分等から保護する役割
を果たすが、さらに第2パッシベーション膜353を形
成しておくことで、EL素子の信頼性をさらに高めるこ
とができる。
Finally, a second passivation film 353 made of a silicon nitride film is formed to a thickness of 300 nm. Although the protection electrode 352 actually serves to protect the EL layer from moisture and the like, the reliability of the EL element can be further increased by forming the second passivation film 353 further.

【0124】本実施例の場合、図8(C)に示すよう
に、nチャネル型205の活性層は、ソース領域35
5、ドレイン領域356、LDD領域357及びチャネ
ル形成領域358を含み、LDD領域357はゲート絶
縁膜310を挟んでゲート電極312と重なっている。
In the case of the present embodiment, as shown in FIG. 8C, the active layer of the n-channel type
5, a drain region 356, an LDD region 357, and a channel formation region 358. The LDD region 357 overlaps with the gate electrode 312 with the gate insulating film 310 interposed therebetween.

【0125】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
The reason why the LDD region is formed only on the drain region side is to avoid lowering the operation speed.
Further, the n-channel TFT 205 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 357 be completely overlapped with the gate electrode and the resistance component be reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0126】こうして図8(C)に示すような構造のア
クティブマトリクス基板が完成する。
Thus, an active matrix substrate having a structure as shown in FIG. 8C is completed.

【0127】ところで、本実施例のアクティブマトリク
ス基板は、画素部だけでなく駆動回路部にも最適な構造
のTFTを配置することにより、非常に高い信頼性を示
し、動作特性も向上しうる。
By the way, the active matrix substrate of this embodiment exhibits extremely high reliability by arranging the TFT having the optimum structure not only in the pixel portion but also in the drive circuit portion, and the operating characteristics can be improved.

【0128】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のnチャネル型TF
T205として用いる。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、サン
プリング回路(サンプル及びホールド回路)などが含ま
れる。デジタル駆動を行う場合には、D/Aコンバータ
などの信号変換回路も含まれうる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to lower the operation speed as much as possible,
N-channel type TF of CMOS circuit forming drive circuit section
Used as T205. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (a sample and hold circuit), and the like. When digital driving is performed, a signal conversion circuit such as a D / A converter may be included.

【0129】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
Note that among the driving circuits, the sampling circuit is a little special as compared with other circuits, and a large current flows in both directions in the channel forming region. That is, the roles of the source region and the drain region are switched. In addition, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to arrange a TFT having a function approximately between the switching TFT and the current control TFT.

【0130】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図9に示すような構造のTFTを配
置することが望ましい。図9に示すように、LDD領域
901a、901bの一部がゲート絶縁膜902を介して
ゲート電極903と重なる。この効果は電流を流した際
に生じるホットキャリア注入に対する劣化対策であり、
サンプリング回路の場合はチャネル形成領域904を挟
む形で両側に設ける点が異なる。
Therefore, it is desirable to arrange a TFT having a structure as shown in FIG. 9 as the n-channel TFT forming the sampling circuit. As shown in FIG. 9, part of the LDD regions 901a and 901b overlap with the gate electrode 903 via the gate insulating film 902. This effect is a countermeasure against deterioration of hot carrier injection that occurs when current flows.
The difference is that the sampling circuit is provided on both sides with the channel formation region 904 interposed therebetween.

【0131】なお、実際には図8(C)まで完成した
ら、さらに外気に曝されないように気密性の高いガラ
ス、石英、プラスチックといったカバー材でパッケージ
ング(封入)することが好ましい。その際、カバー材の
内部に内部に酸化バリウムといった吸湿剤や酸化防止剤
を配置するとよい。
It is to be noted that, when actually completed up to FIG. 8C, it is preferable to package (enclose) with a cover material such as glass, quartz, or plastic with high airtightness so as not to be further exposed to the outside air. At this time, it is preferable to dispose a moisture absorbent such as barium oxide or an antioxidant inside the cover material.

【0132】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
状態にまでした状態を本明細書中ではEL表示装置(ま
たはELモジュール)という。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting a terminal routed from an element or a circuit formed on the substrate to an external signal terminal. To complete the product. Such a state in which the product can be shipped is referred to as an EL display device (or EL module) in this specification.

【0133】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図10の斜視図を用いて説明す
る。本実施例のアクティブマトリクス型EL表示装置
は、ガラス基板601上に形成された、画素部602
と、ゲート側駆動回路603と、ソース側駆動回路60
4を含む。画素部のスイッチング用TFT605はnチ
ャネル型TFTであり、ゲート側駆動回路603に接続
されたゲート配線606、ソース側駆動回路604に接
続されたソース配線607の交点に配置されている。ま
た、スイッチング用TFT605のドレインは電流制御
用TFT608のゲートに接続されている。
Here, the configuration of the active matrix type EL display device of this embodiment will be described with reference to the perspective view of FIG. An active matrix EL display device according to this embodiment includes a pixel portion 602 formed on a glass substrate 601.
, The gate side drive circuit 603 and the source side drive circuit 60
4 inclusive. The switching TFT 605 of the pixel portion is an n-channel TFT, and is arranged at an intersection of a gate wiring 606 connected to the gate driver circuit 603 and a source wiring 607 connected to the source driver circuit 604. The drain of the switching TFT 605 is connected to the gate of the current control TFT 608.

【0134】さらに、電流制御用TFT608のソース
側は電源供給線609に接続される。本実施例のような
構造では、電源供給線609には接地電位(アース電
位)が与えられている。また、電流制御用TFT608
のドレインにはEL素子610が接続されている。ま
た、このEL素子610の陽極には所定の電圧(3〜1
2V、好ましくは3〜5V)が加えられる。
Further, the source side of the current controlling TFT 608 is connected to the power supply line 609. In the structure as in this embodiment, the power supply line 609 is supplied with a ground potential (earth potential). Also, the current control TFT 608
Is connected to the EL element 610. A predetermined voltage (3 to 1) is applied to the anode of the EL element 610.
2V, preferably 3-5V) is applied.

【0135】そして、外部入出力端子となるFPC61
1には駆動回路部まで信号を伝達するための接続配線6
12、613、及び電源供給線609に接続された接続
配線614が設けられている。
An FPC 61 serving as an external input / output terminal
1 is a connection wiring 6 for transmitting a signal to the drive circuit unit.
12, 613 and a connection wiring 614 connected to the power supply line 609 are provided.

【0136】また、図10に示したEL表示装置の回路
構成の一例を図11に示す。本実施例のEL表示装置
は、ソース側駆動回路801、ゲート側駆動回路(A)
807、ゲート側駆動回路(B)811、画素部806
を有している。なお、本明細書中において、駆動回路部
とはソース側駆動回路およびゲート側駆動回路を含めた
総称である。
FIG. 11 shows an example of a circuit configuration of the EL display device shown in FIG. The EL display device according to this embodiment includes a source-side drive circuit 801 and a gate-side drive circuit (A).
807, a gate side driver circuit (B) 811, a pixel portion 806
have. Note that in this specification, a drive circuit portion is a general term including a source-side drive circuit and a gate-side drive circuit.

【0137】ソース側駆動回路801は、シフトレジス
タ802、レベルシフタ803、バッファ804、サン
プリング回路(サンプル及びホールド回路)805を備
えている。また、ゲート側駆動回路(A)807は、シ
フトレジスタ808、レベルシフタ809、バッファ8
10を備えている。ゲート側駆動回路(B)811も同
様な構成である。
The source side drive circuit 801 includes a shift register 802, a level shifter 803, a buffer 804, and a sampling circuit (sample and hold circuit) 805. The gate side driver circuit (A) 807 includes a shift register 808, a level shifter 809, and a buffer 8
10 is provided. The gate side drive circuit (B) 811 has the same configuration.

【0138】ここでシフトレジスタ802、808は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図8(C)の205で示される構造が適している。
The shift registers 802 and 808 have a driving voltage of 5 to 16 V (typically 10 V), and are n-channel TFTs used in a CMOS circuit forming the circuit.
Is suitable for the structure shown by 205 in FIG.

【0139】また、レベルシフタ803、809、バッ
ファ804、810はシフトレジスタと同様に、図8
(C)のnチャネル型TFT205を含むCMOS回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。
The level shifters 803 and 809 and the buffers 804 and 810 are similar to the shift registers in FIG.
A CMOS circuit including the n-channel TFT 205 shown in FIG. The gate wiring has a double gate structure,
The use of a multi-gate structure such as a triple gate structure is effective in improving the reliability of each circuit.

【0140】また、サンプリング回路805はソース領
域とドレイン領域が反転する上、オフ電流値を低減する
必要があるので、図9のnチャネル型TFT208を含
むCMOS回路が適している。
Since the source and drain regions of the sampling circuit 805 are inverted and the off-current value needs to be reduced, a CMOS circuit including the n-channel TFT 208 shown in FIG. 9 is suitable.

【0141】また、画素部806は図2に示した構造の
画素を配置する。
In the pixel portion 806, pixels having the structure shown in FIG. 2 are arranged.

【0142】なお、上記構成は、図6〜8に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路部の構成のみ示しているが、本実施例の作製工程に従
えば、その他にも信号分割回路、D/Aコンバータ回
路、オペアンプ回路、γ補正回路など駆動回路以外の論
理回路を同一基板上に形成することが可能であり、さら
にはメモリ部やマイクロプロセッサ等を形成しうると考
えている。
The above configuration can be easily realized by manufacturing a TFT according to the manufacturing steps shown in FIGS. Although only the configuration of the pixel portion and the drive circuit portion is shown in this embodiment, other components such as a signal division circuit, a D / A converter circuit, an operational amplifier circuit, a γ correction circuit, and the like can be used according to the manufacturing process of this embodiment. It is considered that a logic circuit other than a driver circuit can be formed over the same substrate, and that a memory portion, a microprocessor, and the like can be formed.

【0143】さらに、カバー材をも含めた本実施例のE
Lモジュールについて図12(A)、(B)を用いて説
明する。なお、必要に応じて図10、図11で用いた符
号を引用することにする。
Further, the E of this embodiment including the cover material
The L module will be described with reference to FIGS. Note that the reference numerals used in FIGS. 10 and 11 will be referred to as needed.

【0144】図12(A)は、図10に示した状態にシ
ーリング構造を設けた状態を示す上面図である。点線で
示された602は画素部、603はゲート側駆動回路、
604はソース側駆動回路である。本発明のシーリング
構造は、図10の状態に対して充填材(図示せず)、カ
バー材1101、シール材(図示せず)及びフレーム材
1102を設けた構造である。
FIG. 12A is a top view showing a state where a sealing structure is provided in the state shown in FIG. 602 indicated by a dotted line is a pixel portion, 603 is a gate side driving circuit,
604 is a source side drive circuit. The sealing structure of the present invention is a structure in which a filler (not shown), a cover material 1101, a seal material (not shown), and a frame material 1102 are provided in the state of FIG.

【0145】ここで、図12(A)をA−A’で切断し
た断面図を図12(B)に示す。なお、図12(A)、
(B)では同一の部位に同一の符号を用いている。
Here, FIG. 12B is a cross-sectional view taken along the line AA ′ of FIG. Note that FIG.
In (B), the same reference numerals are used for the same parts.

【0146】図12(B)に示すように、基板601上
には画素部602、ゲート側駆動回路603が形成され
ており、画素部602は電流制御用TFT202とそれ
に電気的に接続された画素電極348を含む複数の画素
により形成される。また、ゲート側駆動回路603はn
チャネル型TFT205とpチャネル型TFT206と
を相補的に組み合わせたCMOS回路を用いて形成され
る。
As shown in FIG. 12B, a pixel portion 602 and a gate side driving circuit 603 are formed on a substrate 601, and the pixel portion 602 includes a current control TFT 202 and a pixel electrically connected thereto. It is formed by a plurality of pixels including the electrode 348. The gate side drive circuit 603 is n
It is formed using a CMOS circuit in which a channel type TFT 205 and a p-channel type TFT 206 are complementarily combined.

【0147】画素電極348はEL素子の陽極として機
能する。また、画素電極348の両端には保護膜349
aが形成され、保護膜349aの上にEL層350、陰
極351が形成される。また、その上には保護電極35
2、第2パッシベーション膜353が形成される。勿
論、上述したようにEL素子の構造を反対とし、画素電
極を陰極としても構わない。
The pixel electrode 348 functions as an anode of the EL element. Further, protective films 349 are provided on both ends of the pixel electrode 348.
is formed, and an EL layer 350 and a cathode 351 are formed on the protective film 349a. In addition, a protective electrode 35 is provided thereon.
2. A second passivation film 353 is formed. Of course, as described above, the structure of the EL element may be reversed, and the pixel electrode may be a cathode.

【0148】本実施例の場合、保護電極352は全画素
に共通の配線としても機能し、接続配線612を経由し
てFPC611に電気的に接続されている。さらに、画
素部602及びゲート側駆動回路603に含まれる素子
は全て第2パッシベーション膜353で覆われている。
この第2パッシベーション膜353は省略することも可
能であるが、各素子を外部と遮断する上で設けた方が好
ましい。
In the case of this embodiment, the protection electrode 352 also functions as a common wiring for all pixels, and is electrically connected to the FPC 611 via the connection wiring 612. Further, the elements included in the pixel portion 602 and the gate side driver circuit 603 are all covered with the second passivation film 353.
The second passivation film 353 can be omitted, but is preferably provided to block each element from the outside.

【0149】次に、EL素子を覆うようにして充填材1
103を設ける。この充填材1103はカバー材110
1を接着するための接着剤としても機能する。充填材1
103としては、PVC(ポリビニルクロライド)、エ
ポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラ
ル)またはEVA(エチレンビニルアセテート)を用い
ることができる。この充填材1103の内部に乾燥剤
(図示せず)を設けておくと、吸湿効果を保ち続けられ
るので好ましい。このとき、乾燥剤は充填材に添加され
たものであっても良いし、充填材に封入されたものであ
っても良い。
Next, the filling material 1 was placed so as to cover the EL element.
103 is provided. This filler 1103 is used as the cover material 110.
1 also functions as an adhesive for bonding. Filling material 1
As 103, PVC (polyvinyl chloride), epoxy resin, silicon resin, PVB (polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant (not shown) inside the filler 1103 because the moisture absorbing effect can be maintained. At this time, the desiccant may be added to the filler, or may be enclosed in the filler.

【0150】また、本実施例ではカバー材1101とし
ては、ガラス、プラスチック、およびセラミックスから
なる材料を用いることができる。なお、充填材1103
の内部に予め酸化バリウム等の乾燥剤を添加しておくこ
とは有効である。
In this embodiment, as the cover material 1101, a material made of glass, plastic, and ceramics can be used. Note that the filler 1103
It is effective to add a desiccant, such as barium oxide, in advance in the inside.

【0151】次に、充填材1103を用いてカバー材1
101を接着した後、充填材1103の側面(露呈面)
を覆うようにフレーム材1102を取り付ける。フレー
ム材1102はシール材(接着剤として機能する)11
04によって接着される。このとき、シール材1104
としては、光硬化性樹脂を用いるのが好ましいが、EL
層の耐熱性が許せば熱硬化性樹脂を用いても良い。な
お、シール材1104はできるだけ水分や酸素を透過し
ない材料であることが望ましい。また、シール材110
4の内部に乾燥剤を添加してあっても良い。
Next, using the filler 1103, the cover 1
After bonding 101, the side surface (exposure surface) of filler 1103
Frame material 1102 is attached so as to cover. The frame material 1102 is a sealing material (functioning as an adhesive) 11
04. At this time, the sealing material 1104
It is preferable to use a photocurable resin as the
A thermosetting resin may be used if the heat resistance of the layer permits. Note that the sealant 1104 is preferably a material that does not transmit moisture or oxygen as much as possible. Also, the sealing material 110
A desiccant may be added to the inside of 4.

【0152】以上のような方式を用いてEL素子を充填
材1103に封入することにより、EL素子を外部から
完全に遮断することができ、外部から水分や酸素等のE
L層の酸化による劣化を促す物質が侵入することを防ぐ
ことができる。従って、信頼性の高いEL表示装置を作
製することができる。
By enclosing the EL element in the filler 1103 using the above-described method, the EL element can be completely shut off from the outside, and the EL element such as moisture and oxygen can be shut off from the outside.
It is possible to prevent a substance that promotes deterioration of the L layer due to oxidation from entering. Therefore, a highly reliable EL display device can be manufactured.

【0153】〔実施例2〕実施例1において、画素電極
上に有機樹脂を全面塗布した後、露光装置を用いてパタ
ーニングを行い、電極ホールおよび画素電極間の隙間に
有機樹脂で埋め込んだ保護部を形成した後、EL層を形
成する作製方法を示したが、露光工程が入るためにスル
ープットが悪いので本実施例では、画素電極上に有機樹
脂を全面塗布した後、パターニングを行わずにエッチバ
ック法を用いて平坦化を行い、電極ホール及び画素電極
間の隙間に埋め込まれた有機樹脂以外をエッチングする
方法を示す。
[Embodiment 2] In the embodiment 1, after the organic resin is applied on the entire surface of the pixel electrode, patterning is performed using an exposure device, and the protective portion is filled with the organic resin in the electrode hole and the gap between the pixel electrodes. After the formation of the EL layer, the manufacturing method of forming the EL layer was described. However, in this embodiment, since the exposure process was performed, the throughput was poor. A method of performing planarization using a back method and etching portions other than the organic resin embedded in the gap between the electrode hole and the pixel electrode will be described.

【0154】ここで本発明におけるEL表示装置の画素
部の断面構造を図13に示す。
Here, FIG. 13 shows a cross-sectional structure of a pixel portion of an EL display device according to the present invention.

【0155】図13(A)に示されるのは、画素電極1
040及び画素電極1040に電気的に接続される電流
制御用TFTである。電流制御用TFTは、基板101
1上に下地膜1012が形成された後、ソース領域10
31、ドレイン領域1032及びチャネル形成領域10
34を含む活性層、ゲート絶縁膜1018、ゲート電極
1035、第1層間絶縁膜1020、ソース配線103
6並びにドレイン配線1037を有して形成される。な
お、ゲート電極1035はシングルゲート構造となって
いるが、マルチゲート構造であっても良い。
FIG. 13A shows the pixel electrode 1.
040 and a current controlling TFT electrically connected to the pixel electrode 1040. The current control TFT is provided on the substrate 101.
After a base film 1012 is formed on the
31, drain region 1032 and channel formation region 10
34, an active layer including the gate insulating film 1018, a gate electrode 1035, a first interlayer insulating film 1020, a source wiring 103
6 and a drain wiring 1037. Note that the gate electrode 1035 has a single-gate structure, but may have a multi-gate structure.

【0156】次に、1038は第1パッシベーション膜
であり、膜厚は10nm〜1μm(好ましくは200〜
500nm)とすれば良い。材料としては、珪素を含む
絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好まし
い)を用いることができる。
Next, reference numeral 1038 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 1 μm).
500 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.

【0157】第1パッシベーション膜1038の上に
は、各TFTを覆うような形で第2層間絶縁膜(平坦化
膜と言っても良い)1039を形成し、TFTによって
できる段差の平坦化を行う。第2層間絶縁膜1039と
しては、有機樹脂膜が好ましく、ポリイミド、ポリアミ
ド、アクリル樹脂、シロキサンの高分子化合物を含む樹
脂を材料として用いると良い。勿論、十分な平坦化が可
能であれば、無機膜を用いても良い。
On the first passivation film 1038, a second interlayer insulating film (also referred to as a flattening film) 1039 is formed so as to cover each TFT, and a step formed by the TFT is flattened. . As the second interlayer insulating film 1039, an organic resin film is preferable, and a resin containing a high molecular compound of polyimide, polyamide, acrylic resin, or siloxane is preferably used as a material. Of course, if sufficient planarization is possible, an inorganic film may be used.

【0158】第2層間絶縁膜1039によってTFTに
よる段差を平坦化することは非常に重要である。後に形
成されるEL層は非常に薄いため、段差が存在すること
によって発光不良を起こす場合がある。従って、EL層
をできるだけ平坦面に形成しうるように画素電極を形成
する前に平坦化しておくことが望ましい。
It is very important that the step due to the TFT is flattened by the second interlayer insulating film 1039. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0159】また、1040は透明導電膜からなる画素
電極(EL素子の陽極に相当する)であり、第2層間絶
縁膜1039及び第1パッシベーション膜1038にコ
ンタクトホール(開孔)を開けた後、形成された開孔部
において電流制御用TFTのドレイン配線1037に接
続されるように形成される。
Reference numeral 1040 denotes a pixel electrode (corresponding to an anode of an EL element) made of a transparent conductive film. After a contact hole (opening) is formed in the second interlayer insulating film 1039 and the first passivation film 1038, The opening is formed so as to be connected to the drain wiring 1037 of the current controlling TFT.

【0160】本実施形態では、画素電極として酸化イン
ジウムと酸化スズの化合物からなる導電膜を用いる。ま
た、これに少量のガリウムを添加しても良い。さらに酸
化インジウムと酸化亜鉛との化合物を用いることもでき
る。
In the present embodiment, a conductive film made of a compound of indium oxide and tin oxide is used as a pixel electrode. Further, a small amount of gallium may be added thereto. Further, a compound of indium oxide and zinc oxide can be used.

【0161】次に、画素電極上に有機樹脂を材料とする
有機樹脂膜1041を形成する。有機樹脂としては、ポ
リアミド、ポリイミド、アクリル樹脂およびシロキサン
の高分子化合物を含む樹脂といった材料があり、これら
を使っても良いが、ここでは、アクリル樹脂であるアク
リル酸エステル樹脂、アクリル酸樹脂、メタクリル酸エ
ステル樹脂、メタクリル酸樹脂といった樹脂を用いてい
る。なお、シロキサンの高分子化合物を含む樹脂として
は、シクロテンがある。
Next, an organic resin film 1041 made of an organic resin is formed on the pixel electrode. As the organic resin, there are materials such as a resin containing a high molecular compound of polyamide, polyimide, acrylic resin, and siloxane, and these may be used. Here, an acrylic resin such as an acrylate resin, an acrylate resin, Resins such as acid ester resin and methacrylic acid resin are used. In addition, as a resin containing a high molecular compound of siloxane, there is cycloten.

【0162】また、ここでは画素電極上に有機樹脂を材
料とする有機樹脂膜を形成させているが、絶縁膜となり
うる絶縁体を用いても良い。
Although an organic resin film made of an organic resin is formed on the pixel electrode here, an insulator that can be an insulating film may be used.

【0163】絶縁体としては、酸化珪素や窒化酸化珪素
及び窒化珪素といった珪素を含む絶縁膜を用いると良
い。
[0163] As the insulator, an insulating film containing silicon such as silicon oxide, silicon nitride oxide, or silicon nitride is preferably used.

【0164】有機樹脂膜1041の膜厚(Dc)は、
0.1〜2μmが好ましいが、さらに好ましくは0.2
〜0.6μmとするのがよい。
The film thickness (Dc) of the organic resin film 1041 is
0.1 to 2 μm is preferred, and more preferably 0.2 to 2 μm.
The thickness is preferably set to 0.6 μm.

【0165】有機樹脂膜1041を成膜した後、有機樹
脂膜1041を全面エッチングしてDc=0となるとこ
ろでエッチングを終了させると、電極ホールに埋め込ま
れたアクリル樹脂が残り、保護部1041bが形成され
る。
After the organic resin film 1041 is formed, the entire surface of the organic resin film 1041 is etched and the etching is terminated when Dc = 0. When the acrylic resin embedded in the electrode hole remains, the protective portion 1041b is formed. Is done.

【0166】なお、エッチング方法としてはドライエッ
チングが好ましい。まず、真空チャンバー内にエッチン
グすべき有機樹脂材料に合わせたエッチングガスを導入
した後、電極に高周波電圧を印加してプラズマを発生さ
せ、プラズマ雰囲気でエッチングガスを分解させる。
Note that dry etching is preferable as the etching method. First, after introducing an etching gas corresponding to an organic resin material to be etched into a vacuum chamber, a high frequency voltage is applied to the electrodes to generate plasma, and the etching gas is decomposed in a plasma atmosphere.

【0167】プラズマ雰囲気で分解されたエッチングガ
ス中には、正イオン、負イオン、電子などの荷電粒子と
中性活性種がバラバラの状態で存在している。なお、こ
れらのエッチング種が、被エッチング材料に吸着される
と表面化学反応が生じてエッチング生成物が生成し、こ
のエッチング生成物が除去されると、エッチングがなさ
れる。
In the etching gas decomposed in the plasma atmosphere, charged particles such as positive ions, negative ions, and electrons and neutral active species are present in different states. When these etching species are adsorbed on the material to be etched, a surface chemical reaction occurs to generate an etching product, and when the etching product is removed, etching is performed.

【0168】また、保護膜の材料としてアクリル樹脂を
用いる場合、エッチングにおけるエッチングガスとして
酸素を主成分とするガスを用いることが望ましい。
When an acrylic resin is used as the material of the protective film, it is desirable to use a gas containing oxygen as a main component as an etching gas in the etching.

【0169】なお、本実施例では酸素を主成分とするエ
ッチングガスとして、酸素、ヘリウム及び四フッ化炭素
(CF4)からなるエッチングガスを用いている。ま
た、その他の材料として、六フッ化二炭素(C26)と
いったフッ化炭素系のガスを用いても良い。
In this embodiment, an etching gas containing oxygen, helium, and carbon tetrafluoride (CF 4 ) is used as an etching gas containing oxygen as a main component. Further, as another material, a fluorocarbon-based gas such as dicarbon hexafluoride (C 2 F 6 ) may be used.

【0170】なお、これらのエッチングガスにおいて
は、酸素が、エッチングガス全体の60%以上になるこ
とが望ましい。
In these etching gases, it is desirable that oxygen accounts for 60% or more of the whole etching gas.

【0171】本実施例に示すように画素電極上に有機樹
脂膜をスピンコート法を用いて成膜した後、これを全面
エッチングして、図13(B)に示すように電極ホール
1046に保護部1041bが形成されるように矢印の
方向にエッチングさせる。なお、ここで形成された保護
部1041bの露呈面及び画素電極1040の露呈面
は、図13(B)に示すように同一面内にある。
As shown in this embodiment, an organic resin film is formed on a pixel electrode by a spin coating method, and then this is entirely etched to be protected in an electrode hole 1046 as shown in FIG. Etching is performed in the direction of the arrow so that the portion 1041b is formed. Note that the exposed surface of the protection portion 1041b and the exposed surface of the pixel electrode 1040 formed here are in the same plane as shown in FIG.

【0172】なお、このときのエッチング時間は予めエ
ッチングレートを調べておき、保護部1041bを除く
画素電極1040上の有機樹脂膜がちょうど除去された
ところでエッチングが終了するようにする。これによ
り、画素電極1040の上面と保護部1041bの上面
が同一の平坦面になる。
Note that the etching rate at this time is determined in advance by checking the etching rate, and the etching is completed when the organic resin film on the pixel electrode 1040 except for the protection portion 1041b has just been removed. Accordingly, the upper surface of the pixel electrode 1040 and the upper surface of the protection unit 1041b become the same flat surface.

【0173】また、これらの有機樹脂を用いる際には、
粘度を10-3Pa・s〜10-1Pa・sとするとよい。
When using these organic resins,
The viscosity is preferably set to 10 −3 Pa · s to 10 −1 Pa · s.

【0174】保護部1041bを形成したら、図13
(C)に示すようにEL層1042を形成するためにE
L材料を溶媒に溶解させたものがスピンコート法により
成膜される。
After forming the protection portion 1041b, FIG.
In order to form the EL layer 1042 as shown in FIG.
A film obtained by dissolving the L material in a solvent is formed by spin coating.

【0175】EL層1042が形成されると、さらに陰
極1043及び保護電極1044が形成される。
After the EL layer 1042 is formed, a cathode 1043 and a protection electrode 1044 are further formed.

【0176】以上のようにして図13(C)に示す様な
構造とすることで、電極ホールの段差部分で、EL層1
042が切断された際に生じる画素電極1040と陰極
1043間での短絡の問題を解決することができる。
With the structure as shown in FIG. 13C as described above, the EL layer 1 is formed at the step of the electrode hole.
The problem of a short circuit between the pixel electrode 1040 and the cathode 1043 that occurs when the substrate 042 is disconnected can be solved.

【0177】なお、本実施例で示したように画素電極1
040上の保護部1041bが電極ホール1046と同
一の形状である場合の上面図を図13(D)に示す。
It should be noted that, as shown in this embodiment, the pixel electrode 1
FIG. 13D is a top view in the case where the protective portion 1041b on the 040 has the same shape as the electrode hole 1046.

【0178】また、本実施例の構成は、実施例1の構成
と自由に組み合わせることができる。
The configuration of the present embodiment can be freely combined with the configuration of the first embodiment.

【0179】〔実施例3〕実施例2では、エッチングに
より保護膜を形成させる方法、いわゆるエッチバック法
について説明したが、エッチバック法では、保護膜の膜
の種類によっては適さないことや平坦化できる領域が数
μmから数10μmであるといった制限があるので、化
学的機械研磨(CMP:Chemical Mechanical Polishin
g)を用いて保護部を形成することも可能である。そこ
で、本実施例も図13を用いて説明する。
[Embodiment 3] In the embodiment 2, a method of forming a protective film by etching, that is, a so-called etch-back method has been described. However, the etch-back method is not suitable depending on the type of the protective film, and is not flattened. Since there is a limitation that the area that can be formed is several μm to several tens of μm, chemical mechanical polishing (CMP) is performed.
It is also possible to form a protective part using g). Therefore, this embodiment will be described with reference to FIG.

【0180】本実施例においては、実施例2の図13
(A)で示したように有機樹脂膜1041をDc(>
0)の膜厚に成膜した後、有機樹脂膜1041に対して
対向する定盤上に張られた研磨パッドに一定圧力で押し
つけ、基板及び定盤をそれぞれ回転させながら研磨材
(スラリー)を流し、Dc=0になるまで研磨する、い
わゆるCMPを用いて保護部1041bを形成させる。
In the present embodiment, FIG.
As shown in (A), the organic resin film 1041 is changed to Dc (>
After the film is formed to a thickness of 0), the polishing material (slurry) is pressed against the organic resin film 1041 with a constant pressure against a polishing pad stretched on a surface plate facing the organic resin film 1041, while rotating the substrate and the surface plate. The protection portion 1041b is formed using so-called CMP, which is flowed and polished until Dc = 0.

【0181】CMPを行う上で使用するスラリーは、砥
粒と呼ばれる研磨粒子をpH調整した水溶液に分散させ
たものであり、被研磨膜により異なるスラリーを用いる
とよい。
The slurry used in performing CMP is obtained by dispersing abrasive particles called abrasive grains in an aqueous solution whose pH has been adjusted, and a different slurry may be used depending on the film to be polished.

【0182】本実施例では、被研磨膜としてアクリル樹
脂を用いているので、シリカ系スラリー(SiO2)や
セリア系スラリー(CeO2)およびフュームドシリカ
系スラリー(SiCl4)といったスラリーを用いるの
が好ましい。しかし、スラリーとしては、このほかにも
アルミナ系スラリー(Al23)やゼオライト系スラリ
ーがありこれらを用いても良い。
In this embodiment, since an acrylic resin is used as the film to be polished, slurries such as silica-based slurry (SiO 2 ), ceria-based slurry (CeO 2 ), and fumed silica-based slurry (SiCl 4 ) are used. Is preferred. However, other slurries include alumina-based slurries (Al 2 O 3 ) and zeolite-based slurries, and these may be used.

【0183】また、スラリー中の液と砥粒(シリカ粒
子)との間の電位(ゼータ電位)は、加工精度に影響す
るのでpH値を最適化することで調整する必要がある。
Further, the potential (zeta potential) between the liquid in the slurry and the abrasive grains (silica particles) affects the processing accuracy, so it is necessary to adjust the pH value by optimizing the pH value.

【0184】CMPを用いて研磨する際に、研磨の終了
点を見極めるのは困難である。もし研磨しすぎた場合に
は、画素電極まで研磨してしまうことになる。そこで、
加工速度が極端に遅い膜を形成してCMPのストッパー
としたり、予め実験によって、加工時間と加工速度の関
係を明らかにしておき、ある一定の加工時間がきたとこ
ろで、CMPを終了する手法を取ることで必要以上の研
磨を防ぐことができる。
When polishing using CMP, it is difficult to determine the end point of polishing. If it is polished too much, the pixel electrode will be polished. Therefore,
Forming a film with an extremely slow processing speed to be used as a stopper for CMP, or clarifying the relationship between processing time and processing speed through experiments beforehand, and taking a method of terminating CMP when a certain processing time comes This can prevent unnecessary polishing.

【0185】以上のように、CMPを用いることで被研
磨膜の膜厚や膜の種類によらずに保護部1041bを形
成させることができる。
As described above, by using CMP, the protection portion 1041b can be formed irrespective of the thickness and type of the film to be polished.

【0186】なお、本実施例の構成は、実施例1〜実施
例2の構成と自由に組み合わせることができる。
The structure of this embodiment can be freely combined with the structures of Embodiments 1 and 2.

【0187】〔実施例4〕本実施例では本発明をパッシ
ブ型(単純マトリクス型)のEL表示装置に用いた場合
について図14を用いて説明する。図14において、1
301はプラスチックからなる基板、1306は透明導
電膜からなる陽極である。なお、基板1301は、ガラ
ス、石英といった材料でできていても良い。
[Embodiment 4] In this embodiment, the case where the present invention is applied to a passive type (simple matrix type) EL display device will be described with reference to FIG. In FIG. 14, 1
Reference numeral 301 denotes a substrate made of plastic, and 1306 denotes an anode made of a transparent conductive film. Note that the substrate 1301 may be made of a material such as glass or quartz.

【0188】本実施例では、透明導電膜として酸化イン
ジウムと酸化亜鉛との化合物を蒸着法により形成する。
なお、図14では図示されていないが、複数本の陽極が
紙面に垂直な方向へストライプ状に配列されている。
In this embodiment, a compound of indium oxide and zinc oxide is formed as a transparent conductive film by an evaporation method.
Although not shown in FIG. 14, a plurality of anodes are arranged in stripes in a direction perpendicular to the plane of the drawing.

【0189】また、ストライプ状に配列された陽極13
02の間を埋めるように本発明の保護部1303が形成
される。保護部1303は陽極1302に沿って紙面に
垂直な方向に形成されている。なお、本実施例における
保護部1303の形成には、実施例1〜3に示した方法
により同様の材料を用いて形成すればよい。
The anodes 13 arranged in a stripe pattern
The protection section 1303 of the present invention is formed so as to fill the space between the two. The protection part 1303 is formed along the anode 1302 in a direction perpendicular to the paper surface. Note that the protection portion 1303 in this embodiment may be formed by using the same material by the method described in the first to third embodiments.

【0190】次に、高分子系有機EL材料からなるEL
層1304が形成される。用いる有機EL材料は実施例
1と同様のものを用いれば良い。これらのEL層は保護
膜1302によって形成された溝に沿って形成されるた
め、紙面に垂直な方向にストライプ状に配列される。
Next, an EL made of a polymer organic EL material is used.
A layer 1304 is formed. The same organic EL material as that used in the first embodiment may be used. Since these EL layers are formed along the grooves formed by the protective film 1302, they are arranged in a stripe shape in a direction perpendicular to the paper surface.

【0191】その後、図14では図示されていないが、
複数本の陰極及び保護電極が紙面に平行な方向が長手方
向となり、且つ、陽極1302と直交するようにストラ
イプ状に配列されている。なお、本実施例では、陰極1
305は、MgAgからなり、保護電極1306はアル
ミニウム合金膜からなり、それぞれ蒸着法により形成さ
れる。また、図示されないが保護電極1306は所定の
電圧が加えられるように、後にFPCが取り付けられる
部分まで配線が引き出されている。
Thereafter, although not shown in FIG. 14,
A plurality of cathodes and protective electrodes are arranged in a stripe shape such that a direction parallel to the paper surface is a longitudinal direction and is orthogonal to the anode 1302. In this embodiment, the cathode 1
Reference numeral 305 is made of MgAg, and the protection electrode 1306 is made of an aluminum alloy film, each of which is formed by an evaporation method. In addition, although not shown, wiring is drawn out to a portion where an FPC is attached later so that a predetermined voltage is applied to the protection electrode 1306.

【0192】また、ここでは図示していないが保護電極
1306を形成したら、パッシベーション膜として窒化
珪素膜を設けても良い。
Although not shown here, after forming the protection electrode 1306, a silicon nitride film may be provided as a passivation film.

【0193】以上のようにして基板1301上にEL素
子を形成する。なお、本実施例では下側の電極が透光性
の陽極となっているため、EL層1304a〜1304c
で発生した光は下面(基板1301)に放射される。し
かしながら、EL素子の構造を反対にし、下側の電極を
遮光性の陰極とすることもできる。その場合、EL層で
発生した光は上面(基板1301とは反対側)に放射さ
れることになる。
[0193] As described above, an EL element is formed over the substrate 1301. In this embodiment, since the lower electrode is a light-transmitting anode, the EL layers 1304a to 1304c
Is emitted to the lower surface (substrate 1301). However, the structure of the EL element can be reversed, and the lower electrode can be a light-shielding cathode. In that case, light generated in the EL layer is emitted to the upper surface (the side opposite to the substrate 1301).

【0194】次に、カバー材1307としてセラミック
ス基板を用意する。本実施例の構造では遮光性で良いの
でセラミックス基板を用いたが、勿論、前述のようにE
L素子の構造を反対にした場合、カバー材は透光性のほ
うが良いので、プラスチックやガラスからなる基板を用
いるとよい。
Next, a ceramic substrate is prepared as a cover material 1307. In the structure of the present embodiment, a ceramic substrate was used because of its good light-shielding properties.
When the structure of the L element is reversed, the cover material is preferably light-transmitting, so that a substrate made of plastic or glass may be used.

【0195】こうしてカバー材1307を用意したら、
乾燥剤(図示せず)として酸化バリウムを添加した充填
材1308によりカバー材1307を貼り合わせる。そ
の後、紫外線硬化樹脂からなるシール材1309を用い
てフレーム材1310を取り付ける。本実施例ではフレ
ーム材1310としてステンレス材を用いる。最後に異
方導電性フィルム1311を介してFPC1312を取
り付けてパッシブ型のEL表示装置が完成する。
After preparing the cover material 1307 in this way,
A cover material 1307 is attached to the base material 1308 to which barium oxide is added as a desiccant (not shown). After that, the frame member 1310 is attached using the sealing member 1309 made of an ultraviolet curable resin. In this embodiment, a stainless steel material is used as the frame material 1310. Finally, an FPC 1312 is attached via an anisotropic conductive film 1311 to complete a passive EL display device.

【0196】なお、本実施例の構成は、実施例1〜実施
例3のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any of the structures of the first to third embodiments.

【0197】〔実施例5〕本発明を実施してアクティブ
マトリクス型のEL表示装置を作製する際に、基板とし
てシリコン基板(シリコンウェハー)を用いることは有
効である。基板としてシリコン基板を用いた場合、画素
部に形成するスイッチング素子や電流制御用素子または
駆動回路部に形成する駆動用素子を、従来のICやLS
Iなどに用いられているMOSFETの作製技術を用い
て作製することができる。
[Embodiment 5] When an active matrix type EL display device is manufactured by implementing the present invention, it is effective to use a silicon substrate (silicon wafer) as a substrate. When a silicon substrate is used as a substrate, a switching element or a current control element formed in a pixel portion or a drive element formed in a drive circuit portion is replaced with a conventional IC or LS.
It can be manufactured by using a MOSFET manufacturing technique used for I.

【0198】MOSFETはICやLSIで実績がある
ように非常にばらつきの小さい回路を形成することが可
能であり、特に電流値で階調表現を行うアナログ駆動の
アクティブマトリクス型EL表示装置には有効である。
The MOSFET can form a circuit with a very small variation as is proven in ICs and LSIs, and is particularly effective for an analog-driven active matrix EL display device that performs grayscale expression with a current value. It is.

【0199】なお、シリコン基板は遮光性であるので、
EL層からの光は基板とは反対側に放射されるような構
造とする必要がある。本実施例のEL表示装置は構造的
には図12と似ているが、画素部602、駆動回路部6
03を形成するTFTの代わりにMOSFETを用いる
点で異なる。
Since the silicon substrate is light-shielding,
It is necessary to have a structure in which light from the EL layer is emitted to the side opposite to the substrate. The EL display device of this embodiment is similar in structure to FIG.
The difference is that a MOSFET is used in place of the TFT forming the pixel 03.

【0200】なお、本実施例の構成は、実施例1〜実施
例4のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any of the structures of Embodiments 1 to 4.

【0201】〔実施例6〕本発明を実施して形成された
EL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広
い。従って、様々な電気器具の表示部として用いること
ができる。例えば、TV放送等を大画面で鑑賞するには
対角30インチ以上(典型的には40インチ以上)のE
Lディスプレイ(EL表示装置を筐体に組み込んだディ
スプレイ)の表示部として本発明のEL表示装置を用い
るとよい。
[Embodiment 6] An EL display device formed according to the present invention is of a self-luminous type, so that it has better visibility in a bright place than a liquid crystal display device, and has a wide viewing angle. Therefore, it can be used as a display portion of various electric appliances. For example, to watch a TV broadcast or the like on a large screen, an E of 30 inches or more (typically, 40 inches or more) of diagonal is used.
The EL display device of the present invention may be used as a display unit of an L display (a display in which an EL display device is incorporated in a housing).

【0202】なお、ELディスプレイには、パソコン用
ディスプレイ、TV放送受信用ディスプレイ、広告表示
用ディスプレイ等の全ての情報表示用ディスプレイが含
まれる。また、その他にも様々な電気器具の表示部とし
て本発明のEL表示装置を用いることができる。
The EL display includes all displays for displaying information such as a display for a personal computer, a display for receiving a TV broadcast, and a display for displaying an advertisement. In addition, the EL display device of the present invention can be used as a display portion of various electric appliances.

【0203】その様な本発明の電気器具としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはデジタルビデオディスク(D
VD)等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、EL表示装置を用いることが望ま
しい。それら電気器具の具体例を図15、図16に示
す。
[0203] Such electric appliances of the present invention include a video camera, a digital camera, a goggle-type display (head-mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook personal computer, and a game. Devices, personal digital assistants (mobile computers, mobile phones,
An image reproducing apparatus provided with a recording medium (specifically, a digital video disc (D
VD) and the like, which reproduces a recording medium and has a display capable of displaying the image. In particular, for a portable information terminal that is often viewed from an oblique direction, it is important to use an EL display device because a wide viewing angle is regarded as important. Specific examples of these electric appliances are shown in FIGS.

【0204】図15(A)はELディスプレイであり、
筐体2001、支持台2002、表示部2003等を含
む。本発明は表示部2003に用いることができる。E
Lディスプレイは自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
FIG. 15A shows an EL display.
A housing 2001, a support base 2002, a display portion 2003, and the like are included. The present invention can be used for the display portion 2003. E
Since the L display is a self-luminous type, it does not require a backlight and can be a display portion thinner than a liquid crystal display.

【0205】図15(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置は表示部2102に
用いることができる。
FIG. 15B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The EL display device of the present invention can be used for the display portion 2102.

【0206】図15(C)は頭部取り付け型のELディ
スプレイの一部(右片側)であり、本体2201、信号
ケーブル2202、頭部固定バンド2203、表示部2
204、光学系2205、EL表示装置2206等を含
む。本発明はEL表示装置2206に用いることができ
る。
FIG. 15C shows a part (one side on the right) of a head-mounted EL display, which includes a main body 2201, a signal cable 2202, a head-fixing band 2203, and a display unit 2.
204, an optical system 2205, an EL display device 2206, and the like. The present invention can be used for the EL display device 2206.

【0207】図15(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(DVD等)2302、操作スイッチ23
03、表示部(a)2304、表示部(b)2305等
を含む。表示部(a)は主として画像情報を表示し、表
示部(b)は主として文字情報を表示するが、本発明の
EL表示装置はこれら表示部(a)、(b)に用いるこ
とができる。なお、記録媒体を備えた画像再生装置には
家庭用ゲーム機器なども含まれる。
FIG. 15D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (DVD or the like) 2302, operation switch 23
03, a display unit (a) 2304, a display unit (b) 2305, and the like. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The EL display device of the present invention can be used for these display units (a) and (b). Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0208】図15(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、カメラ部2402、受像
部2403、操作スイッチ2404、表示部2405等
を含む。本発明のEL表示装置は表示部2405に用い
ることができる。
FIG. 15E shows a portable (mobile) computer, which includes a main body 2401, a camera section 2402, an image receiving section 2403, operation switches 2404, a display section 2405, and the like. The EL display device of the present invention can be used for the display portion 2405.

【0209】図15(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示部2503、
キーボード2504等を含む。本発明のEL表示装置は
表示部2503に用いることができる。
[0209] FIG. 15F illustrates a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503,
A keyboard 2504 and the like are included. The EL display device of the present invention can be used for the display portion 2503.

【0210】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material becomes higher in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front-type or rear-type projector.

【0211】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、EL表示装置は動画表示に好まし
いが、画素間の輪郭がぼやけてしまっては動画全体もぼ
けてしまう。従って、画素間の輪郭を明瞭にするという
本発明のEL表示装置を電子装置の表示部として用いる
ことは極めて有効である。
[0211] Also, the above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the EL display device is preferable for displaying a moving image. However, if the outline between pixels is blurred, the entire moving image is also blurred. Therefore, it is extremely effective to use the EL display device of the present invention for clearing the outline between pixels as a display portion of an electronic device.

【0212】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話や音響再生装置のような文字情報を主
とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように
駆動することが望ましい。
[0212] In the EL display device, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when an EL display device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a sound reproducing device, the character information is formed by a light emitting portion with a non-light emitting portion as a background. It is desirable to drive.

【0213】ここで図16(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
FIG. 16A shows a portable telephone, which includes a main body 2601, an audio output unit 2602, and an audio input unit 260.
3, including a display unit 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention has a display section 260.
4 can be used. Note that the display portion 2604 can display power of the mobile phone by displaying white characters on a black background.

【0214】また、図16(B)は音響再生装置、具体
的にはカーオーディオであり、本体2701、表示部2
702、操作スイッチ2703、2704を含む。本発
明のEL表示装置は表示部2702に用いることができ
る。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表
示部2704は黒色の背景に白色の文字を表示すること
で消費電力を抑えられる。これは携帯型の音響再生装置
において特に有効である。
FIG. 16B shows an audio reproducing apparatus, specifically, a car audio system.
702, and operation switches 2703 and 2704. The EL display device of the present invention can be used for the display portion 2702. In this embodiment, the in-vehicle audio is shown, but the present invention may be applied to a portable or home-use audio reproducing apparatus. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing device.

【0215】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜5に示した
いずれの構成のEL表示装置を用いても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electric appliances in various fields. In addition, the electric appliance of this embodiment may use the EL display device having any of the configurations shown in the first to fifth embodiments.

【0216】〔実施例7〕本発明を用いて作製するEL
素子において、三重項励起子からの燐光を発光に利用で
きるEL材料を用いることも可能である。燐光を発光に
利用できるEL材料を用いた発光装置は、外部発光量子
効率を飛躍的に向上させることができる。これにより、
EL素子の低消費電力化、長寿命化、および軽量化が可
能になる。
[Embodiment 7] EL manufactured using the present invention
In the device, an EL material that can use phosphorescence from triplet excitons for light emission can be used. A light-emitting device using an EL material capable of utilizing phosphorescence for light emission can dramatically improve external light-emitting quantum efficiency. This allows
The power consumption, the life, and the weight of the EL element can be reduced.

【0217】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
Here, a report is shown in which the triplet exciton is used to improve the external emission quantum efficiency. (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K. Honda,
(Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

【0218】上記の論文により報告されたEL材料(ク
マリン色素)の構造式を以下に示す。
The structural formula of the EL material (coumarin dye) reported in the above article is shown below.

【0219】[0219]

【化6】 Embedded image

【0220】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Nature
395 (1998) p.151.)

【0221】上記の論文により報告されたEL材料(P
t錯体)の構造式を以下に示す。
The EL materials (P
The structural formula of (t complex) is shown below.

【0222】[0222]

【化7】 Embedded image

【0223】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

【0224】上記の論文により報告されたEL材料(I
r錯体)の構造式を以下に示す。
The EL materials (I
The structural formula of (r complex) is shown below.

【0225】[0225]

【化8】 Embedded image

【0226】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。
As described above, if the phosphorescence emission from the triplet exciton can be used, it is possible in principle to realize an external emission quantum efficiency three to four times higher than the case where the fluorescence emission from the singlet exciton is used. .

【0227】なお、本実施例の構成は、実施例1〜実施
例6のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any of the structures of Embodiments 1 to 6.

【0228】[0228]

【発明の効果】本発明を実施することで、有機EL材料
を成膜する際に生じる電極ホールの成膜不良を改善する
ことができる。また、本発明においては、様々な方法及
び形状で電極ホールを保護部で埋め込む方法を示してい
るので、条件や用途に応じて成膜する事が可能であり、
陰極と陽極の間の短絡によるEL層の発光不良を防ぐこ
とができる。
According to the present invention, it is possible to improve a film formation defect of an electrode hole which occurs when forming an organic EL material. Further, in the present invention, since the method of filling the electrode hole with the protective portion by various methods and shapes is shown, it is possible to form a film according to conditions and applications,
Light emission failure of the EL layer due to a short circuit between the cathode and the anode can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 画素部の断面構造を示す図。FIG. 1 is a diagram showing a cross-sectional structure of a pixel portion.

【図2】 画素部の断面構造を示す図。FIG. 2 illustrates a cross-sectional structure of a pixel portion.

【図3】 画素部の上面構造及び構成を示す図。FIG. 3 is a diagram showing a top structure and a configuration of a pixel portion.

【図4】 画素部の断面構造を示す図。FIG. 4 is a diagram showing a cross-sectional structure of a pixel portion.

【図5】 画素部の断面構造を示す図。FIG. 5 illustrates a cross-sectional structure of a pixel portion.

【図6】 EL表示装置の作製工程を示す図。FIG. 6 illustrates a manufacturing process of an EL display device.

【図7】 EL表示装置の作製工程を示す図。FIG. 7 illustrates a manufacturing process of an EL display device.

【図8】 EL表示装置の作製工程を示す図。FIG. 8 illustrates a manufacturing process of an EL display device.

【図9】 サンプリング回路の素子構造を示す図。FIG. 9 illustrates an element structure of a sampling circuit.

【図10】 EL表示装置の外観を示す図。FIG. 10 illustrates an appearance of an EL display device.

【図11】 EL表示装置の回路ブロック構成を示す
図。
FIG. 11 is a diagram showing a circuit block configuration of an EL display device.

【図12】 アクティブマトリクス型のEL表示装置の
断面構造を示す図。
FIG. 12 illustrates a cross-sectional structure of an active matrix EL display device.

【図13】 画素部の断面構造を示す図。FIG. 13 illustrates a cross-sectional structure of a pixel portion.

【図14】 パッシブ型のEL表示装置の断面構造を示
す図。
FIG. 14 illustrates a cross-sectional structure of a passive-type EL display device.

【図15】 電気器具の具体例を示す図。FIG. 15 illustrates a specific example of an electric appliance.

【図16】 電気器具の具体例を示す図。FIG. 16 illustrates a specific example of an electric appliance.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/10 H05B 33/26 Z 33/14 H01L 29/78 612Z 33/26 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/10 H05B 33/26 Z 33/14 H01L 29/78 612Z 33/26

Claims (34)

【特許請求の範囲】[Claims] 【請求項1】TFT並びに前記TFTに電気的に接続さ
れた画素電極、前記画素電極上に形成されるEL層及び
前記EL層上に形成される陰極からなるEL素子を有す
る自発光装置において、電極ホールに絶縁体からなる保
護部が設けられていることを特徴とする自発光装置。
1. A self-luminous device comprising a TFT, a pixel electrode electrically connected to the TFT, an EL layer formed on the pixel electrode, and an EL element including a cathode formed on the EL layer. A self-luminous device, wherein a protective portion made of an insulator is provided in an electrode hole.
【請求項2】TFT並びに前記TFTに電気的に接続さ
れた画素電極、前記画素電極上に形成されるEL層及び
前記EL層上に形成される陰極からなるEL素子を有す
る自発光装置において、電極ホールに設けられた保護部
が前記画素電極と前記EL層に挟まれていることを特徴
とする自発光装置。
2. A self-luminous device comprising: a TFT; a pixel electrode electrically connected to the TFT; an EL layer formed on the pixel electrode; and an EL element including a cathode formed on the EL layer. A self-luminous device, wherein a protective portion provided in an electrode hole is sandwiched between the pixel electrode and the EL layer.
【請求項3】TFT並びに前記TFTに電気的に接続さ
れた画素電極、前記画素電極上に形成されるEL層及び
前記EL層上に形成される陰極からなるEL素子を有す
る自発光装置において、電極ホールに形成された保護部
が絶縁体からなり、前記画素電極及び前記保護部の表面
に前記EL層が形成されている構造を特徴とする自発光
装置。
3. A self-luminous device comprising: a TFT; a pixel electrode electrically connected to the TFT; an EL layer formed on the pixel electrode; and an EL element including a cathode formed on the EL layer. A self-luminous device having a structure in which a protection portion formed in an electrode hole is made of an insulator, and the EL layer is formed on surfaces of the pixel electrode and the protection portion.
【請求項4】TFT並びに前記TFTに電気的に接続さ
れた画素電極、前記画素電極上に形成されるEL層及び
前記EL層上に形成される陰極からなるEL素子を有す
る自発光装置において、前記EL層及び保護部が前記画
素電極と前記陰極の間に挟まれる構造を有することを特
徴とする自発光装置。
4. A self-luminous device comprising: a TFT; a pixel electrode electrically connected to the TFT; an EL layer formed on the pixel electrode; and an EL element including a cathode formed on the EL layer. A self-luminous device having a structure in which the EL layer and the protection unit are sandwiched between the pixel electrode and the cathode.
【請求項5】TFT並びに前記TFTに電気的に接続さ
れた画素電極、前記画素電極上に形成されるEL層及び
前記EL層上に形成される陰極からなるEL素子を有す
る自発光装置において、前記画素電極は画素部に複数形
成されており、前記画素電極の隙間に保護部が形成され
たことを特徴とする自発光装置。
5. A self-luminous device comprising a TFT, a pixel electrode electrically connected to the TFT, an EL layer formed on the pixel electrode, and an EL element including a cathode formed on the EL layer. A plurality of the pixel electrodes are formed in a pixel portion, and a protection portion is formed in a gap between the pixel electrodes.
【請求項6】請求項1乃至請求項5のいずれか一におい
て、前記画素電極及び前記保護部の表面が同一に平坦化
されている構造を特徴とする自発光装置。
6. The self-luminous device according to claim 1, wherein the surface of the pixel electrode and the surface of the protection unit are uniformly flattened.
【請求項7】請求項1乃至請求項6のいずれか一に記載
の自発光装置を表示部もしくは光源として用いることを
特徴とする電気器具。
7. An electric appliance using the self-luminous device according to any one of claims 1 to 6 as a display unit or a light source.
【請求項8】基板上にTFT並びに前記TFTに電気的
に接続された画素電極を作製し、前記画素電極上に絶縁
膜を成膜し、前記絶縁膜を選択的にエッチングすること
により保護部を形成することを特徴とする自発光装置の
作製方法。
8. A protection section by forming a TFT on a substrate and a pixel electrode electrically connected to the TFT, forming an insulating film on the pixel electrode, and selectively etching the insulating film. Forming a self-luminous device.
【請求項9】基板上にTFT並びに前記TFTに電気的
に接続された画素電極を作製し、前記画素電極上に有機
樹脂膜を成膜し、前記有機樹脂膜を選択的にエッチング
することにより保護部を形成することを特徴とする自発
光装置の作製方法。
9. A method in which a TFT and a pixel electrode electrically connected to the TFT are formed on a substrate, an organic resin film is formed on the pixel electrode, and the organic resin film is selectively etched. A method for manufacturing a self-luminous device, comprising forming a protective portion.
【請求項10】基板上にTFT並びに前記TFTに電気
的に接続された画素電極を作製し、前記画素電極上に有
機樹脂膜を成膜し、前記有機樹脂膜を選択的にエッチン
グすることにより電極ホールおよび画素電極の隙間に保
護部を形成することを特徴とする自発光装置の作製方
法。
10. A method of manufacturing a TFT and a pixel electrode electrically connected to the TFT on a substrate, forming an organic resin film on the pixel electrode, and selectively etching the organic resin film. A method for manufacturing a self-luminous device, comprising forming a protective portion in a gap between an electrode hole and a pixel electrode.
【請求項11】基板上に第一の電極を少なくとも二つ有
し、前記第一の電極間に隙間を有し、前記第一の電極間
の隙間に形成される絶縁膜と、前記第一の電極、及び前
記絶縁膜上に形成されるEL層と、前記EL層上に形成
される第二の電極とを有する自発光装置であって、 前記第二の電極は、前記EL層を介して前記第一の電極
の反対側に形成されることを特徴とする自発光装置。
11. An insulating film having at least two first electrodes on a substrate, having a gap between the first electrodes, and an insulating film formed in a gap between the first electrodes; And an EL layer formed on the insulating film, and a second electrode formed on the EL layer, wherein the second electrode is provided through the EL layer. A self-luminous device formed on the opposite side of the first electrode.
【請求項12】請求項11において、前記第一の電極は
陽極であり、前記第二の電極は陰極であることを特徴と
する自発光装置。
12. The self-luminous device according to claim 11, wherein said first electrode is an anode and said second electrode is a cathode.
【請求項13】請求項11において、前記自発光装置
は、パッシブマトリクス型であることを特徴とする自発
光装置。
13. The self-luminous device according to claim 11, wherein said self-luminous device is of a passive matrix type.
【請求項14】請求項11において、前記EL層は、有
機EL材料からなることを特徴とする自発光装置。
14. The self-luminous device according to claim 11, wherein said EL layer is made of an organic EL material.
【請求項15】スイッチング素子と、前記スイッチング
素子上に形成される層間絶縁膜と、前記層間絶縁膜に開
孔されるコンタクトホールと、前記層間絶縁膜上に形成
される画素電極と、前記画素電極上に形成される絶縁膜
と、前記画素電極、及び前記絶縁膜上に形成されるEL
層と、前記EL層上に形成される第二の電極とを有する
自発光装置であって、 前記コンタクトホールを通じて、前記画素電極と前記ス
イッチング素子とが電気的に接続され、前記コンタクト
ホールにおいて、前記画素電極上に前記絶縁膜が形成さ
れることを特徴とする自発光装置。
15. A switching element, an interlayer insulating film formed on the switching element, a contact hole opened in the interlayer insulating film, a pixel electrode formed on the interlayer insulating film, and An insulating film formed on an electrode, the pixel electrode, and an EL formed on the insulating film
A self-luminous device having a layer and a second electrode formed on the EL layer, wherein the pixel electrode and the switching element are electrically connected through the contact hole; The self-luminous device, wherein the insulating film is formed on the pixel electrode.
【請求項16】請求項15において、前記スイッチング
素子は、薄膜トランジスタからなることを特徴とする自
発光装置。
16. The self-luminous device according to claim 15, wherein said switching element comprises a thin film transistor.
【請求項17】請求項15において、前記スイッチング
素子は、シリコン基板上に形成されることを特徴とする
自発光装置。
17. The self-luminous device according to claim 15, wherein said switching element is formed on a silicon substrate.
【請求項18】請求項15において、前記画素電極は陽
極であり、前記第二の電極は陰極であることを特徴とす
る自発光装置。
18. A self-luminous device according to claim 15, wherein said pixel electrode is an anode, and said second electrode is a cathode.
【請求項19】請求項15において、前記画素電極は陰
極であり、前記第二の電極は陽極であることを特徴とす
る自発光装置。
19. The self-luminous device according to claim 15, wherein said pixel electrode is a cathode and said second electrode is an anode.
【請求項20】請求項15において、前記EL層は、少
なくとも一種類の有機EL層からなることを特徴とする
自発光装置。
20. The self-luminous device according to claim 15, wherein said EL layer comprises at least one kind of organic EL layer.
【請求項21】請求項15において、前記絶縁層の前記
表面は、前記画素電極と同一平面上にあることを特徴と
する自発光装置。
21. The self-luminous device according to claim 15, wherein the surface of the insulating layer is on the same plane as the pixel electrode.
【請求項22】第一のスイッチング素子と、第二のスイ
ッチング素子と、前記第一のスイッチング素子と前記第
二のスイッチング素子上に形成される層間絶縁膜と、前
記層間絶縁膜上に形成される第一の画素電極、及び第二
の画素電極と、前記第一の画素電極と前記第二の画素電
極間の隙間に形成される絶縁膜と、前記第一の画素電
極、前記第二の画素電極、及び前記絶縁膜上に形成され
るEL層と、前記EL層上に形成される第三の電極を有
する自発光装置であって、 前記第一の画素電極と前記第二の画素電極は、前記第一
のスイッチング素子と前記第二のスイッチング素子と、
それぞれ電気的に接続され、前記第三の電極は、前記E
L層を介して前記第一の画素電極、及び前記第二の画素
電極の反対側に形成されることを特徴とする自発光装
置。
22. A first switching element, a second switching element, an interlayer insulating film formed on the first switching element and the second switching element, and formed on the interlayer insulating film. A first pixel electrode, a second pixel electrode, an insulating film formed in a gap between the first pixel electrode and the second pixel electrode, the first pixel electrode, the second A self-luminous device including a pixel electrode, an EL layer formed on the insulating film, and a third electrode formed on the EL layer, wherein the first pixel electrode and the second pixel electrode Is the first switching element and the second switching element,
Respectively, and the third electrode is connected to the E
A self-luminous device formed on the opposite side of the first pixel electrode and the second pixel electrode via an L layer.
【請求項23】請求項22において、前記スイッチング
素子は、薄膜トランジスタからなることを特徴とする自
発光装置。
23. A self-luminous device according to claim 22, wherein said switching element comprises a thin film transistor.
【請求項24】請求項22において、前記スイッチング
素子は、シリコン基板上に形成されることを特徴とする
自発光装置。
24. The self-luminous device according to claim 22, wherein said switching element is formed on a silicon substrate.
【請求項25】請求項22において、前記画素電極は陽
極であり、前記第三の電極は陰極であることを特徴とす
る自発光装置。
25. A self-luminous device according to claim 22, wherein said pixel electrode is an anode, and said third electrode is a cathode.
【請求項26】請求項22において、前記第一と第二の
画素電極は、それぞれ陰極であり、前記第三の電極は陽
極であることを特徴とする自発光装置。
26. A self-luminous device according to claim 22, wherein said first and second pixel electrodes are each a cathode, and said third electrode is an anode.
【請求項27】請求項22において、前記EL層は、少
なくとも一種類の有機EL層からなることを特徴とする
自発光装置。
27. A self-luminous device according to claim 22, wherein said EL layer comprises at least one kind of organic EL layer.
【請求項28】請求項22において、前記絶縁層の前記
表面は、前記画素電極と同一平面上にあることを特徴と
する自発光装置。
28. A self-luminous device according to claim 22, wherein said surface of said insulating layer is flush with said pixel electrode.
【請求項29】請求項11に記載の自発光装置を用いた
ことを特徴とする電気器具。
29. An electric appliance using the self-luminous device according to claim 11.
【請求項30】請求項15に記載の自発光装置を用いた
ことを特徴とする電気器具。
30. An electric appliance using the self-luminous device according to claim 15.
【請求項31】請求項22に記載の自発光装置を用いた
ことを特徴とする電気器具。
31. An electric appliance using the self-luminous device according to claim 22.
【請求項32】請求項29において、前記電気器具はビ
デオカメラ、頭部取り付け型のELディスプレイ、画像
再生装置、携帯型コンピュータ、パーソナルコンピュー
タ、携帯電話、および音響再生装置を含むことを特徴と
する電気器具。
32. The electronic device according to claim 29, wherein the electric appliance includes a video camera, a head-mounted EL display, an image reproducing device, a portable computer, a personal computer, a portable telephone, and a sound reproducing device. Electrical appliances.
【請求項33】請求項30において、前記電気器具はビ
デオカメラ、頭部取り付け型のELディスプレイ、画像
再生装置、携帯型コンピュータ、パーソナルコンピュー
タ、携帯電話、および音響再生装置を含むことを特徴と
する電気器具。
33. The electronic apparatus according to claim 30, wherein the electric appliance includes a video camera, a head-mounted EL display, an image reproducing device, a portable computer, a personal computer, a mobile phone, and a sound reproducing device. Electrical appliances.
【請求項34】請求項31において、前記電気器具はビ
デオカメラ、頭部取り付け型のELディスプレイ、画像
再生装置、携帯型コンピュータ、パーソナルコンピュー
タ、携帯電話、および音響再生装置を含むことを特徴と
する電気器具。
34. The apparatus according to claim 31, wherein the electric appliance includes a video camera, a head-mounted EL display, an image reproducing device, a portable computer, a personal computer, a mobile phone, and a sound reproducing device. Electrical appliances.
JP2001047201A 2000-02-22 2001-02-22 Self-luminous device and manufacturing method thereof Expired - Lifetime JP4831873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047201A JP4831873B2 (en) 2000-02-22 2001-02-22 Self-luminous device and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000045256 2000-02-22
JP2000-45256 2000-02-22
JP2000045256 2000-02-22
JP2001047201A JP4831873B2 (en) 2000-02-22 2001-02-22 Self-luminous device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011101384A Division JP4987140B2 (en) 2000-02-22 2011-04-28 Method for manufacturing self-luminous device

Publications (3)

Publication Number Publication Date
JP2001312223A true JP2001312223A (en) 2001-11-09
JP2001312223A5 JP2001312223A5 (en) 2008-03-27
JP4831873B2 JP4831873B2 (en) 2011-12-07

Family

ID=26585877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047201A Expired - Lifetime JP4831873B2 (en) 2000-02-22 2001-02-22 Self-luminous device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4831873B2 (en)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091246A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electroluminescent display panel and method of manufacturing the same
JP2005100979A (en) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
JP2005150097A (en) * 2003-10-20 2005-06-09 Semiconductor Energy Lab Co Ltd Light emitting device and method for manufacturing light emitting device
JP2005150094A (en) * 2003-10-21 2005-06-09 Semiconductor Energy Lab Co Ltd Light emitting device
JP2005158672A (en) * 2003-11-26 2005-06-16 Samsung Sdi Co Ltd Flat panel display
JP2005340802A (en) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device and display device
KR100590253B1 (en) 2004-11-10 2006-06-19 삼성에스디아이 주식회사 Organic electroluminescent device and manufacturing method thereof
KR100611147B1 (en) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 Organic light emitting display device
WO2006092943A1 (en) * 2005-03-02 2006-09-08 Konica Minolta Holdings, Inc. Organic electroluminescent device, display and illuminating device
JP2006302860A (en) * 2005-03-23 2006-11-02 Mitsubishi Electric Corp EL device and manufacturing method thereof
CN1329997C (en) * 2002-04-15 2007-08-01 三星Sdi株式会社 Panel display with black matrix and mfg. method thereof
US7294517B2 (en) 2001-06-18 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of fabricating the same
KR100850879B1 (en) * 2002-05-15 2008-08-07 엘지이노텍 주식회사 Antenna switch using low temperature co-fired ceramic
US7692197B2 (en) 2003-11-22 2010-04-06 Samsung Mobile Display Co., Ltd. Active matrix organic light emitting display (OLED) and method of fabrication
JP2010109394A (en) * 2002-01-24 2010-05-13 Semiconductor Energy Lab Co Ltd Light emitting device and method of preparing the same
JP2010199093A (en) * 2003-10-21 2010-09-09 Semiconductor Energy Lab Co Ltd Light emitting device
JP2010257694A (en) * 2009-04-23 2010-11-11 Kyocera Corp Image display device
US7850501B2 (en) 2003-10-20 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
JP2011040413A (en) * 2004-03-16 2011-02-24 Semiconductor Energy Lab Co Ltd Light-emitting device
US8012529B2 (en) 2003-08-29 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and manufacturing method thereof
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
JP2012068678A (en) * 2000-09-29 2012-04-05 Sanyo Electric Co Ltd Semiconductor device
JP2012084530A (en) * 2004-09-17 2012-04-26 Semiconductor Energy Lab Co Ltd Manufacturing method for light-emitting display device
JP2012134186A (en) * 2000-02-22 2012-07-12 Semiconductor Energy Lab Co Ltd Self-light-emitting device
KR20130014073A (en) * 2010-05-07 2013-02-07 파나소닉 주식회사 Organic el display panel and manufacturing method thereof
JP2015041489A (en) * 2013-08-21 2015-03-02 株式会社ジャパンディスプレイ Organic EL display device
JP2015065438A (en) * 2002-05-13 2015-04-09 株式会社半導体エネルギー研究所 Semiconductor device
KR20150102633A (en) * 2014-02-28 2015-09-07 엘지디스플레이 주식회사 Shift resister
JP2016197750A (en) * 2002-05-17 2016-11-24 株式会社半導体エネルギー研究所 Semiconductor device
US9741775B2 (en) 2015-04-30 2017-08-22 Japan Display Inc. Display device
JP2018029078A (en) * 2010-04-16 2018-02-22 株式会社半導体エネルギー研究所 Display device
JP2018136572A (en) * 2000-04-27 2018-08-30 株式会社半導体エネルギー研究所 EL display device
JP2019148802A (en) * 2001-11-13 2019-09-05 株式会社半導体エネルギー研究所 Light-emitting device
JP6603826B1 (en) * 2018-03-28 2019-11-06 堺ディスプレイプロダクト株式会社 Organic EL display device and manufacturing method thereof
CN111886699A (en) * 2018-03-28 2020-11-03 堺显示器制品株式会社 Organic EL display device and method for manufacturing the same
JPWO2022167894A1 (en) * 2021-02-05 2022-08-11
WO2023100014A1 (en) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 Display apparatus
WO2023144656A1 (en) * 2022-01-31 2023-08-03 株式会社半導体エネルギー研究所 Display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10161564A (en) * 1996-11-28 1998-06-19 Casio Comput Co Ltd Display device
JPH10189252A (en) * 1996-12-26 1998-07-21 Idemitsu Kosan Co Ltd Organic active EL light emitting device
JPH1174073A (en) * 1997-08-29 1999-03-16 Seiko Epson Corp Active matrix display device
JPH11125831A (en) * 1997-10-24 1999-05-11 Sharp Corp Semiconductor device and manufacturing method thereof
JP2001160486A (en) * 1999-12-03 2001-06-12 Sony Corp Manufacturing method of organic EL display and organic EL display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10161564A (en) * 1996-11-28 1998-06-19 Casio Comput Co Ltd Display device
JPH10189252A (en) * 1996-12-26 1998-07-21 Idemitsu Kosan Co Ltd Organic active EL light emitting device
JPH1174073A (en) * 1997-08-29 1999-03-16 Seiko Epson Corp Active matrix display device
JPH11125831A (en) * 1997-10-24 1999-05-11 Sharp Corp Semiconductor device and manufacturing method thereof
JP2001160486A (en) * 1999-12-03 2001-06-12 Sony Corp Manufacturing method of organic EL display and organic EL display

Cited By (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134186A (en) * 2000-02-22 2012-07-12 Semiconductor Energy Lab Co Ltd Self-light-emitting device
US8735898B2 (en) 2000-02-22 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting display device comprising an insulating layer between a pixel electrode and a light-emitting layer
US9293513B2 (en) 2000-02-22 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device comprising protective portions on a pixel electrode
US9793328B2 (en) 2000-02-22 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device
JP2012212695A (en) * 2000-02-22 2012-11-01 Semiconductor Energy Lab Co Ltd El display device
JP2018136572A (en) * 2000-04-27 2018-08-30 株式会社半導体エネルギー研究所 EL display device
JP2012068678A (en) * 2000-09-29 2012-04-05 Sanyo Electric Co Ltd Semiconductor device
JP2012093777A (en) * 2000-09-29 2012-05-17 Sanyo Electric Co Ltd Semiconductor device
JP2012118533A (en) * 2000-09-29 2012-06-21 Sanyo Electric Co Ltd Semiconductor device
US7294517B2 (en) 2001-06-18 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of fabricating the same
JP2003091246A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electroluminescent display panel and method of manufacturing the same
JP2019148802A (en) * 2001-11-13 2019-09-05 株式会社半導体エネルギー研究所 Light-emitting device
US11037964B2 (en) 2001-11-13 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
TWI745689B (en) * 2001-11-13 2021-11-11 日商半導體能源研究所股份有限公司 Semiconductor device and light emitting device
US9653519B2 (en) 2002-01-24 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
JP2010109394A (en) * 2002-01-24 2010-05-13 Semiconductor Energy Lab Co Ltd Light emitting device and method of preparing the same
CN1329997C (en) * 2002-04-15 2007-08-01 三星Sdi株式会社 Panel display with black matrix and mfg. method thereof
JP2015065438A (en) * 2002-05-13 2015-04-09 株式会社半導体エネルギー研究所 Semiconductor device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
KR100850879B1 (en) * 2002-05-15 2008-08-07 엘지이노텍 주식회사 Antenna switch using low temperature co-fired ceramic
JP2016197750A (en) * 2002-05-17 2016-11-24 株式会社半導体エネルギー研究所 Semiconductor device
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
US8742661B2 (en) 2003-08-29 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a self-luminous light emitter and a barrier body in direct contact with a sealing material
US8012529B2 (en) 2003-08-29 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and manufacturing method thereof
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
US9287343B2 (en) 2003-08-29 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8946988B2 (en) 2003-08-29 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2005100979A (en) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
JP2005150097A (en) * 2003-10-20 2005-06-09 Semiconductor Energy Lab Co Ltd Light emitting device and method for manufacturing light emitting device
US8759131B2 (en) 2003-10-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
US9034675B2 (en) 2003-10-20 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
US7850501B2 (en) 2003-10-20 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
US8643030B2 (en) 2003-10-21 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2010199093A (en) * 2003-10-21 2010-09-09 Semiconductor Energy Lab Co Ltd Light emitting device
US8742660B2 (en) 2003-10-21 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2005150094A (en) * 2003-10-21 2005-06-09 Semiconductor Energy Lab Co Ltd Light emitting device
US7902747B2 (en) 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
US7692197B2 (en) 2003-11-22 2010-04-06 Samsung Mobile Display Co., Ltd. Active matrix organic light emitting display (OLED) and method of fabrication
US7233020B2 (en) 2003-11-25 2007-06-19 Samsung Sdi Co., Ltd. Design for an organic light-emitting display that eliminates deterioration of the emission layer due to outgassing from an underlying layer
KR100611147B1 (en) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 Organic light emitting display device
JP2005158672A (en) * 2003-11-26 2005-06-16 Samsung Sdi Co Ltd Flat panel display
US8063550B2 (en) 2003-11-26 2011-11-22 Samsung Mobile Display Co., Ltd. Flat panel display with taper reducing layer
JP2016085990A (en) * 2004-03-16 2016-05-19 株式会社半導体エネルギー研究所 Light emitting device
JP2011040413A (en) * 2004-03-16 2011-02-24 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2005340802A (en) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device and display device
JP2012084530A (en) * 2004-09-17 2012-04-26 Semiconductor Energy Lab Co Ltd Manufacturing method for light-emitting display device
US10096795B2 (en) 2004-09-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
KR100590253B1 (en) 2004-11-10 2006-06-19 삼성에스디아이 주식회사 Organic electroluminescent device and manufacturing method thereof
GB2438772A (en) * 2005-03-02 2007-12-05 Konica Minolta Holdings Inc Organic electroluminescent device,display and illuminating device
US7888859B2 (en) 2005-03-02 2011-02-15 Konica Minolta Holdings Inc. Organic electroluminescence element, display device and lighting device
US8405301B2 (en) 2005-03-02 2013-03-26 Konica Minolta Holdings Inc. Organic electroluminescence element, display device and lighting device
GB2438772B (en) * 2005-03-02 2011-01-19 Konica Minolta Holdings Inc Organic electroluminescence element, display device and lighting device
WO2006092943A1 (en) * 2005-03-02 2006-09-08 Konica Minolta Holdings, Inc. Organic electroluminescent device, display and illuminating device
JP2006302860A (en) * 2005-03-23 2006-11-02 Mitsubishi Electric Corp EL device and manufacturing method thereof
JP2010257694A (en) * 2009-04-23 2010-11-11 Kyocera Corp Image display device
JP2018029078A (en) * 2010-04-16 2018-02-22 株式会社半導体エネルギー研究所 Display device
KR20130014073A (en) * 2010-05-07 2013-02-07 파나소닉 주식회사 Organic el display panel and manufacturing method thereof
KR101643011B1 (en) 2010-05-07 2016-07-27 가부시키가이샤 제이올레드 Organic el display panel and manufacturing method thereof
US9147717B2 (en) 2013-08-21 2015-09-29 Japan Display Inc. Organic display device having a contact hole planarization film made of an organic insulating material
JP2015041489A (en) * 2013-08-21 2015-03-02 株式会社ジャパンディスプレイ Organic EL display device
KR102175405B1 (en) * 2014-02-28 2020-11-06 엘지디스플레이 주식회사 Shift resister
KR20150102633A (en) * 2014-02-28 2015-09-07 엘지디스플레이 주식회사 Shift resister
US9741775B2 (en) 2015-04-30 2017-08-22 Japan Display Inc. Display device
CN111886699A (en) * 2018-03-28 2020-11-03 堺显示器制品株式会社 Organic EL display device and method for manufacturing the same
JP6603826B1 (en) * 2018-03-28 2019-11-06 堺ディスプレイプロダクト株式会社 Organic EL display device and manufacturing method thereof
US11114517B2 (en) 2018-03-28 2021-09-07 Sakai Display Products Corporation Organic EL display apparatus and method of manufacturing organic EL display apparatus
US11758774B2 (en) 2018-03-28 2023-09-12 Sakai Display Products Corporation Organic EL display apparatus with suppressed color and/or luminance non-uniformity and method of manufacturing organic EL display apparatus
US12310187B2 (en) 2018-03-28 2025-05-20 Sakai Display Products Corporation Organic EL display device in which the light of small sub-pixels are properly guided, and manufacturing method therefor
JPWO2022167894A1 (en) * 2021-02-05 2022-08-11
WO2022167894A1 (en) * 2021-02-05 2022-08-11 株式会社半導体エネルギー研究所 Display device
WO2023100014A1 (en) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 Display apparatus
WO2023144656A1 (en) * 2022-01-31 2023-08-03 株式会社半導体エネルギー研究所 Display apparatus

Also Published As

Publication number Publication date
JP4831873B2 (en) 2011-12-07

Similar Documents

Publication Publication Date Title
JP6592048B2 (en) Self-luminous device
JP2001312223A (en) Self-luminous device and manufacturing method thereof
JP2020034929A (en) EL display device
JP2001345174A (en) Self-luminous device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110503

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Ref document number: 4831873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term