JP2001125510A - アクティブマトリクス型ｅｌ表示装置 - Google Patents
アクティブマトリクス型ｅｌ表示装置Info
- Publication number
- JP2001125510A JP2001125510A JP2000251540A JP2000251540A JP2001125510A JP 2001125510 A JP2001125510 A JP 2001125510A JP 2000251540 A JP2000251540 A JP 2000251540A JP 2000251540 A JP2000251540 A JP 2000251540A JP 2001125510 A JP2001125510 A JP 2001125510A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- thin film
- provided above
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 薄膜トランジスタを遮光する遮光膜に関する
問題を解決し、アクティブマトリクス型の表示装置とし
て高い機能を有した構成を提供する。 【解決手段】 ソース領域１０８、ドレイン領域１１
１、チャネル形成領域１０９、該チャネル領域上のゲイ
ト絶縁膜１０４、および前記ゲイト絶縁膜上のゲイト電
極１０５を含む薄膜トランジスタが、基板１０１上方に
設けられ、前記薄膜トランジスタの上方に樹脂膜を設け
ることにより、前記薄膜トランジスタの上方に平坦な表
面を設け、画素電極が前記樹脂膜の上方に設けられ、前
記ソース領域及び前記ドレイン領域の一方に接続されて
いることを特徴とするアクティブマトリクス型ＥＬ表示
装置。
問題を解決し、アクティブマトリクス型の表示装置とし
て高い機能を有した構成を提供する。 【解決手段】 ソース領域１０８、ドレイン領域１１
１、チャネル形成領域１０９、該チャネル領域上のゲイ
ト絶縁膜１０４、および前記ゲイト絶縁膜上のゲイト電
極１０５を含む薄膜トランジスタが、基板１０１上方に
設けられ、前記薄膜トランジスタの上方に樹脂膜を設け
ることにより、前記薄膜トランジスタの上方に平坦な表
面を設け、画素電極が前記樹脂膜の上方に設けられ、前
記ソース領域及び前記ドレイン領域の一方に接続されて
いることを特徴とするアクティブマトリクス型ＥＬ表示
装置。
Description
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型の液晶表示装置やＥＬ型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。
アクティブマトリクス型の液晶表示装置やＥＬ型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。
【０００２】
【従来の技術】従来より、フラットパネルディスプレイ
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。
【０００３】このような構成においては、画素領域に配
置された薄膜トランジスタに光が入射しないように遮光
手段を配置する必要がある。
置された薄膜トランジスタに光が入射しないように遮光
手段を配置する必要がある。
【０００４】遮光手段としては、不純物の拡散や安定性
の点から金属膜を用いているのが現状である。またこの
薄膜トランジスタの遮光手段は画素電極の周囲の縁の領
域を覆うブラックマトリクスを兼ねて配置されているの
が一般的である。
の点から金属膜を用いているのが現状である。またこの
薄膜トランジスタの遮光手段は画素電極の周囲の縁の領
域を覆うブラックマトリクスを兼ねて配置されているの
が一般的である。
【０００５】このような構成においては、以下に示すよ
うな問題が生じる。まず、第１の問題として遮光膜と薄
膜トランジスタとの間で容量が形成され、薄膜トランジ
スタの動作に悪影響を与えるという問題がある。
うな問題が生じる。まず、第１の問題として遮光膜と薄
膜トランジスタとの間で容量が形成され、薄膜トランジ
スタの動作に悪影響を与えるという問題がある。
【０００６】また、第２の問題として一般に凹凸を有す
る基体にこの遮光膜が形成されるので、その凹凸の関係
で遮光機能が十分に得られないという問題がある。
る基体にこの遮光膜が形成されるので、その凹凸の関係
で遮光機能が十分に得られないという問題がある。
【０００７】またこの遮光機能の問題については、画素
の縁に重なるように配置されるブラックマトリクスにつ
いても同様にいえることである。
の縁に重なるように配置されるブラックマトリクスにつ
いても同様にいえることである。
【０００８】
【発明が解決しようとする課題】本明細書で開示する発
明は、薄膜トランジスタを遮光する遮光膜に関する問題
を解決し、アクティブマトリクス型の表示装置として高
い機能を有した構成を提供することを課題とする。
明は、薄膜トランジスタを遮光する遮光膜に関する問題
を解決し、アクティブマトリクス型の表示装置として高
い機能を有した構成を提供することを課題とする。
【０００９】
【課題を解決するための手段】本明細書で開示する発明
の構成は、その出力が画素電極に接続された薄膜トラン
ジスタと、前記薄膜トランジスタの上方に配置された樹
脂材料でなる層間絶縁膜と、前記層間絶縁膜上に配置さ
れた前記薄膜トランジスタを遮光するための遮光膜と、
を有することを特徴とする。
の構成は、その出力が画素電極に接続された薄膜トラン
ジスタと、前記薄膜トランジスタの上方に配置された樹
脂材料でなる層間絶縁膜と、前記層間絶縁膜上に配置さ
れた前記薄膜トランジスタを遮光するための遮光膜と、
を有することを特徴とする。
【００１０】他の発明の構成は、薄膜トランジスタ上に
樹脂材料でなる層間絶縁膜が形成されており、前記樹脂
材料でなる層間絶縁膜上に前記薄膜トランジスタを遮光
するための遮光膜が形成されていることを特徴とする。
樹脂材料でなる層間絶縁膜が形成されており、前記樹脂
材料でなる層間絶縁膜上に前記薄膜トランジスタを遮光
するための遮光膜が形成されていることを特徴とする。
【００１１】他の発明の構成は、マトリクス状に配置さ
れた複数の画素電極と、前記画素電極の縁の領域の少な
くとも一部を覆うブラックマトリクスと、を有し、前記
ブラックマトリクスは樹脂材料でなる層間絶縁膜上に配
置されていることを特徴とする。
れた複数の画素電極と、前記画素電極の縁の領域の少な
くとも一部を覆うブラックマトリクスと、を有し、前記
ブラックマトリクスは樹脂材料でなる層間絶縁膜上に配
置されていることを特徴とする。
【００１２】
【実施例】〔実施例１〕図１及び図２に本実施例に示す
アクティブマトリクス型の液晶表示装置の画素部分の作
製工程を示す。
アクティブマトリクス型の液晶表示装置の画素部分の作
製工程を示す。
【００１３】まず図１（Ａ）に示すようにガラス基板１
０１上に下地膜として酸化珪素膜１０２を３０００Åの
厚さにプラズマＣＶＤ法で成膜する。
０１上に下地膜として酸化珪素膜１０２を３０００Åの
厚さにプラズマＣＶＤ法で成膜する。
【００１４】次に後に薄膜トランジスタの活性層を構成
する薄膜半導体の出発膜となる図示しない非晶質珪素膜
を成膜する。ここではプラズマＣＶＤ法を用いて図示し
ない非晶質珪素膜を５００Åの厚さに成膜する。
する薄膜半導体の出発膜となる図示しない非晶質珪素膜
を成膜する。ここではプラズマＣＶＤ法を用いて図示し
ない非晶質珪素膜を５００Åの厚さに成膜する。
【００１５】そして加熱処理またはレーザー光の照射、
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させ、図示しない
結晶性珪素膜を得る。
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させ、図示しない
結晶性珪素膜を得る。
【００１６】そしてこの図示しない結晶性珪素膜をパタ
ーニングして薄膜トランジスタの活性層１０３を得る。
ーニングして薄膜トランジスタの活性層１０３を得る。
【００１７】次に図１（Ａ）に示すように活性層１０３
を覆ってゲイト絶縁膜として機能する酸化珪素膜１０４
をプラズマＣＶＤ法で１０００Åの厚さに成膜する。こ
うして図１（Ａ）に示す状態を得る。
を覆ってゲイト絶縁膜として機能する酸化珪素膜１０４
をプラズマＣＶＤ法で１０００Åの厚さに成膜する。こ
うして図１（Ａ）に示す状態を得る。
【００１８】次にスカンジウムを0.1 重量％含有させた
図示しないアルミニウム膜を４０００Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
を構成する。
図示しないアルミニウム膜を４０００Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
を構成する。
【００１９】アルミニウム膜を成膜したら、その表面に
図示しない緻密な陽極酸化膜を１００Åの厚さに成膜す
る。この陽極酸化は、３％の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して用いることによって行われる。
図示しない緻密な陽極酸化膜を１００Åの厚さに成膜す
る。この陽極酸化は、３％の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して用いることによって行われる。
【００２０】さらに図示しないレジストマスクを配置
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極１０５が形成される。
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極１０５が形成される。
【００２１】ゲイト電極１０５の形成後、図示しないレ
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として３％のシュウ酸水溶液
を電解溶液として用いることによって行われる。
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として３％のシュウ酸水溶液
を電解溶液として用いることによって行われる。
【００２２】この陽極酸化では、図示しないレジストマ
スクが残存する関係でゲイト電極１０５の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜は、多孔質状の構造を有したものが得られ
る。
スクが残存する関係でゲイト電極１０５の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜は、多孔質状の構造を有したものが得られ
る。
【００２３】こうしてゲイト電極１０５の側面に多孔質
状の膜質を有する陽極酸化膜１０６が形成される。
状の膜質を有する陽極酸化膜１０６が形成される。
【００２４】この多孔質状の陽極酸化膜は数μｍ程度の
厚さまで成長させることができる。この成長距離の制御
は陽極酸化時間によって制御することができる。
厚さまで成長させることができる。この成長距離の制御
は陽極酸化時間によって制御することができる。
【００２５】ここでは陽極酸化膜１０６の膜厚を６００
０Åとする。
０Åとする。
【００２６】次に再び３％の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜１０６の内部にまで侵入
するので、１０７で示されるようにゲイト電極１０５の
周囲に緻密な陽極酸化膜１０７が形成される。
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜１０６の内部にまで侵入
するので、１０７で示されるようにゲイト電極１０５の
周囲に緻密な陽極酸化膜１０７が形成される。
【００２７】この緻密な陽極酸化膜１０７の膜厚は５０
０Åとする。この緻密な陽極酸化膜１０７の主な役割
は、ゲイト電極の表面を覆うことにより、後の工程にお
いてヒロックやウィスカーが発生しないようにするため
にある。
０Åとする。この緻密な陽極酸化膜１０７の主な役割
は、ゲイト電極の表面を覆うことにより、後の工程にお
いてヒロックやウィスカーが発生しないようにするため
にある。
【００２８】また、後に多孔質状の陽極酸化膜１０６を
除去する際にゲイト電極１０５が同時にエッチングされ
ないようにゲイト電極１０５を保護する役割もある。
除去する際にゲイト電極１０５が同時にエッチングされ
ないようにゲイト電極１０５を保護する役割もある。
【００２９】また、後に多孔質状の陽極酸化膜１０６が
マスクとなることによって形成されるオフセットゲイト
領域の形成に寄与するという役割もある。
マスクとなることによって形成されるオフセットゲイト
領域の形成に寄与するという役割もある。
【００３０】こうして図１（Ｂ）に示す状態を得る。
【００３１】この状態で不純物イオンの注入を行う。こ
こでは、Ｎチャネル型の薄膜トランジスタを得るために
Ｐ（リン）イオンの注入を行う。
こでは、Ｎチャネル型の薄膜トランジスタを得るために
Ｐ（リン）イオンの注入を行う。
【００３２】図１（Ｂ）の状態で不純物のイオン注入を
行うと、１０８と１１１の領域に不純物イオンが選択的
に注入される。即ち、１０８と１１１の領域が高濃度不
純物領域となる。
行うと、１０８と１１１の領域に不純物イオンが選択的
に注入される。即ち、１０８と１１１の領域が高濃度不
純物領域となる。
【００３３】また、ゲイト電極１０５直下の領域１０９
はゲイト電極１０５がマスクとなり、不純物イオンが注
入されない。そしてこの領域１０９がチャネル形成領域
となる。
はゲイト電極１０５がマスクとなり、不純物イオンが注
入されない。そしてこの領域１０９がチャネル形成領域
となる。
【００３４】また、１１０の領域は多孔質状の陽極酸化
膜１０５と緻密な陽極酸化膜１０７がマスクとなるの
で、やはり不純物イオンが注入されない。この１０７で
示される領域は、ソース／ドレイン領域としても機能せ
ず、またチャネル形成領域としても機能しないオフセッ
トゲイト領域となる。
膜１０５と緻密な陽極酸化膜１０７がマスクとなるの
で、やはり不純物イオンが注入されない。この１０７で
示される領域は、ソース／ドレイン領域としても機能せ
ず、またチャネル形成領域としても機能しないオフセッ
トゲイト領域となる。
【００３５】オフセットゲイト領域は特にチャネル形成
領域とドレイン領域との間に形成される電界の強度を緩
和させるために機能する。オフセットゲイト領域が存在
することで、薄膜トランジスタのＯＦＦ電流値を低減さ
せ、さらに劣化を抑制することができる。
領域とドレイン領域との間に形成される電界の強度を緩
和させるために機能する。オフセットゲイト領域が存在
することで、薄膜トランジスタのＯＦＦ電流値を低減さ
せ、さらに劣化を抑制することができる。
【００３６】こうして、１０８で示されるソース領域、
１０９で示されるチャネル形成領域、１１０で示される
オフセットゲイト領域、１１１で示されるドレイン領域
が自己整合的に形成される。
１０９で示されるチャネル形成領域、１１０で示される
オフセットゲイト領域、１１１で示されるドレイン領域
が自己整合的に形成される。
【００３７】不純物イオンの注入が終了した後、多孔質
状の陽極酸化膜１０６を選択的に除去する。そしてレー
ザー光の照射によるアニール処理を行う。この際、高濃
度不純物領域とオフセットゲイト領域との界面近傍に対
してレーザー光を照射できるので、不純物イオンの注入
によって損傷したジャンクション部分を十分にアニール
することができる。
状の陽極酸化膜１０６を選択的に除去する。そしてレー
ザー光の照射によるアニール処理を行う。この際、高濃
度不純物領域とオフセットゲイト領域との界面近傍に対
してレーザー光を照射できるので、不純物イオンの注入
によって損傷したジャンクション部分を十分にアニール
することができる。
【００３８】図１（Ｂ）に示す状態を得たら、第１の層
間絶縁膜として、酸化珪素膜１１２を２０００Åの厚さ
に成膜する。この第１の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。
間絶縁膜として、酸化珪素膜１１２を２０００Åの厚さ
に成膜する。この第１の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。
【００３９】次に第１の層間絶縁膜１１２にコンタクト
ホールの形成を行い、薄膜トランジスタのソース領域に
コンタクトするソース電極１１３の形成を行う。こうし
て図１（Ｃ）に示す状態を得る。
ホールの形成を行い、薄膜トランジスタのソース領域に
コンタクトするソース電極１１３の形成を行う。こうし
て図１（Ｃ）に示す状態を得る。
【００４０】次に透明なポリイミド樹脂やアクリル樹脂
を用いて第２の層間絶縁膜１１４を形成する。この樹脂
材料でなる層間絶縁膜１１４の表面は平坦になるように
する。こうして図１（Ｄ）に示す状態を得る。
を用いて第２の層間絶縁膜１１４を形成する。この樹脂
材料でなる層間絶縁膜１１４の表面は平坦になるように
する。こうして図１（Ｄ）に示す状態を得る。
【００４１】次に図２（Ａ）に示すように薄膜トランジ
スタの遮光膜とブラックマトリクスを兼ねるクロム膜で
なる遮光膜１１５を成膜し、さらにそれをパターニング
することにより、遮光膜１１５を形成する。
スタの遮光膜とブラックマトリクスを兼ねるクロム膜で
なる遮光膜１１５を成膜し、さらにそれをパターニング
することにより、遮光膜１１５を形成する。
【００４２】ここで、第２の層間絶縁膜１１４を構成す
る樹脂材料は、その比誘電率として３以下のものを選択
する。またその膜厚を数μｍと厚くする。なお、樹脂材
料の場合、その厚さを厚くしても作製工程時間が長くな
るようなことはないので、このような目的のためには有
用なものとなる。
る樹脂材料は、その比誘電率として３以下のものを選択
する。またその膜厚を数μｍと厚くする。なお、樹脂材
料の場合、その厚さを厚くしても作製工程時間が長くな
るようなことはないので、このような目的のためには有
用なものとなる。
【００４３】このような構成とすることで、クロムでな
る遮光膜１１５とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。
る遮光膜１１５とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。
【００４４】また、第２の層間絶縁膜１１４を樹脂材料
で構成した場合、その表面を平坦することが容易である
ので、凹凸に起因する光漏れの問題を抑制できる。
で構成した場合、その表面を平坦することが容易である
ので、凹凸に起因する光漏れの問題を抑制できる。
【００４５】図２（Ａ）に示す状態を得たら、第３の層
間絶縁膜１１６として樹脂材料、または酸化珪素膜か窒
化珪素膜を形成する。ここでは第３の層間絶縁膜１１６
として第２の層間絶縁膜１１４と同様の樹脂材料を用い
る。
間絶縁膜１１６として樹脂材料、または酸化珪素膜か窒
化珪素膜を形成する。ここでは第３の層間絶縁膜１１６
として第２の層間絶縁膜１１４と同様の樹脂材料を用い
る。
【００４６】この第３の層間絶縁膜として樹脂材料を用
いることは、後に形成される画素電極と遮光膜１１５と
の間に容量が形成されてしまう問題を解決でき、さらに
画素電極が形成される下地を平坦化することができると
いう意味で有用である。
いることは、後に形成される画素電極と遮光膜１１５と
の間に容量が形成されてしまう問題を解決でき、さらに
画素電極が形成される下地を平坦化することができると
いう意味で有用である。
【００４７】こうして図２（Ｂ）に示す状態を得る。次
にコンタクトホールの形成を行い、画素電極を構成する
ためのＩＴＯ電極をスパッタ法で形成し、さらにパター
ニングを行うことによって、画素電極１１７を形成す
る。
にコンタクトホールの形成を行い、画素電極を構成する
ためのＩＴＯ電極をスパッタ法で形成し、さらにパター
ニングを行うことによって、画素電極１１７を形成す
る。
【００４８】こうして図２（Ｃ）に示す構成を完成させ
る。図２（Ｃ）に示す構成は、薄膜トランジスタ（特に
ソース電極１１３）と遮光膜（および／またはブラック
マトリクス）１１５との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。
る。図２（Ｃ）に示す構成は、薄膜トランジスタ（特に
ソース電極１１３）と遮光膜（および／またはブラック
マトリクス）１１５との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。
【００４９】前述したように樹脂膜を厚くすることは工
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を実現することができ
る。
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を実現することができ
る。
【００５０】〔実施例２〕本実施例は、実施例１に示す
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。
【００５１】前述したように遮光膜やブラックマトリク
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。
【００５２】特に図２（Ｃ）に示すような状態におい
て、層間絶縁膜１１６にピンホールが存在する場合、遮
光膜（またはブラックマトリクスを兼ねる）１１５と画
素電極１１７との間がショートしてしまうことが問題と
なる。
て、層間絶縁膜１１６にピンホールが存在する場合、遮
光膜（またはブラックマトリクスを兼ねる）１１５と画
素電極１１７との間がショートしてしまうことが問題と
なる。
【００５３】層間絶縁膜１１６に存在するピンホールの
影響を排除するには、層間絶縁膜１１６を特殊な多層膜
にしたりする方法が考えられる。
影響を排除するには、層間絶縁膜１１６を特殊な多層膜
にしたりする方法が考えられる。
【００５４】しかしこのような方法は、生産工程が増え
たり生産コストが高くなってしまう要因となるので、好
ましいものではない。
たり生産コストが高くなってしまう要因となるので、好
ましいものではない。
【００５５】そこで本実施例に示す構成においては、実
施例１に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。
施例１に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。
【００５６】陽極酸化可能な材料としては、アルミニウ
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。
【００５７】図３に本実施例の作製工程の概略を示す。
まず図１（Ａ）〜（Ｄ）に示す工程に従って、図１
（Ｄ）に示す状態を得る。次に図２（Ａ）に示すように
遮光膜１１５を形成する。
まず図１（Ａ）〜（Ｄ）に示す工程に従って、図１
（Ｄ）に示す状態を得る。次に図２（Ａ）に示すように
遮光膜１１５を形成する。
【００５８】ここでは遮光膜１１５としてアルミニウム
を用いる。そして電解溶液中において陽極酸化を行うこ
とによって、図３（Ａ）に示すように遮光膜１１５の表
面に陽極酸化膜３０１を形成する。
を用いる。そして電解溶液中において陽極酸化を行うこ
とによって、図３（Ａ）に示すように遮光膜１１５の表
面に陽極酸化膜３０１を形成する。
【００５９】図では遮光膜３０１は、薄膜トランジスタ
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。
【００６０】図３（Ａ）に示す状態を得たら、図３
（Ｂ）に示すように第３の層間絶縁膜１１６を酸化珪素
膜や窒化珪素膜、または樹脂材料によって形成する。
（Ｂ）に示すように第３の層間絶縁膜１１６を酸化珪素
膜や窒化珪素膜、または樹脂材料によって形成する。
【００６１】さらに図３（Ｃ）に示すように画素電極１
１７をＩＴＯでもって形成する。ここで層間絶縁膜１１
６にピンホールが存在していても陽極酸化膜３０１が存
在するおかげで画素電極１１７と遮光膜１１５とがショ
ートしてしまうことを防止することができる。
１７をＩＴＯでもって形成する。ここで層間絶縁膜１１
６にピンホールが存在していても陽極酸化膜３０１が存
在するおかげで画素電極１１７と遮光膜１１５とがショ
ートしてしまうことを防止することができる。
【００６２】また、陽極酸化膜１１５が化学的にも安定
したものであるので、長期の信頼性を考えた場合に、遮
光膜１１５から不純物が周囲に拡散したりすることを抑
制することができる。
したものであるので、長期の信頼性を考えた場合に、遮
光膜１１５から不純物が周囲に拡散したりすることを抑
制することができる。
【００６３】〔実施例３〕本実施例は、画素の開口率を
さらに高めた構成に関する。一般に画素を開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。
さらに高めた構成に関する。一般に画素を開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。
【００６４】しかし、画素電極と薄膜トランジスタや配
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。
【００６５】本実施例は、この容量が形成されてしまう
問題を低減した構成を提供する。
問題を低減した構成を提供する。
【００６６】図４に本実施例に示す構成の作製工程を示
す。なお図４（Ａ）と（Ｂ）は、図３（Ａ）と（Ｂ）に
示す工程と同じである。
す。なお図４（Ａ）と（Ｂ）は、図３（Ａ）と（Ｂ）に
示す工程と同じである。
【００６７】まず図４（Ａ）に示すようにアルミニウム
でなる遮光膜１１５を形成する。そして３０１で示され
る陽極酸化膜を遮光膜１１５の表面に形成する。
でなる遮光膜１１５を形成する。そして３０１で示され
る陽極酸化膜を遮光膜１１５の表面に形成する。
【００６８】さらに図４（Ｂ）に示すように第３の層間
絶縁膜１１６を形成する。ここで層間絶縁膜１１６は樹
脂材料を用いて形成する。
絶縁膜１１６を形成する。ここで層間絶縁膜１１６は樹
脂材料を用いて形成する。
【００６９】そして図４（Ｃ）に示すようにＩＴＯでも
って画素電極１１７を形成する。ここで画素電極１１７
が薄膜トランジスタ上に重なるようにする。このように
することで、画素の開口率を最大限高めることができ
る。
って画素電極１１７を形成する。ここで画素電極１１７
が薄膜トランジスタ上に重なるようにする。このように
することで、画素の開口率を最大限高めることができ
る。
【００７０】図４（Ｃ）に示すような構成を採用した場
合、層間絶縁膜１１４と１１６として比誘電率の低い
（酸化珪素膜や窒化珪素膜に比較して低いという意味）
樹脂材料を利用することができ、さらにその厚さを厚く
することができるので、前述の容量の問題を低減するこ
とができる。
合、層間絶縁膜１１４と１１６として比誘電率の低い
（酸化珪素膜や窒化珪素膜に比較して低いという意味）
樹脂材料を利用することができ、さらにその厚さを厚く
することができるので、前述の容量の問題を低減するこ
とができる。
【００７１】そして、画素電極の面積を大きなものとす
ることができ、画素の開口率を高いものとすることがで
きる。
ることができ、画素の開口率を高いものとすることがで
きる。
【００７２】〔実施例４〕上述した実施例では薄膜トラ
ンジスタの構造をトップゲイト型としたが、本実施例で
はゲイト電極が活性層より基板側にあるボトムゲイト型
と呼ばれる薄膜トランジスタの作製工程を示す。
ンジスタの構造をトップゲイト型としたが、本実施例で
はゲイト電極が活性層より基板側にあるボトムゲイト型
と呼ばれる薄膜トランジスタの作製工程を示す。
【００７３】図５に本実施例の作製工程を示す。まず図
５（Ａ）に示すように、ガラス基板２０１上に下地膜と
して酸化珪素膜２０２をスパッタ法で成膜する。次に２
０３で示されるゲイト電極をアルミニウムでもって形成
する。
５（Ａ）に示すように、ガラス基板２０１上に下地膜と
して酸化珪素膜２０２をスパッタ法で成膜する。次に２
０３で示されるゲイト電極をアルミニウムでもって形成
する。
【００７４】この際、アルミニウム中にスカンジウムを
0.18重量％含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。
0.18重量％含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。
【００７５】次にゲイト絶縁膜として機能する酸化珪素
膜２０４をプラズマＣＶＤ法により、５００Åの厚さに
成膜する。
膜２０４をプラズマＣＶＤ法により、５００Åの厚さに
成膜する。
【００７６】さらに薄膜トランジスタの活性層を構成す
る出発膜となる図示しない非晶質珪素膜（後に結晶性珪
素膜２０５となる）をプラズマＣＶＤ法で成膜する。プ
ラズマＣＶＤ法の他に減圧熱ＣＶＤ法を用いるのでもよ
い。次にレーザー光の照射を行うことにより、図示しな
い非晶質珪素膜を結晶化させる。こうして結晶性珪素膜
２０５を得る。こうして図５（Ａ）に示す状態を得る。
る出発膜となる図示しない非晶質珪素膜（後に結晶性珪
素膜２０５となる）をプラズマＣＶＤ法で成膜する。プ
ラズマＣＶＤ法の他に減圧熱ＣＶＤ法を用いるのでもよ
い。次にレーザー光の照射を行うことにより、図示しな
い非晶質珪素膜を結晶化させる。こうして結晶性珪素膜
２０５を得る。こうして図５（Ａ）に示す状態を得る。
【００７７】図５（Ａ）に示す状態を得たら、パターニ
ングを施すことにより、活性層２０６を形成する。次に
図示しない窒化珪素膜を成膜し、ゲイト電極２０３を利
用した基板２０１の裏面側からの露光を行うことによ
り、窒化珪素膜でなるマスクパターン２０７を形成す
る。このマスクパターン２０７の形成は、以下のように
して行う。
ングを施すことにより、活性層２０６を形成する。次に
図示しない窒化珪素膜を成膜し、ゲイト電極２０３を利
用した基板２０１の裏面側からの露光を行うことによ
り、窒化珪素膜でなるマスクパターン２０７を形成す
る。このマスクパターン２０７の形成は、以下のように
して行う。
【００７８】まずゲイト電極２０３のパターンを利用し
て基板２０１の裏面側からの露光によりレジストマスク
のパターンを形成する。さらにアッシングを行い、この
レジストマスクのパターンを後退させる。そしてこの後
退したレジストマスクのパターン（図示せず）を利用し
て窒化珪素膜をパターニングすることにより、２０７で
示すパターンを得る。こうして図５（Ｂ）に示す状態を
得る。
て基板２０１の裏面側からの露光によりレジストマスク
のパターンを形成する。さらにアッシングを行い、この
レジストマスクのパターンを後退させる。そしてこの後
退したレジストマスクのパターン（図示せず）を利用し
て窒化珪素膜をパターニングすることにより、２０７で
示すパターンを得る。こうして図５（Ｂ）に示す状態を
得る。
【００７９】次にマスクパターン２０７を利用した不純
物のドーピングを行う。ここでは、ドーパントとしてＰ
（リン）を用い、ドーピングを行う手段としてプラズマ
ドーピング法を用いる。この工程において、２０８と２
０９の領域にＰがドーピングされる。また２１０の領域
にはＰはドーピングされない。
物のドーピングを行う。ここでは、ドーパントとしてＰ
（リン）を用い、ドーピングを行う手段としてプラズマ
ドーピング法を用いる。この工程において、２０８と２
０９の領域にＰがドーピングされる。また２１０の領域
にはＰはドーピングされない。
【００８０】ドーピングの終了後、レーザー光の照射を
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。こうして、図５（Ｃ）に示すように２０８の領域が
ソース領域として形成される。また、２０９がドレイン
領域として形成される。また、２１０がチャネル領域と
して画定する。
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。こうして、図５（Ｃ）に示すように２０８の領域が
ソース領域として形成される。また、２０９がドレイン
領域として形成される。また、２１０がチャネル領域と
して画定する。
【００８１】次に窒化珪素膜でなる第１の層間絶縁膜２
１１として、窒化珪素膜をプラズマＣＶＤ法により２０
００Åの厚さに成膜する。ここに用いる第１の層間絶縁
膜としては、窒化珪素膜以外には、酸化珪素膜、または
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜（積層順序はどちらが先でもよい）を用いることがで
きる。
１１として、窒化珪素膜をプラズマＣＶＤ法により２０
００Åの厚さに成膜する。ここに用いる第１の層間絶縁
膜としては、窒化珪素膜以外には、酸化珪素膜、または
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜（積層順序はどちらが先でもよい）を用いることがで
きる。
【００８２】次に第１の層間絶縁膜２１１にソース領域
２０８に対するコンタクトホールを形成し、ソース領域
２０８にコンタクトするソース電極２１２を形成する。
こうして、図５（Ｃ）に示す状態を得る。
２０８に対するコンタクトホールを形成し、ソース領域
２０８にコンタクトするソース電極２１２を形成する。
こうして、図５（Ｃ）に示す状態を得る。
【００８３】次に、図５（Ｄ）に示すように、平坦な表
面を有する第２の層間絶縁膜２１３を透明なポリイミド
樹脂やアクリル樹で形成する。成膜方法は例えば、スピ
ンコート法を採用すればよい。
面を有する第２の層間絶縁膜２１３を透明なポリイミド
樹脂やアクリル樹で形成する。成膜方法は例えば、スピ
ンコート法を採用すればよい。
【００８４】次に、第２の層間絶縁膜２１３の表面にク
ロム膜を形成し、パターニングして、薄膜トランジスタ
の遮光膜とブラックマトリクスを兼ねる遮光膜２１４を
形成する。そして、第３の層間絶縁膜２１５として、第
２の層間絶縁膜２１３と同一の樹脂材料膜を形成する。
ロム膜を形成し、パターニングして、薄膜トランジスタ
の遮光膜とブラックマトリクスを兼ねる遮光膜２１４を
形成する。そして、第３の層間絶縁膜２１５として、第
２の層間絶縁膜２１３と同一の樹脂材料膜を形成する。
【００８５】エッチングによって、第１〜第３の層間絶
縁膜２１１、２１３、２１５にドレイン領域２０９に達
するコンタクトホールを形成する。次に、第３の層間絶
縁膜２１５表面にＩＴＯ膜を成膜し、パターニングし
て、薄膜トランジスタのドレイン領域２０９にコンタク
トする画素電極２１６を形成する。
縁膜２１１、２１３、２１５にドレイン領域２０９に達
するコンタクトホールを形成する。次に、第３の層間絶
縁膜２１５表面にＩＴＯ膜を成膜し、パターニングし
て、薄膜トランジスタのドレイン領域２０９にコンタク
トする画素電極２１６を形成する。
【００８６】以上の工程を経て、図５（Ｄ）に示す薄膜
トランジスタが完成する。
トランジスタが完成する。
【００８７】
【発明の効果】本明細書で開示する発明を利用すること
により、アクティブマトリクス型の表示装置の画素の構
成において、効果的な遮光膜の配置を得ることができ
る。そしてアクティブマトリクス型の表示装置として高
い機能を有した構成を得ることができる。本明細書で開
示する発明は、アクティブマトリクス型の液晶表示装置
のみではなく、アクティブマトリクス型を有するＥＬ型
の表示装置等に利用することもできる。
により、アクティブマトリクス型の表示装置の画素の構
成において、効果的な遮光膜の配置を得ることができ
る。そしてアクティブマトリクス型の表示装置として高
い機能を有した構成を得ることができる。本明細書で開
示する発明は、アクティブマトリクス型の液晶表示装置
のみではなく、アクティブマトリクス型を有するＥＬ型
の表示装置等に利用することもできる。
【図１】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
工程を示す図。
【図２】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
工程を示す図。
【図３】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
工程を示す図。
【図４】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
工程を示す図。
【図５】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
工程を示す図。
１０１ ガラス基板（または石英基板） １０２ 下地膜（酸化珪素膜） １０３ 活性層（結晶性珪素膜） １０４ ゲイト絶縁膜（酸化珪素膜） １０５ ゲイト電極（アルミニウム電極） １０６ 多孔質状の陽極酸化膜 １０７ 緻密な陽極酸化膜 １０８ ソース領域（高濃度不純物領域） １０９ チャネル形成領域 １１０ オフセットゲイト領域 １１１ ドレイン領域（高濃度不純物領域） １１２ 第１の層間絶縁膜（酸化珪素膜または
窒化珪素膜） １１３ ソース電極 １１４ 第２の層間絶縁膜（樹脂材料） １１５ 遮光膜（ブラックマトリクス） １１６ 第３の層間絶縁膜（例えば樹脂材料） １１７ 画素電極（ＩＴＯ電極）
窒化珪素膜） １１３ ソース電極 １１４ 第２の層間絶縁膜（樹脂材料） １１５ 遮光膜（ブラックマトリクス） １１６ 第３の層間絶縁膜（例えば樹脂材料） １１７ 画素電極（ＩＴＯ電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/26 Ｚ 33/22 Ｇ０２Ｆ 1/136 ５００ 33/26 Ｈ０１Ｌ 29/78 ６１９Ａ
Claims (10)
- 【請求項１】 ソース領域、ドレイン領域、チャネル形
成領域、該チャネル領域上のゲイト絶縁膜、および前記
ゲイト絶縁膜上のゲイト電極を含む薄膜トランジスタ
が、基板上方に設けられ、 前記薄膜トランジスタの上方に樹脂膜を設けることによ
り、前記薄膜トランジスタの上方に平坦な表面を設け、 画素電極が前記樹脂膜の上方に設けられ、前記ソース領
域及び前記ドレイン領域の一方に接続されていることを
特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項２】 ソース領域、ドレイン領域、チャネル形
成領域、該チャネル領域上のゲイト絶縁膜、および前記
ゲイト絶縁膜上のゲイト電極を含む薄膜トランジスタ
が、基板上方に設けられ、 前記薄膜トランジスタの上方に透明樹脂膜を設けること
により、前記薄膜トランジスタの上方に平坦な表面を設
け、 画素電極が前記透明樹脂膜の上方に設けられ、前記ソー
ス領域及び前記ドレイン領域の一方に接続されているこ
とを特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項３】 ソース領域、ドレイン領域、チャネル形
成領域、該チャネル領域上のゲイト絶縁膜、および前記
ゲイト絶縁膜上のゲイト電極を含む薄膜トランジスタ
が、基板上方に設けられ、 窒化珪素膜または酸化珪素膜が前記ゲイト電極の上方に
設けられ、 前記窒化珪素または酸化珪素膜上に樹脂膜を設けること
により、前記薄膜トランジスタの上方に平坦な表面を設
け、 画素電極が前記樹脂膜の上方に設けられ、前記ソース領
域及び前記ドレイン領域の一方に接続されていることを
特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項４】 ゲイト電極、該ゲイト電極上のゲイト絶
縁膜、ソース領域、ドレイン領域、および前記ゲイト絶
縁膜上のチャネル形成領域を含む薄膜トランジスタが、
基板上方に設けられ、 前記薄膜トランジスタの上方に樹脂膜を設けることによ
り、前記薄膜トランジスタの上方に平坦な表面を設け、 画素電極が前記樹脂膜の上方に設けられ、前記ソース領
域及び前記ドレイン領域の一方に接続されていることを
特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項５】 ゲイト電極、該ゲイト電極上のゲイト絶
縁膜、ソース領域、ドレイン領域、および前記ゲイト絶
縁膜上のチャネル形成領域を含む薄膜トランジスタが、
基板上方に設けられ、 前記薄膜トランジスタの上方に透明樹脂膜を設けること
により、前記薄膜トランジスタの上方に平坦な表面を設
け、 画素電極が前記透明樹脂膜の上方に設けられ、前記ソー
ス領域及び前記ドレイン領域の一方に接続されているこ
とを特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項６】 ゲイト電極、該ゲイト電極上のゲイト絶
縁膜、ソース領域、ドレイン領域、および前記ゲイト絶
縁膜上のチャネル形成領域を含む薄膜トランジスタが、
基板上方に設けられ、 窒化珪素膜または酸化珪素膜が前記チャネル形成領域の
上方に設けられ、 前記窒化珪素または酸化珪素膜上に樹脂膜を設けること
により、前記薄膜トランジスタの上方に平坦な表面を設
け、 画素電極が前記樹脂膜の上方に設けられ、前記ソース領
域及び前記ドレイン領域の一方に接続されていることを
特徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項７】 請求項1、３、４、６のいずれか1項にお
いて前記樹脂膜はポリイミド樹脂膜であることを特徴と
するアクティブマトリクス型ＥＬ表示装置。 - 【請求項８】 請求項1、３、４、６のいずれか1項にお
いて前記透明樹脂膜はポリイミド樹脂膜であることを特
徴とするアクティブマトリクス型ＥＬ表示装置。 - 【請求項９】 請求項２または５において前記樹脂膜は
アクリル樹脂膜であることを特徴とするアクティブマト
リクス型ＥＬ表示装置。 - 【請求項１０】 請求項２または５において前記透明樹
脂膜はポリイミド樹脂膜であることを特徴とするアクテ
ィブマトリクス型ＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251540A JP2001125510A (ja) | 1995-11-17 | 2000-08-22 | アクティブマトリクス型ｅｌ表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32367495 | 1995-11-17 | ||
| JP7-323674 | 1995-11-17 | ||
| JP2000251540A JP2001125510A (ja) | 1995-11-17 | 2000-08-22 | アクティブマトリクス型ｅｌ表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31714196A Division JPH09197390A (ja) | 1995-11-17 | 1996-11-13 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007118238A Division JP2007298992A (ja) | 1995-11-17 | 2007-04-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001125510A true JP2001125510A (ja) | 2001-05-11 |
Family
ID=26571267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000251540A Withdrawn JP2001125510A (ja) | 1995-11-17 | 2000-08-22 | アクティブマトリクス型ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001125510A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197368A (ja) * | 2001-12-26 | 2003-07-11 | Samsung Sdi Co Ltd | 有機電界発光表示装置 |
| JP2004134356A (ja) * | 2002-05-24 | 2004-04-30 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2005056821A (ja) * | 2003-08-07 | 2005-03-03 | Samsung Sdi Co Ltd | 平板表示装置及びその製造方法 |
| JP2005338796A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100659756B1 (ko) | 2004-06-30 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| JP2009032699A (ja) * | 2001-01-18 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2009170434A (ja) * | 2001-12-18 | 2009-07-30 | Seiko Epson Corp | 表示装置 |
| JP2009231093A (ja) * | 2008-03-24 | 2009-10-08 | Casio Comput Co Ltd | エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル |
| US7791269B2 (en) | 2001-12-18 | 2010-09-07 | Seiko Epson Corporation | Display apparatus having light blocking layer, and electric device |
| US9755009B2 (en) | 2015-04-07 | 2017-09-05 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| CN112071915A (zh) * | 2019-06-10 | 2020-12-11 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法以及显示装置 |
| US12557490B2 (en) | 2023-01-04 | 2026-02-17 | Samsung Display Co., Ltd. | Display device |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720778A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Industrial Co Ltd | Image display unit |
| JPS582871A (ja) * | 1981-06-29 | 1983-01-08 | 株式会社東芝 | 液晶表示装置 |
| JPS6159473A (ja) * | 1984-08-31 | 1986-03-26 | 株式会社日立製作所 | 平面デイスプレイ用アクテイブマトリツクス |
| JPS61223721A (ja) * | 1985-03-28 | 1986-10-04 | Toshiba Corp | 液晶表示装置の製造方法 |
| JPS62278537A (ja) * | 1986-05-27 | 1987-12-03 | Toshiba Corp | アクテイブマトリツクス型表示装置用表示電極アレイ |
| JPH01124824A (ja) * | 1987-11-10 | 1989-05-17 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01155025U (ja) * | 1988-04-04 | 1989-10-25 | ||
| JPH02234134A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 液晶表示装置用アクティブマトリクス基板 |
| JPH04125683A (ja) * | 1990-09-18 | 1992-04-27 | Toshiba Corp | Ｅｌ表示装置 |
| JPH05224197A (ja) * | 1992-02-13 | 1993-09-03 | Casio Comput Co Ltd | 液晶表示素子 |
| JPH0611728A (ja) * | 1992-06-29 | 1994-01-21 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| JPH06138484A (ja) * | 1992-10-27 | 1994-05-20 | Nec Corp | アクティブマトリックス型液晶表示装置の画素構造 |
| JPH06160875A (ja) * | 1992-11-20 | 1994-06-07 | Seiko Epson Corp | 液晶表示装置 |
| JPH06175156A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 液晶表示装置 |
| JPH06222390A (ja) * | 1993-01-28 | 1994-08-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301052A (ja) * | 1993-04-12 | 1994-10-28 | Canon Inc | 液晶表示装置及びその製造方法 |
| JPH07128685A (ja) * | 1993-11-04 | 1995-05-19 | Seiko Epson Corp | 液晶表示装置 |
| JPH07234421A (ja) * | 1993-12-28 | 1995-09-05 | Canon Inc | アクティブマトリクス型液晶表示装置 |
| JPH0854836A (ja) * | 1994-08-10 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH09197390A (ja) * | 1995-11-17 | 1997-07-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
2000
- 2000-08-22 JP JP2000251540A patent/JP2001125510A/ja not_active Withdrawn
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720778A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Industrial Co Ltd | Image display unit |
| JPS582871A (ja) * | 1981-06-29 | 1983-01-08 | 株式会社東芝 | 液晶表示装置 |
| JPS6159473A (ja) * | 1984-08-31 | 1986-03-26 | 株式会社日立製作所 | 平面デイスプレイ用アクテイブマトリツクス |
| JPS61223721A (ja) * | 1985-03-28 | 1986-10-04 | Toshiba Corp | 液晶表示装置の製造方法 |
| JPS62278537A (ja) * | 1986-05-27 | 1987-12-03 | Toshiba Corp | アクテイブマトリツクス型表示装置用表示電極アレイ |
| JPH01124824A (ja) * | 1987-11-10 | 1989-05-17 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01155025U (ja) * | 1988-04-04 | 1989-10-25 | ||
| JPH02234134A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 液晶表示装置用アクティブマトリクス基板 |
| JPH04125683A (ja) * | 1990-09-18 | 1992-04-27 | Toshiba Corp | Ｅｌ表示装置 |
| JPH05224197A (ja) * | 1992-02-13 | 1993-09-03 | Casio Comput Co Ltd | 液晶表示素子 |
| JPH0611728A (ja) * | 1992-06-29 | 1994-01-21 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| JPH06138484A (ja) * | 1992-10-27 | 1994-05-20 | Nec Corp | アクティブマトリックス型液晶表示装置の画素構造 |
| JPH06160875A (ja) * | 1992-11-20 | 1994-06-07 | Seiko Epson Corp | 液晶表示装置 |
| JPH06175156A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 液晶表示装置 |
| JPH06222390A (ja) * | 1993-01-28 | 1994-08-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301052A (ja) * | 1993-04-12 | 1994-10-28 | Canon Inc | 液晶表示装置及びその製造方法 |
| JPH07128685A (ja) * | 1993-11-04 | 1995-05-19 | Seiko Epson Corp | 液晶表示装置 |
| JPH07234421A (ja) * | 1993-12-28 | 1995-09-05 | Canon Inc | アクティブマトリクス型液晶表示装置 |
| JPH0854836A (ja) * | 1994-08-10 | 1996-02-27 | Nec Corp | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH09197390A (ja) * | 1995-11-17 | 1997-07-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032699A (ja) * | 2001-01-18 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7791269B2 (en) | 2001-12-18 | 2010-09-07 | Seiko Epson Corporation | Display apparatus having light blocking layer, and electric device |
| JP2009170434A (ja) * | 2001-12-18 | 2009-07-30 | Seiko Epson Corp | 表示装置 |
| JP2003197368A (ja) * | 2001-12-26 | 2003-07-11 | Samsung Sdi Co Ltd | 有機電界発光表示装置 |
| JP2004134356A (ja) * | 2002-05-24 | 2004-04-30 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US7740515B2 (en) | 2003-08-07 | 2010-06-22 | Samsung Mobile Display Co., Ltd. | Flat panel display and method of fabricating the same |
| US7282855B2 (en) | 2003-08-07 | 2007-10-16 | Samsung Sdi Co., Ltd. | Flat panel display having light blocking layer |
| JP2005056821A (ja) * | 2003-08-07 | 2005-03-03 | Samsung Sdi Co Ltd | 平板表示装置及びその製造方法 |
| JP2005338796A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100659756B1 (ko) | 2004-06-30 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| JP2009231093A (ja) * | 2008-03-24 | 2009-10-08 | Casio Comput Co Ltd | エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル |
| US9755009B2 (en) | 2015-04-07 | 2017-09-05 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| CN112071915A (zh) * | 2019-06-10 | 2020-12-11 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法以及显示装置 |
| US12557490B2 (en) | 2023-01-04 | 2026-02-17 | Samsung Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458656B1 (ko) | 전계발광 디스플레이 | |
| KR100309629B1 (ko) | 표시장치 | |
| US5430320A (en) | Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current | |
| US7361931B2 (en) | Active matrix electro-luminescent display with an organic leveling layer | |
| JP3383535B2 (ja) | 半導体装置 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JPH09197390A (ja) | 表示装置 | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP2007298992A (ja) | 半導体装置 | |
| JP3383617B2 (ja) | 液晶表示装置又はｅｌ型表示装置 | |
| JP3383616B2 (ja) | 半導体装置 | |
| KR100645036B1 (ko) | 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법 | |
| JP2001109402A (ja) | 表示装置 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP4479994B2 (ja) | 半導体装置の作製方法 | |
| JP3360057B2 (ja) | 半導体装置 | |
| JPH0918009A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070919 |