DE2542102C2 - Datenverarbeitende Anlage - Google Patents

Description

Die Erfindung betrifft eine datenverarbeitende Anlage mit einem mehrere Speichermoduln umfassenden Speicher und mindestens einer den Zugriff zu den in den Moduln gespeicherten Daten bewirkenden Steuereinheit, der ein Zugriff zu einem ersten Speichermodul möglich ist, bevor eine Datenübertragung bezüglich eines anderen; vorher aufgerufenen Speichennoduls abgeschlossen ist

Eine solche datenverarbeitende Anlage ist aus der US-PS Re 26087 bekannt Diese bekannte Anlage umfaßt zwei Speicher, in die nacheinander abzurufende Daten abwechselnd eingespeichert sind, so daß die Daten abwechselnd aus beiden Speichern abgerufen werden können. Die bekannte Anlage erfordert jedoch einen zentral gesteuerten, streng abwechselnden Zugriff zu den beiden Speichermoduln in der Weise, daß sich die Speicherzyklen jeweils überlappen. Eine Ausdehnung des Systems auf mehr als zwei Speichermoduta erfordert eine entsprechende Änderung der Organisation der gesamten Anlage und insbesondere eine Änderung der Ausbildung der Steuereinheit Außerdem ist dann nur ein streng zyklischer Zugriff zu den Speichermoduln nach dem gemeinsamen Maschmentakt möglich.

Aus IEEE Transactions on Computers, VoL C-19, No. 1, Januar 1970, Seiten 47 bis 53, und aus der DE-OS 23 54 521 sind datenverarbeitende Anlagen bekannt die mehrere Speichermoduln umfassen, welche alle mit dem gleichen, zentral gesteuerten Speicherzyklus arbeiten und nur gleichzeitig aufgerufen werden Konnea tine Verschiebung der einzelnen Speicherzyklen gegeneinander ist nicht möglich. Die von allen Speichermoduln gelieferten Daten werden gleichzeitig verarbeitet beispielsweise an andere Speicherplätze Obertragen oder Rechenoperationen unterworfen. Es handelt sich also um eine Parallel-Verarbeitung, die es erforderlich macht, jedem einzelnen Speichermodul eigene Adressen- und Datenleitungen zuzuordnen.

Im Gegensatz dazu Hegt der Erfindung die Aufgabe zugrunde, eine datenverarbeitende Anlage der eingangs beschriebenen Art so auszubilden, daß sie von einer beliebigen Anzahl von Speichermoduln Gebrauch machen kann und dabei der Zugriff beliebig zu jedem der Speichermoduln erfolgen kann.

Diese Aufgabe wird nach der Erfindung dadurch gelöst daß die Speichermoduln von der Steuereinheit nacheinander aufgerufen und zur Datenübertragung veranlaßt werden können, daß jeder Speichermodul eine Anordnung zum Auslösen und Steuern des Ablaufs eines Arbeitszyklus und eine Anordnung zum Erzeugen von Signalen, die für den Betriebsmistand aes Speichermoduls charakteristisch sind, umfaßt und daß die Anordnung zum Auslösen und Steuern eine D; ienübertragung bezüglich ihres Speichennoduls erst dann zuläßt wenn die von dem anderen Speichermodul gelieferten, für dessen Betriebszustand charakteristischen Signale anzeigen, daß eine Datenübertragung bezüglich des anderen Speichermoduis abgeschlossen ist

Die erfindungsgemäße Anlage unterscheidet sich demnach von den bekannten Anlagen grundsätzlich dadurch, daß jeder Speichermodul eine eigene Anordnung zum Auslösen und Steuern des Ablaufs eines Arbeitszyklus aufweist, se daß der Arbeitszyklus jedes Speichermoduls unabhängig von den Arbeitszyklen der anderen Speichermoduln und unabhängig von einem zentralen Taktsysteir ablaufen kann. Es ist also nicht nur eine synchrone, senden auch eine asynchrone Arbeitsweise möglich. Zusätzlich enthah jede. Speicncmuxi-ii Einrichtungen, die dafür sorgen, daß eine Datenübertragung von oder zu einem aufgerufenen Speichermodul nur stattfindet wenn keine Datenübertragung zu anderen Speichermoduln erfolgt JEs ist also eine serielle Verarbeitung der von den Speichermoduln gelieferten Signale möglich, so daß alle Speiehermoduln an eine gemeinsame Daten-Sammelleitung angeschlossen werden können. Da die Speichermoduln nicht gleichzeitig aufgerufen zu werden brauchen, sondern zeitlich

' gestaffelt arbeiten können, genfigt auch die Anwendung einer einzigen, gemeinsamen Adressen-Sammelleitung: Da jeder Speichermodui seine eigenen Steuereinrichtungen urofeßt, ist bei einer Änderung der Anzahl der Speichermoduln !(einerlei Eingriff an den zentralen Einrichtungen der Anlage erforderlich. Dsher kann eine nach der Erfindung ausgebildete Anlage beliebig erweitert werden. Insbesondere besteht auch die Möglichkeit, die datenverarbeitende Anlage mit mehreren Zentraleinheiten zu versehen, die zu dem den to mehreren Spek&ermoduln umfassenden Speicher Zugriff haben.

Wenn eine datenverarbeitende Anlage für einen Betrieb nut mehreren Zentraleinheiten eingerichtet ist kann der Zugriff der Zentraleinheiten zu einem einzigen quasisynchronen (nicht vollständig asynchroner Ablauf der Zentraleinheit- und Speicher-Arbeitszyklen) Speichersystem durch die Anwendung einer einzigartigen Zeitmultiplex-Technik erfolgen, für welche die Anwendung einer einzigen Adressen-Sammelleitung τα und einer einzigen Daten-Sammelleitung genfigt und die einen hoebwirksanaec Betrieb bei relativ geringen zusätzlichen Kosten ermöglicht, welche durch Konstruktion und Herstellung der hierfür notwendigen Steuerlogik bedingt sind. Wie im folgenden näher ausgeführt wird, können bei der im Zeitmultiplex arbeitenden Ausfühnmgsform der Erfindung zwes Zentraleinheiten, die mit dem gleichen Speichersystem zusammenarbeiten and nicht gleichzeitig Zugriff zu dem gleichen Speichermodul wünschen, jeweils mit ihrer vollen Arbeitsgeschwindigkeit arbeiten, ohne daß eine Verminderung der Gesamtleistung des Systems eintritt Wenn vier Zentraleinheiten Zugriff zu der gleichen Speicberemheit haben, können die Zentralsinbetten mit zeitlicher Versetzung paarweise betrieben werden, wie es ebenfalls nachstehend mehr im einzelnen erläutert wird. In diesem Fell findet eine Verminderung der Leistung nur statt wenn zwei Zentraleinheiten im gleichen Zeitabschnitt beide Zugang zur Adressen-Sammelleitung oder zur Daten-Sammelleitung oder wenn zwei Zentraleinheiten in verschiedenen Zeitabschnitten Zugriff zum gleichen Speichermodul wünschea

Im Fall einer datenverarbeitenden Anlage mit Mehrfachverarbeitung, die beispielsweise vier Zentraleinheiten umfaßt, ist dafür Sorge getragen, daS jeder Vorgang, beispielsweise eine Informationsübertragung, auf der Adressen-Sammelleitung oder der Daten-Sammelleitung in einem festen Zeitabschnitt stattfindet, der in einer ganzzahligen Beziehung zu der Mindestzeit steht, die für ein Befehlswort benötigt wird. Wenn beispielsweise die Mindestzeit eines Befehlswortes 200 ns beträgt, ist jeder Leitungsvorgang so ausgelegt, daS er in 100 ns stattfinden kann. Die Gesamtzeit des Befehlswortes ist dcainach in zwei Abschnitte unterteilt und es führt eine Gruppe der Zentraleinheiten die gewünschten Adressen- und Daten-Übertragungen während eines ausgewählten Zeitabschnitte^ beispielweise dem Λ-Abschnitt, und die andere Gruppe der Zentraleinheiten die Übertragungen während des anderen Zeitabschnittes, dem ^-Abschnitt, aus.

Die Steuerung der Multiplex-Arbehsweise erfolgt mit Hilfe einer Steuereinheit (MPQ, die zwischen die Zentraleinheiten und das Spdehersystem geschaltet ist Die Steuereinheit bestimmt die Prioritäten des Zugriffs der verschiedenen Zentraleinheiten zu dein Spskazrsy- e stern gemiß einer verbestimmten Zuordnung von Prioritäten zu dan einzelnen Zentraleinheiten. Beispielsweise erhält bei einem System mit vier Zentraleinheiten eine davon die höchste Priorität, eine zweite die nächsthöchste Priorität und die beiden restlichen effektiv gleiche, abwechselnde Prioritäten.

Einzelheiten und Ausgestaltungen der Erfindung, insbesondere bezüglich der Verschachtelungs- und Überlappungsvorgänge sowie der Ausbildung der Steuereinheit in Verbindung mit den Zentraleinheiten und den Speichermoduln des Speichersystems, werden Anhand der folgenden Beschreibung und der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert Es zeigt

Fi g. i das Blockschaltbild einer datenverarbeitenden Anlage nach der Erfindung mit einer einzigen Zentraleinheit und einem Speichersystem,

F i g. 2 das Blockschaltbild eines typischen Speichermoduls des Speichersystems der Anlage nach Fig. I.

Fig.3 das Schaltbild eines Teils der in einem Speichermodul nach Fig.2 vorhandenen Logikschaltung,

Fig.3A eine Tabelle, welche die verschiedenen Verbindungsm&güchkeiten in der Logikschaltung nach F ig. 3 wiedergibt,

F i g. 4 bis 10 weitere Teile der in dem Speichermodul nach Fig 2 verwendeten LogikschaltuHg,

Fig los Blockschaltbild einer datenverarbeitenden Anlage nach der Erfindung, die mehrere Zentraleinheiten, ein gemeinsames Speichersystem und eine damit zusammenwirkende Steuereinheit umfaßt,

Fig. 12 eine graphische Darstellung einer Ausführungsform der in der Anlage nach Fig. 11 verwendeten Zeitmulf ^ex-Technik,

F i g. 13 bis 18 grsni^—Η*· Darstellungen von typischen, in der Anlage nach Fig. 11 auftretenden Signalen zur Erläuterung verschiedener Betriebszustand^

Fig. 19 das Blockschaltbild einer Ausführungsform der Steuereinheit der Anlage nach Fig. 11 und

Fig.20 bis 28 verschiedene Teile der in der Steuereinheit nach F i g. 19 verwendeten Logiksdialtungea

Wie aus F i g. 1 ersichtlich, ist ein einziges Speichersystem 10, das eine Anzahl getrennter Speichermoduln, die später noch im einzelnen beschrieben und dargestellt werden, umfaßt so angeordnet und ausgebildet daß es mit einer Zentraleinheit 11 verkehren kann. Die Zentraleinheit 11 hat Zugang zu einer Adressen-Sammelleitung 16 und zu einer Daten-Sammelleitung 17, so daS von der Zentraleinheit geeignete Informationen über Adressen einem ausgewählten Speichermodul zugeführt und Daten zwischen der Zentraleinheit und dem ausgewlhlten Speichermodul fibertragen werden können. Bei dem hier beschriebenen Ausführungsbeispiel ist die Adressen-Sammelleitung eine Emnchtungsleitung für achtzehn Bit und die Da.ien-Samme^?*jjäing eine in beiden Rictgen benutzbare Leitung für sechzehn Bit Die Scinntisteflensignale zwischen der Zentraleinheit 11 und dem Speichersystem 10 umfassen fünf Spekfeersteuersgnale i* die sit MCi bh MCS bezeichnet sied und die Informationen übermitteln, welche die Adresse und sine Datenanforderung von der Zentraleinheit an das Speichersystem betreffen. Zwei den Spekherzusiand angebende Schnittstellensignale 19, die vom Speichersystem der Zentraleinheit zugeführt werden, liefern eine Information über den Zustand des Speichermoduls, zu welchem Zugriff gewünscht wird. Diese Speicherzustandsigntls sind in Fig. 1 mit AiSl und MSO bezeichnet Weitere Signals, die sich auf eine Steuerung der Adressen- und Datenübertragung bezieben, sowie Adressen- und Speicher-Wählsignale

2§42 102

stehen fur einen Betrieb knit mehreren Zentraleinheiten zur Verfügung und sind in Fig. 11 dargestellt 'Sie werden jedoch für den Betrieb mit einer einzigen Zentraleinheit nicht benötigt, stehen jedoch für einen Betrieb mit mehreren Zentraleinheiten in Verbindung mit dem einzigen Speichersystem 10 zur Verfügung ύρΔ werden später anhand der F ί g. 11 bis 27 erttütsrt >

Das Speichersystem 10 nach Fig. 1 kamt in relativ kleine Blöcke oder Speichennoduln unterteilt werden, von denen jeder beispielsweise 8KL oder 16K Speicher-Wörter «nthllt Jeder Speichermodul enthält "die gesamte Takt- und Steuerlogik, die für einen von den anderen Speichennoduln unabhängigen Betrieb erforderlich ist Beispielsweise erfolgt bei ^inem Κέα-speichersystem, wenn die Zentraleinheit Informationen aus einem bestimmten Speichermodul ausliest, wie beispielsweise beim Holen eines Befehls, das Wiedereinschreiben der Daten in den adressierten Platz eines solchen Speichermoduls automatisch durch den Speichermodul selbst, nachdem die Zentraleinheit die Daten erhalten hat. Die Anordnung der Logik im Speichermodul die erforderlich ist, um ein Wiederejnschreiben der Daten unabhängig von der Zentraleinheit zu ermöglichen, gestattet es der Zentraleinheit, zum Abrufen des nächsten Befehls oder zur Verarbeitung der gerade abgerufenen Daten unabhängig vom Speichersystem fortzuschreiten.

Weiterhin kann das Speichersystem so ausgebildet sein, daß es für Verschachtelungsverfahren geeignet ist Bei nicht verschachtelten Speichersystemen sind Gruppen von Speicherwörtern, beispielsweise Befehlswörtern, die normalerweise nacheinander gebraucht werden, häufig in dem gleichen Speichermodul gespeichert

Speichermodul

Infolgedessen können nacheinander gebrauchte Wörter nicht gleichzeitig zur Verfugung stehen, da in einem Spiichemsodul zur gleichen Zeit nur der Zugriff zu je einem Wort möglich ist Die Verschachtelung von Wörtern im Speicher vermindert die Wahrscheinlichkeit,, daß nacheinander gebrauchte Speicherwörter sich im gleichen Spdchermodul befinden, während die Wahrscheinlichkeit erhöht wird, daß zu nacheinander gefcriuchten Wörtern ein gleichzeitiger Zugriff möglich ist Gemlß einer solchen Verschachtelung der Speicher-Wörter weiden Wörter, von denen angenommen wird, daß sie normalerweise nacheinander benutzt werden, in ve'ndiiedeneri Spekhermoduln gespeichert

Um das Prinzip der Versehachtelisng an einem extrem vereinfachten Beispiel zu erläutern, sei angenommen, daß das Speichersystem zwei Speichennoduln umfaßt, von denen jedes vier Speicherwörter aufnimmt Bei einen) nichtverschachtelten System werden die acht Wörter, die normalerweise nacheinander benutzt werden, also in der Reihenfolge der Wörter 0,1,2,3,4,5, 6,7, so gespeichert, daß sich die Wörter 0,1,2 und 3 im Speichermodul Nr. 1 und die Wörter 4, 5, 6 und 7 im Spsichennodul Nr. 2 befinden. Bei einer Zweifach-Verschachtelung können diese Wörter abwechselnd in jeden Speichennodul eingegeben werden, so daß sich die Wörter 0,2,4 und 6 im Speichermodul Nr. 1 und die Wörter 1,3,5 und 7 im Spekhermcdul Nr. 2 befinden.

Wird die Verschachtelung auf eine achtfache VerscnEchtefamg ausgedehnt, also auf ein System mit acht Speichennoduln, können die aufeinanderfolgenden Wörter in den verschiedenen Speichennoduln angeordnet sein, wie es die folgende Tabelle zeigt

	Nr. 1	Nr. 2	Nr. 3	Nr. 4	Nr. 5	Nr. 6	Nr. 7	Nr. 8
	0	1	2	' 3	4	5	6	7
	10	11	12	13	14	15	16	17
Wörter	20	21	22	■73	24	25	26	27

Ohne Verschachtelung bezeichnet normalerweise djas oder die höchststellige(n) Bit(s) einer Adresse den adressierten Speichermodul, während die übrigen Bits der Adresse das spezielle Wort innerhalb des Spekhexmcduls bezeichnen. Demnach wird in einejn 64K-Speichersystem, das von acht 8K-Speichemoduln Gebrauch macht, eine 16-Bit-Adresse benötigt, deren drei höchststeHigen Bits das adressierte Modal bezeichnen, wihrend die restlichen 13 Bits das spezielle Wort der sieb im Speicher befindenden achttausend Wörter bezeichnen.

Der Aufbau und die Betriebsweise der nach, der Erfindung vorgesehenen Speichermcdula kann der Zugriff zum Speicher und der Lesevorgang in einer verminderten Gesamtarbeitszeit erfolgen, unabhängig davon, ob von einer Verschachtelung Gebrauds gemacht wird oder nicht Danach ist die Steueriogik so ausgebildet, daß eine Überlappung der Zagriff- und Lesevorgiage stattfinden kann, die. es der Zentraleinheit ermöglicht, den Zugriff und den Lesevorgang ij bezug auf einen zweiten Speichermodul zu beginnen, bevor die Datenübertragung bezüglich eines ersten Speichermoduls abgeschlossen ist, wie es im folgend» beispielsweise dargestellt wird.

Wenn ein solcher Betrieb mit einer Einrichtung gekoppelt wird, bei der die Moduln verschachtelt sind, ergibt dies eine höchst wirkungsvolle Gesamtanord naag. Die Verschschielungsiechnik reduziert die Wahr- scheinJkhkeit, daß gleichzeitig ein Zugriff zu zwei Adressen im gleichen Speichermodul verlangt wird. Die Öbertappungstechnik nutzt diese Tatsache aus, indem sie im wesentlichen gleichzeitig einen Zugriff und einen Lesevorgang bei zwei verschiedenen Speichsrmoduln ennög&cät, so daß die Gesamtarbeitszeit bedeutend verr^xJertwird

Wenn beispielsweise ein erster Modul (z.B. Modi) adressiert wird, weil Daten auszulesen sind, und ein zweiter Modul (z.B. Mod2) unmittelbar nach dem ersten Modul adressiert wird, um darin enthaltene Daten auszulesen, können beide Moduln ihre Lese-und Wiederemscrrelb-Operationea in einer überlappenden Weite ausführen, wie es nachstehend gezeigt wird. Jeder unten dargestellte Zeitabschnitt hat die Dauer eines normalen Arbeitszyklus der Anlage, betragt also beispielsweisegemlß des obigen Angaben 200 ns.

230243/163

Befehle der
Zentraleinheit

MODI
Betrieb

MOD 2
Betrieb

Adresse
Modi

Ruhezustand

Lesen Mod

Adresse
Modi Lesen
Modi

Lesen des

adressierten

Wortes Wiedereinschreiben

Ruhezustand Lesen des
adressierten

Wortes

Ruhezustand

W lederemschreibcr.

Demnach ermöglicht der überlappende Betrieb, daß beide Moduln in nur vier Zeitabschnitten aufgerufen und gelesen werden, weil zu dem zweiten Modul der Zugriff freigegeben wird und darin der Lesevorgang beginnen kann, bevor die Datenübertragung für den ersten Modul abgeschlossen war. Solange zwei verschiedene Moduln im Spiele sind, ist dieser Zustand bei Anwendung der Verschachtelungstechnik wahrscheinlicher.

So ist beispielsweise bei Anwendung einer Verschachtelungstechnik die Zeit, die zum Lesen oder Schreiben vier aufeinanderfolgender Wörter benötigt wird, gegenüber ctt Zeit, die bei nichtverschachtelten Systemen benötigt wird, bedeutend reduziert Wenn beispielsweise die Zeit, die zum Lesen von vier aufeinanderfolgenden Worten? in einem nichtverschachtelten Speichersystem benötigt wird, unter Verwendung der Übsriappungs-Technik 3,2 us beträgt, erfordert der gleiche Vorgang bei einer Zweifach-Verschachielung nur 1,2 us und bei einer Vierfach-Verscaachtdung nur 1,2 us. Die Schreibzeit wird in gleicher Weise von 3,2 us bei einem nichtverschachtelten System auf Ifi us und 0ß us bei einer Zweifach- bzw. Vierfach-Verschachtelung reduziert

Wie oben angegeben, arbeitet das bei der erfindungsgemäSen Anlage verwendete Speichersystem quasisynchron und es ist jeder Speichermodul für eine Synchronisierung der Datenübertragung zu oder von dem Speichermodul verantwortlich. Hicizu dienen die beiden in Fig. 1 dargestellten Speicherzusteodsteituagen, weiche die Speicherzustandsignale tttSOundMSi fahren. Wenn die Zentraleinheit Zugriff zu einem bestimmten Speichermodul verlangt und dieser Modul infolge einer früheren Anforderung einer Datenübertragung in einem »Besetzt«-Zustand ist, wird der Spek&ermodul das Signal MSO liefern, um die Zentraleinheit von seinem Besetzt-Zustand zu unterrichten. Wenn der Speichermodul dann frei wird, um der Zentraleinheit zu dienen, wird das Signal MSO nicht linger abgegeben. Wenn die Zentraleinheit Informationen aus einem vorher ausgelösten Speichermodul auszulösen wünscht und die Daten für einen Lesevorgang und eine folgende Übertragung auf die Daten-Sammelleitung nicht bereit sind, liefert der Modul das Signal AiSl, um die Zentraleinheit davon zu unterrichten, daß sie auf die Bereitstellung der Daten warten muß. Wenn der Modul endlich bereit ist, Daten zu übertragen, wird das Signal MS1 nicht länger geliefert und es stehen die Daten zur Übertragung auf der Daten-Sammelleitung zur Verfügung.

Wenn die Zentraleinheit Daten in einen Speich^rmodul einzuschreiben wünscht, das vorher ausgelöst worden ist wird der Modul die Daten unmittelbar annehmen, dh, daß das Signal MSl nicht geliefert wird, und verhindert, daß die neuen Daten in ein I/O-Puffer eingegeben werden. Die neuen Daten werden in den adressierten Platz eingeschrieben.

Die Steuerung des Speichermoduls durch die Zentraleinheit erfolgt durch die Verwendung einer geeigneten Logik zur Erzeugung der Speichersteuersignale MCi bis MC 5. Diese Signale und deren Verwendung wird im folgenden mehr im einzelnen erläutert Die Logik zur Erzeugung dieser Signale braucht hier nicht im einzelnen beschrieben zu werden, da die Erzeugung solcher Signale für jede spezielle datenverarbeitende Anlage dem Fachmann bekannt ist Ein Beispiel für eine solche Logik ist in den US-Patentanmeldungen »Microprogram Data Processing System« und »Microprogram Data Processing Technique and Apparatus«, von Ronald K Grüner bzw. Ronald H. Grüner und Carl L Alsing beschrieben.

Wie Fig. 1 erkennen läßt löst ein Signal MCi einen ausgewählten Speichermodul aus, wenn dieser Modul nicht gerade im »Besetzt«-Zustand ist We-ji das Signal MCl vorliegt, ist die Speicheradresse stets auf der 18-Bit-Adressen-Sammelleitung 16 vorhanden. Diese Adresse wird von jedem Spelchermodul geprüft und es wird demgemäß der richtige Modul gewählt

Das Signal MC2 wird erzeugt wenn gewünscht wird, daß ein ausgewählter Modul nicht ausgelöst wird. Demgemäß kann ein solches Signal nur vorliegen, wenn auch das Signal AiCl vorliegt Demgemäß wird, wenn ein Speichermodul gerade nicht »besetzt« ist und das Signal AfCl zur Auswahl dieses Moduls vorliegt, das Vorliegen des Signals MCI das Auslösen des ausgewählten Moduls verhindern. Demgemäß bleibt dieses Speichermodnl im »Frek-Zustand.

Die Signale MC3 und MCA werden als Signalkombination erzeugt und sind in geeigneter Weise codiert, wie

eo es unten bezüglich der entsprechenden Signale behandelt wird, die jeder der Zentraleinheiten zugeordnet sind, so daß die Funktionen NUR LESEN (ohne Wisderemschreib-Vorgang), NUR SCHREIBEN oder LESEN (mit Wiedereinschreib-Vorgang) ausgeführt

werden.

Demgemäß bestimmen die Signale MCS und MC4 die Art der Datenübertragung, weiche die Zentraleinheit bezüglich des gewählten Speichermoduls auszufüh-

rcn wünscht, nachdem die Zentraleinheit mit Erfolg einen Speicherzyklus ausgelöst hat Die Codierung dieser Signale ergibt sich aus der folgenden Tabelle.

Darin sind die Bezeichnungen T (True) und F (False) dazu benutzt, um anzuzeigen, ob diese Signale vorliegen oder nicht vorliegen.

MC4

Funktion

	F	NULL
F	T	NUR LESEN
T	F	SCHREIBEN
T	T	LESEN

d.h., es findet kein Vorgang statt

d.h., der ausgewählte Modul ist zu lesen, jedoch ist der Sf -icherzyklus noch nicht abgeschlossen

d. h., es wird dem ausgewählten Speichennodul ein Schreibsignal zugeführt und der Speicherzyklus abgeschlossen

d.h., der gewählte Speichermodul ist auszulesen und es wird der Speicber-

zyklus vollendet.

Wenn unter Verwendung des vorstehend beschriebenen Codes eine LESE-MODIFIZIER-SCHREIB-Operation durchgeführt werden soll, geben die codierten Signale zunäcnst de Funktion NUR LESEN an, wonach die Funktion SCHREIBEN folgt Die Signale MC~3 und MC4 liegen einzeln oder gemeinsam so lange vor, wie das Sipnal MSO oder MS1 vorhanden ist

Das Signal %fC~5 zeigt an, daß eine Zentraleinheit den zur Datenübertragung dienenden Teil eines Speicherzy klus zu spen μ wünscht infolgedessen verhindert dieses Signal die Benutzung der Daten-Sammelleitung durch diesen Speichermodul, so daß die Sammelleitung verfügbar bleibt

Ein typischer Speichermodul, der in Verbindung mit einer oder mit mehreren Zentraleinheiten geeignet ist ist in Fig.2 dargestellt Zunächst bezieht sich die Beschreibung auf die Verwendung nur einer Zentraleinheit mit dem Speichersystem. Eine Beschreibung der Abschnitte des Speichermoduls, die linem Zusammenwirken mit mehreren Zentraleinheiten dienen, erfolgt später. Während Fig.2 die Gesamtanordnung eines Speichermoduls in Form eines relativ allgemeinen Blockschaltbildes zeigt, sind spezielle Logikanordnungen zur Ausführung der allgemein behandelten Funktionen in den Fig.3 bis 10 dargestellt Wie aus Fig.2 v> ersichtlich, empfängt die Adressenlogik 20 das Signal AiCl und geeignete Adressensignale von der Zentraleinheit Diese Signale bezeichnen den speziellen Speichermodul, zu dem Zugriff gewünscht wird, wie es Fig.3 mehr im einzelnen zeigt Der gewählte Speichermodul liefert dann ein internes Adressenwählsignai, das der Befehlslogik 21 zugeführt wird, um die Operation des Speichermoduls auszulösen.

Die Befehlslogik 21 empfängt das interne Adressenwählsignal sowie die Speichersteuersignale MC2, MC3, MC\ und MC5 und liefert geeignete interne Signale zur Steuerung der Funktion des Speichermoduls, nämlich Signaie zum Auslösen von Operationen des Speichermoduls- zur Durchführung von Lese- und Schreib-Operationen oder zum Verhindern eines Auslösens des Speichermoduls oder einer Datenübertragung, wie es F i g. 4 mehr im einzelnen zeigt

Der Arbeitszyklus des Speichermoduls wird von einem Taktgeber 22 gesteuert, bei dem es sich um einen üblichen Gray-Code-Taktgeber handelt, der mit einer bestimmten Zeitbeziehung zu einem System-Taktsignal (SYS einarbeitet und interne Taktimpulse liefert, wie sie der Speichennodul für seine Funktion benötigt, wie es im einzelnen in Fig.5 dargestellt ist Das Zustandsregister 23 liefert geeignete Signale zur Anzeige, ob gerade eine Datenübertragung bezüglich dieses Moduls stattfindet, ob der Speichermodul darauf wartet, daß eine Datenübertragung bei einem anderen Speichermodui ausgeführt wird, oder ob der Speichermodul sich im richtigen Zustand befindet, um einzuschreibende Daten aufzunehmen. Solche Zustandssigna-Ie hängen allgemein von den Funktionssignalen und ■c'en internen Taktsignalen sowie dem Speicherzustandsignal MS\ über der Eingangslogik 23,4 ab. wie es F i g. 6 im einzelnen zeigt

Das letztgenannt? Signal wird von der Zustandslogik 24 erzeugt, das die beiden Speicherzustandssignale MSO und MSl in Abhängigkeit von geeigneten Funktions- und Taktsignalen erzeugt und auch ein Signal liefert, das den »Besetzt«-Zustand des Speichers anzeigt wie es in F i g. 7 näher dargestellt ist

Die FOhllogik 25 spricht auf die internen Taktsignale des Speichermoduls an um übliche Lese-, Schreib-, Abtast- und Sperrsignale für den Betrieb eines Kernspeichers zu erzeugen, wie es in Fig.8 im einzelnen dargestellt ist Die Prioritätslogik 26 und die Leitungslogik 27 werden später bezüglich der Arbeitsweise mit mehreren Zentraleinheiten behänden unJ sind im einzelnen in den F i g. 9 und 10 näher dargestellt Die Pufferregister 28 und 29 haben einen allgemein bekannten Aufbau. Das Pufferregister 23 ist das Adressenregister, das die Adressensägnale aufnimmt und die Speicheradresse für die spezieilen X/Y-Hernspeicher lieiert Das Pufferregister 29 ist das Datenregister, das entweder die ge'esenen Daten zur Übertragung vom Spsichermodul auf die Daten-Sammelleitung oder die Schreibdaten zur Übertragung von der Daten-Sammelleitung auf den Speichermodul aufnimmt Der Aufbau und die Wirkungsweise solcher Register ist allgemein bekannt und braucht hier nicht näher erläutert zu werden.

Wie aus Fig.3 ersichtlich, bilden die Adressenbits XPA 2, PAlund PA 2 die drei höchststeUigen Bits der 16 Bit (XPA2 und PAi bis PAiS) umfassenden Adresse, die angeben, welches der acht 8K-Speichermoduln in einem nichtverschachtelten 8-ModuI-{64K)-Speichersystem adressiert worden ist Statt dessen können auch die drei letztsteüigen Bits PA13, PA14 und PA i.5 für die Angabe benutzt werden, welches der acht Moduln in einem 8-fach verschachtelte* _«ystem adressiert worden ist, wie es oben behandelt wurde. Verschiedene Kombinationen einer Zweifach-, Vierfach- und Achtfach-Verschachtelung bei einem von 8K-Moduln Gebrauch machenden Speichersystem können gemäß den in der Tabelle nach Fig.3A veranschaulichten Verbindungen hergestellt werden. Weiterhin können zusätzliche Adressenbits XPA 0 und XPA1 dazu benutzt werden, die Speicherkapazität auf 256 000 Hitze zu erhöhen, indem beispielsweise 32 8K-Speichermoduln verwendet werden. In diesem Fall werden fünf Bits benötigt, um ein Speichennodul zu

ί3

kientifizisren, so daß die A Jresse 18 Bits umfassen muß. Ia jedem FaS wird, wenn eise Adresse in einen bestimmten Speicfaermodul gewählt wird, von der Adressealogik 20 das Signal ADDRSEL zascmmen mit drei Speicherwählbits MASEL 13, MASEL 14 und MASEL 15 gebildst, welche die drei letzten Bits de' Platzadresse sind, weiche Bits entweder die höchste! ι gen Bits, die letztsielBgen Bits oder eine Kombination davon sind, je nachdem, ob das System verschachtelt ist oder nicht to

Fig.4 zeigt die spezielle Logik zur Erzengang eines Signals STARTMEM, wenn das Signal ADDRSEL vorliegt and das Auslösen einer Funktion verhinderte Signale BUSY oder MC2 fehlen. Ein Signal DATA ENABLE wird zur Freigabe des Datenregisters 29 geliefert, vorausgesetzt, daß das Signa! MC5 nicht angibt, daS eine Sperrung der Datenübertragung gefordert wird, und weiterhin vorausgesetzt, daß das Signal PORT COMP nicht anzeigt daß der Modul die Datenübertragung bezüglich eines anderen Moduls (WATTING) abwarten muß und nicht anzeigt daß gerade eine Datenübertragung stattfindet (TRANS-PEND).

Fig.5 veranschaulicht den nach dem Gray-Code arbeitenden Taktgenerator zur Erzeugung der · ier Taktimpulse MTGO, MTGX. MTG2 und MTGZ, die gemäß bekannten Prinzipien für die Gray-Code-Tsktgebung benötigt werden. Die Speicher-Taktimpulse stehen in einer bestimmten zeitlichen Beziehung zu den T?ktimpulsen der Zentraleinheit die von dem System-Taktsignal SYS CLK gesteuert wird, das dein Takteingang des Taktgebers 22 zugeführt wird.

F i g. & zeigt die Eingangslogik 23A für das Zustandsregister 23, das ebenso wie der Taktgeber 22 in bestimmter zeitlicher Beziehung zu dsm Taktgeber der Zentraleinheit über das Signal SKS CLK steht Demgemäß zeigt das Signal TRANSPEND an, daß gerade eine Datenübertragung stattfindet Demgemäß wird dieses Signal immer gestellt wenn der Speichermodul ausgelöst wird, und wird gelöscht wenn die Datenüber- « tragung zu oder von dem Speichermodul beendet ist Das Signal WAITING wird gestellt wenn der Speichermodul aasgelöst ist aber bereits für einen anderen Speichermodul eine Datenübertragung stattfindet so daß der fragliche Modul warten muß, bis der andere Modul die Datenübertragung abgeschlossen hat Das Signal WAUTNG wird gelöscht wenn die Datenübertragung bezüglich des anderen Moduls erfolglich abgeschlossen wurde.

Ein Signal MBLOAD wird gestellt wenn von der Zentraleinheit ein Schreibbefehl empfangen wird und der Speicher sich in einem Taktzustand befindet um Daten zuin Enxscnreiben in den spcicnernioom atnzunehmen. Das Signal bleibt bis zum Ende des Speicherzyklus besiehea Das Signal MBLOAD wird nur gestellt wenn ein Zustand WRITE vorliegt während es unter allen anderen Bedingungen ungestellt öieiDt

Die Zustandslogik nach Fig.7 liefert die Signale MSQ, MSX und BUSY. Das Signal MM teilt der Zentraleinheit mit daß der Speichermodul besetzt ist während das Signal MSl die Zentraleinheit davon unterrichtet, daß die Daten noch nicht zur Übertragung bereit sind, also der Speicher noch nicht den Punkt in seinem Taktzyklus erreicht hat, zu dem die Daten zur Verfugung stehen, beispielsweise den Zustand MTQ · MTG 3 bis Gray-Code-Taktzykhis. Demgemäß unterbricht dieses Signal dia Funktion der Zentraleinheit bis die Daten verfügbar sind. Weiterhin Gefert der Speichermodul, wenn es einem vorhergehenden Aufruf für eine Datenübertragung nachkommt ¹^"" Signal BUSY zusammen mit dem Signa! A£S0, um anzuzeigen, daß der Modul für eine Datenübertragung nichi zur Verfügung steht

Die in F i g. 8 dargestellte Fühllogik 25 hat, wenn sie von einer Gray-Code-Taktgebcng Gebrauch macht, einen üblichen Aitfban und dient in bekannter Weise zur Erzeugung der Signale READ I, READ 2, STROBE, INHIBIT und WRITE, die für det Betrieb eines Λ/y-Kernspeichers benötigt werden.

Obwohl die vorstehende Beschreibung die Wirkungsweise einer erfindungsgemäßen Anlage mit einer einzigen, mit dem Speichersystem zusammenwirkenden Zentraleinheit behandelt ist es auch möglich, mehrere Zentraleinheiten zusammen mit einem einzigen Speichersystem zu betreiben. Bei der in Fig. 11 dargestellten Ausführungsform ist ein einziges Speichersystem 10. das eine Anzahl getrennter Speichermodutn umfaßt wie sie vorstehend behandelt worden sind, so susgebildet und angeordnet daß zu ihm vier Zentraleinheiten 11,12,13 und 14 Zugriff haben, die auch mit A 0, A1, BO und B X bezeichnet sind. Eine den Betrieb mit mehreren Zentraleinheiten steuernde Steuereinheit 15 ist mit j&n vier Zentraleinheiten und dem Speichersystem so verbunden, daß sie einen Multiplexbetrieb der Zentraleinheiten mit dem Speichersystem unter Berücksichtigung vorbestimmter Prioritäten ermöglicht Jede der Zentraleinheiten 11 bis 14 hat im Zeitmultiplex Zugang zu der einzigen Adressen-Sammelleitung 16 und der einzigen Daten-Sammelleitung 17. Diese Sammelleitungen wurden oben bereits bezüglich des Betriebs mit nur einer Zentraleinheit behandelt. Der Zeitmultiplex-Betrieb erfolgt unter dem Einfluß der Steuereinheit in der Weise, daß eine geeignete Adresseninfonnation von der Zentraleinheit einem ausgewählten Speichermodul zugeführt und Daten zwischen dieser Zentraleinheit und dem ausgewählten Speichermodul übertragen werden können. Die Schnittstellensignale zwischen jeder der Zentraleinheiten Il bis 14 und der Steuereinheit 15 umfassen jeweils fünf Speisesteuersignale 18, die mit XMCl bis XMC5 bezeichnet wird, wobei A"für die jeweilige Bezeichnung AO, AX, BQ oder BX der entsprechenden Zentraleinheit steht um Informationen bezüglich der Adressen und Datenabrufe von jeder Zentraleinheit zur Steuereinheit 15 zu übermitteln. Drei zusätzliche Schnittstcl-Icnsignale 19, die von der Steuereinheit 15 jeder Zentraleinheit zugeführt werden, liefern Informationen über die Zulassung des Antrags einer Zentraleinheit auf Zugang zu der Adressen- oder Daten-Sammelleitung. Die 'letztgenannten Signale sind in F i g. i mit XADDRSEL, XMEMSEL und XMSO bezeichnet wobei X wiederum für die Bezeichnung AO, AX, BO oder B1 der jeweiligen Zentraleinheit steht

Die Schnittstellensignale zwischen der Steuereinheit und dem speichersystem umiassen tont uatenaoruisignale von der Steuereinheit an die Speichereinheit bei denen es sich effektiv um die gleichen Signale handelt die auch bei einem Betrieb mit nur einer Zentraleinheit dem Speichersystem zugeführt werden und die hier mit AfCl bis MCS bezeichnet sind. Weiterhin finden vier Anschluß-Codesignale Verwendung, die eindeutig die Adressen- und Datenanschlüsse der aufrufenden Zentraleinheit bezeichnen und die im folgenden als APORTO, APORTt, DPORTQ und DPORTt bezeichnet sind. Zwei zusätzliche Schnittstellensignale werden

2Γ \2

von dem Speichersystem der Steuereinheit zugeführt, um anzuzeigen, ob der gewährte Speichennodul in der Lage ist, einen Speicherzyklus zu beginnen, und ob die in einem angewählten Speichennodul enthaltenen Daten zum Auslesen bereit sind. Diese Signale sind die gleichen, wie sie als Speicherzustandsignale im Betrieb mit mir einer Zentraleinheit verwendet werden rad oben mit AfSO und MS t bezeichnet sind.

Für einen Betrieb mit mehreren Zentraleinheiten müssen die Speichermoduls in der Lage sein, die Zentraleinheit zu identifizieren, die entweder einen Zugriff zu oder eine Datenübertragung zu oder von einem speziellen Speichennodul verlangt Diese Identifikation ist durch die Anschluß-Codesignale gewährleistet, die Adressenaiischhiß-(j4-.FOi?77 und Datenan- sciuu&-(p-PORT) Codesignale umfassen. Jeder Zentraleinheit ist ein eindeutiger Anschlußcode zugeordnet Wenn ein Speichennodul von einer aufrufenden Zentraleinheit ausgelöst wird, wird das Adressenanschluß-Codesignal (A-FORTO und A-PORTi) im Speichersystem zusaffimes ait der Adresse zugesandt und es wird der Adressenanschhiß-Code in dem Speichennodul aufbewahrt, der außerdem in der oben beschriebenen Weise ausgelöst wird. Bevor Daten zu oder von dem ausgewählten Speichennodul bei einem Schreib- oder Lesevorgang übertragen werden, muß der aufbewahrte Adressenanschhiß-Code mit dem zur Identifizierung dienenden Datenanschhiß-Code (D-PORTQ und D-PORTi) übereinstimmen, der die Datenanforderung begleitet Demgemäß ist der Datenanschluß-Code für jede Zentraleinheit mit dem Adressenanschluß-Code identisch.

Die spezielle Logik, die yon der Steuereinheit 15 benutzt wird, wird anhand der Fig. 19 bis 28 beschrieben. In der folgenden Beschreibung werden die Zentraleinheiten ίί bis 14 mit Λν, Λ i, Bq uno Bi bezeichne!; wie es auch in F i g. 11 der Fall ist

Bevor die Logikschaiiungen im einzelnen beschrieben werden, soll der Zeitmultiplex-Betrieb und die Prioritätssteuerung anhand Fig. 12 behandelt werden. Wie « F i g. 12 zeigt, kann der kleinste Wortzyklus der Anlage in eine ganze Anzahl aufeinanderfolgender Zeitabschnitte oder Phasen unterteilt werden. Bei einer solchen, brauchbaren Zeitbeziehung, wie sie speziell in F i g. 12 dargestellt ist, ist der minimale Wortzyklus der Anlage in zwei Phasen unterteilt die mit Α-Phase und B-Phase bezeichne' sind. Demnach hat in einen! System, das von einem Minimum-Wortzyklus von 200 ns Gebrauch macht jede Phase eine Dauer von 100 ns.

Die Anlage, die von den vier in F i g. 11 dargestellten Zentraleinheiter Gebrauch macht, ist so ausgebildet, daß die Zentraleinheiten 11 und 12 (A 0 und A1) zu den Adressen- und Daten-Sammelleitungen nur während der Phase A Zugang haben, wogegen die Zentraleinheiten 13 und 14 (BO und Bi) den Zugang zu diesen Sammelleitungen nur während der Phase B erhalten. In einer Anlage, in der nur zwei Zentraleinheiten durch die fifpiiprpinhpit apctoiMkrt ujarApm \rnnr% Λιλ eine Aa*

Α-Phase und die andere der B-Phase zugeordnet sein. In einem solchen Fall kann, solange die Zentraleinheiten verschiedene Speichermodule adressieren, keinerlei Verminderung in der Geschwindigkeit der Programmausführung eintreten. Ein Problem stellt sich nur, wenn beide Zentraleinheiten Zugriff zum gleichen Speichermodul verlangen. In diesem Fall kann eine zu einer es Zeitaufteilung führende Priorität eingerichtet werden. In Fällen, in denen die Steuereinheit den Verkehr von vier Zentraleinheiten mit βίη<τ einzigen Speichereinheit überwacht, körnten keine Konflikte bezüglich des Zuganges zu Adressen- und Daten-Sammelleitungen auftreten, solange die Zentraleinheiten, die in einer der beiden Phasen arbeiten, nicht gleichzeitig Zugang zu der gleichen Sammelleitung fordern und solange eine Zentraleinheit, die in der Α-Phase arbeitet, kernen Zugriff zu dem gleichen Speichermodul fordert wie sine in der B-Phase arbeitende Zentraleinheit Demgemäß muß bei eiser Anlage mit vier Zentraleinheiten für den Fall, daß eise der Zentraleinheiten der A-Phass Zugriff zu dem gleichen Speichermodul verlangt wie eine Zentraleinheit der B-Phase eine geeignete Interphasensteuerung vorgesehen sein, um eine geeignete Arbeitspriorits.t zwischen den Zentraleinheiten vorzusehen. Wenn weiterfein eine in einer bestimmten Zeitphase arbeitende Zentraleinheit gleichzeitig mit der anderen in der gleichen Zeitphase arbeitenden Zentraleinheit Zugang zu der Adressen- oder der Daten-Sammelleitung haben möchte, muß eine Prioritätssteuerung innerhalb der Phase vorgesehen sein.

Die Frioritäissteuening innerhalb der Phase wird anschließend zunächst in bezug auf die A-Phase behandelt Das Prinzip dieser Phasensteuerung ist ebenfalls auf die B-Phase anwendbar.

Da die beiden Zentraleinheiten A 0 und A1 die gleiche Phase teilen, kann einer Zentraleinheit willkürlich eine höhere Priorität zugeordnet werden als der anderen. So kann beispielsweise der Zentraleinheit A 0 die höhere Priorität zugeordnet werden, so daß, wenn A 0 emen Zugriff zu einem Speichennodul fordert, der Zugriff so schnell wie möglich zugelassen wird. Jede laufende Datenverarbeitung, die von der Zentraleinheit Ai ausgeführt wird, wird unterbrochen, so daß die Zentraleinheit AO die Datenverarbeitung mit einem Minimum an zeitlicher Verzögerung aufnehmen kann. Wie die Steuerung der Prioritäten innerhalb jeder Phase erfolgt wird bei einer Betrachtung von F i g. 11 und der Diagramme nach den F i g. 13 bis 16 besser verständlich. Wie aus Fig. 11 ersichlich, erhält eine Zentraleinheit dann und nur dann Zugang zu der Adressen-Sammelleitung, wem? ihr charakteristische Adressen-Wählsignal, beispielsweise das Signal A OADDRSEL oder A iADDRSEL erzeugt wird. Weiterhin wird jeder Zentraleinheit der Zugang zu einer Datenleitung dann und nur dann freigegeben, wenn ihr Speicher-Wählsignal, nämlich AOMEMSEL oder A iMEMSEL gebildet wird, !n dieser Hinsicht und nut bszu° suf F: <* 1! werden die Scfenittstellensignale zwischen der Steuereinheit und jeder Zentraleinheit nachstehend η bezug auf die Zentraleinheit A 0 Heschrieben. Es versteht sich, daß die entsprechenden Signale die gleichen Funktionen bezüglich der anderen Zentraleinheiten ausfahren.

Demgemäß zeigt die Bildung des Signales AOMCX durch ui» Zentraleinheit A 0 anfdaß diese Zentraleinheit die Durchführung eines Speicherzyklusses wünscht Wenn sie von der Steuereinheit ein Signal AOADDRSEL empfängt das die Verfügbarkeit der

Alglli i fth Al

enwisl ftih** Ala

heit A 0 der Adressen-Sammelleitung 16 eine 18-Bit Adresse zu, um hierdurch einen durch die Adresse identifizierten Speichermodul aufzurufen. Das Signal AOAfCl bleibt bestehen, solange das Signal A0MS0

vorhanden ist

Die Erzeugung des Signals A0MC2 durch die Zentraleinheit A 0 zeigt an, daß diese Zentraleinheit den gegenwärtigen Aufruf eines Speicherzyklus zu sperren wünscht Demgemäß kann ein solches Signal nur voräiegen, wenn auch das Signal AOMCl vorliegt Bei

230 243/189

ίδ

Vorlieg« ι des Signals A0MC2 wird das Speichersystem in geeigneter Weise die Anforderung eines Speicherzyklus durch die Zentraleinheit A 0 unbeachtet lassen. Das Signal A OAf C2 bleibt bestehen, solange das Signal A OMSQ vorhanden ist

Das Signal AOADDRSEL wird von der Steuereinheit 15 gebildet, um anzuzeigen, daß die aufrufende Zentraleinheit Zugang zur Ädressen-Sammeüsitung hat Diese Anzeige setzt die aufrufende Zentraleinheit in Stand, die geeignete 18-Bit-Adresse auf die körperliche Adresses-Sammelieitung 18 zu geben.

Die Bildung des Signals AOMEMSEL durch die Steuereinheit zeigt der anfordernden Zentraleinheit A 0 an, daß sie Zugang zur Daten-Sammelleitung für die Übertragung von Lese- oder Schreibdaten hai. Bei einem Schreib-Vorgang setzt diese Anzeige die aufrufende Zentraleinheit in den Stand, eine 16-Bit-Schreibinfonnation auf die Daten-Sammelleitung zu geben.

Das Signal A 0 MSO wird von der Steuereinheit 15 während der Α-Phase nur dann gebildet, wenn eine Adressen- oder Datenübertragung von oder zu der Zentraleinheit AO im Gange ist, und während aller B-Phasen. Wens ein solches Signal während der Α-Phase vorliegt, zeigt es an, daß die Adressen- oder Datenübertragung, die von der Zentraleinheit AO gewünscht wird, nicht stattfinden kann. Demgemäß muß die anfordernde Zentraleinheit alle ihre Steuerte'
im Ruhezustand halten, solange das Signal
vorliegt Bezüglich der Prioritätssieuerung innerhalb eines Zeitabschnittes, wie z. B. zwischen den Zentraleinheiten A 0 und A 1, können bei der Erläuterung der Funktion der Steuereinheit bei der Betriebssteuerung verschiedene .HIe unterschieden werden. Da der Zentraleinheit AO willkürlich die höchste Priorität zugeordnet wards, ist das Sj^teni & organisiert, daß die Zentraleinheit A 1 während drr A-ⁿhase ständig Zutritt zu der Speichereinheit hat, solange Jie Zentraleinheit A 0 nicht einen Speicherzyklus fordert Es können vier Fälle betrachtet werden, um das Verständnis der Prioritätsregelung zu erleichtern. Diese vier Fälle sind beispielhaft für typische Situationen, bei denen eine Prioritätszuord.. jng notwendig ist

FaUl

FQr diesen Fall wird angenommen, daß die Zentraleinheit AQ nacheinander Zugriff zu zwei verschiedenen Speichermoduln wünscht und daß während der Datenübertragung bezüglich des zweiten Moduls die Zentraleinheit A 1 Zugriff zu einem dritten Speichermodul haben möchte. Die zur Erläuterung der Funktion benötigten Signale sind in F i g. 13 dargestellt Wie dort ersichtlich, zeigt während der ersten Α-Phase das Signal AQMCX die Forderung der Zentraleinheit Λ0 auf Zugang zu der Adressen-Sammelleitung an. Da die Adressen-Sammelleitung nicht von der Zentraleinheit A 1 besetzt ist ist der Zentraleinheit A 0 der Zugang möglich. Demgemäß erzeugt die Steuereinheit das Signal A OADDRSEL Demnach wird die Adresse des ersten gewählten Speichermoduls, der als MOD\ bezeichnet ist, auf die Adressen-Sammeileitung gegeben. Während der nächsten Α-Phase verlangt die Zentraleinheit AO Zugriff zu einem zweiten Modul MOD 2 und empfängt das Signal AOADDRSEL. welches anzeigt, daß die Adressen-Sammelleitung frei ist Daraufhin wird die Adresse des Moduls MOD 2 auf die Sammelleitung gegeben. Gleichzeitig werden die Sig- , A0MC3 und AQMC 4 gemiS einem Code derart gebildet, daß sie den Aufruf für eine Datenübertragung in bezug auf die Daten in dem zuerst gewihlten Speichermodul, also eine Lese- oder Schreiboperation anzfigen. Wenn die Baten für eine Übertragung noch nicht zur Verfugung stehen, d. h, wenn die Geschwindigkeit des Speicherzyklus so gering ist, daß ein Zugriff zu den Daten nicht innerhalb eines einzigen Befehlswortzyklus möglich ist, stehen die Daten für eine

ίο Überü-agung nicht zur Verfügung, so daß die Anforderung während der laufenden Α-Phase nicht zugelassen werden kann und kerne Daten auf die Daten-Sammelleitung gegeben werden. Während der zweiten A-Phase wird das Signal AOMSO gebildet um anzuzeigen, daß die Zentraleinheit Λ 0 bis zur nächsten Α-Phase warten muß, weil das Mikrobefehlswort nicht vollständig gebildet werden kann. In diesem Fall verlangt daher das Mikrobefehlswort das Aufgeben der Adresse des Moduls MOD 2 auf die Adressen-Sammelleitung und die Übertragung der Daten des Moduls MOD 1 auf die Daten-Sammelleitung. Da die letztgenannte OVnragung nicht stattfinden kann, wird das Signal AOMSO gebildet und das Mikrobefehlswort bis zur nächsten Α-Phase gespeichert Es sei bemerkt daß die Steuereinheit solange, wie bei den Zentraleinheiten A 0 oder A1

eine Übertragung anhängig ist, während der g-Phase automatisch die Signale AOMSO oder A IAfSO bildet Während der nächsten Α-Phase wird von der

Steuereinheit das Signal A OMEMSEL gebildet um anzuzeigen, daß die Daten des Moduls MOD\ zur Übertragung zur Verfügung stehen. Demgemäß werden die Daten von diesem Speichermodul zur Zentraleinheit AO auf der Daten-Sammelleitung übertragen und es wird die Adresse fur den Modul MOD 2 auf die Adressen-Sammelleitung gegeben. Das Signal A 0M50 ist Während dcT ÄdfcsscQ- üiid Datenübertragung auf hohem PegeL Während der folgenden Α-Phase begehrt die Zentraleinheit A 1 Zugang zu einem dritten Modul MOD 3, während die Zentraleinheit AO gleichzeitig

Zugang zu der Daten-Sammelleitung zur Übertragung von Daten vom Modul MOD 2 verlangt Nunmehr liefert die Steuereinheit das Signal λ QMEMSEL um anzuzeigen, daß die Daten-Sammelieitung für eine Übertragung von Daten vom Modell MOD 2 zur Verfflgugg steht während gleichzeitig das Signal A XADDRSEL erzeugt wird, um anzuzeigen, daß der Zentraleinheit A1 die Adressen-Sammelleitung zur Aufgabe der Adresse des von der Zentraleinheit A 1 gewünschten Speichermoduls MOD 3 zur Verfugung steht te beiden Fällen liegen die Signale A OMSO und A IMSO nicht vor, so daß die entsprechenden Daten- und Adressen-Übertragungen auf den entsprechenden Sammelleitungen stattfinden können. Während der nächsten Α-Phase hat die Zentraleinheit AO ihre Datenübertragung von dem aufgerufenen Speichermodul abgeschlossen, so daß die Daten-Sammelleitung für die Zentraleinheit A 1 zur Übertragung von Daten bezüglich des aufgerufenen Speichermoduls MOD 3 zur Verfügung steht Zu diesem Zeitpunkt sind die Daten jedoch nicht gültig, so daß sie nicht auf die Daten-Sammelleitung gegeben werden können, bis festgestellt wird, daß das Signal A IMSO niedrig ist um das Mikrobefehiswort bis zur folgenden A-Phase festzuhalten, in der die Daten ihre gültige Form

angenommen haben und zur Übertragung bereit sind. In

diesem Zeitpunkt wird das Signal A XMEMSUL erneut festgestellt und es werden die Daten vom Modul MOD 3 zur Zentraleinheit A1 auf der Daten-Sammel-

leitung in der gewünschten Weise übertragen. Hier ist das Signal A IMS Q wiederum auf hohem PegeL

Fall 2

In diesem Fall begehren die beiden Zentraleinheiten A 0 und Λ1 gleichzeitig Zugriff zu zwei verschiedenen Speichermoduin. Bei der angenommenen Prioritätssteuerung wird der Zentraleinheit A 0 der Zugriff zu dem Speichermcdul zuerst gestattet, weil ihm die höhere Priorität zugeordnet ist, und es kann diese Zentraleinheit die Datenübertragung abschlissen, bevor die Zentraleinheit A 1 Zugriff zu dem von ihr gewählten Speiebermodul erhält F i g. 14 zeigt die hierbei /orkommenden Signale in der gleichen Weise, wie sie anhand Fig. 13 behandelt worden ist Wie ersichtlich, wird die Adresse für den von der Zentraleinheit A ! gewählten Speichennods; ~" in der Α-Phase auf die Adressen-SamnrclLitunk ,gegeben, welche der Α-Phase folgt, in der die A-Ji^esse des Speichermoduls aufgegeben wurcV, der von der Zentraleinheit A 0 aufgerufen wi¹- -c Die Adresse des Moduls, der von der Zentra¹ .;aheit A ί gewählt wurde, kann in dem gleichen Zeitabs.-' litt auf die Adressen-Sammelleitung gegeben werden, indem die von der Zentraleinheit A 0 verlangte Datenübertragung auf der Daten-Sammelleitung stattfindet, auch wenn Jie tatsächliche Datenübertragung bezüglich der Zentraleinheit A 0 nicht vor der folgenden Α-Phase stattfindet Die Datenübertragung von dem von der Zentraleinheit A1 gewählten Speichermodul kann nicht stattfinden, bevor die von der Zentraleinheit A 0 geforderte Datenübertragung vollständig abgeschlossen ist, also bb zu dem Zeitpunkt, zu dem die entsprechenden Signale A iMSO und XoMSÖ wie dargestellt nicht gebildet werden.

FaU 3

In diesem Fall fordert die Zentraleinheit A 0 Zugang zu einem ausgewählten Speicherniodul, während die Zentraleinheit A 1 mit einer Datenübertragung von einem vorher gewählten Speichermodul befaßt ist Wie Fig. 15 zeigt, kann unter diesen Umständen zwar die Zentraleinheit AO Zugriff zu dem ausgewählten Speichermoiiul nehmen, jedoch keine Datenübertragung veranlassen, bis die Datenübertragung bezüglich des von der Zentraleinheit A1 gewählten Moduls abgeschlossen ist Selbst dann, wenn die Daten für die von der Zentraleinheit A1 geforderte Übertragung in dem Zeitpunkt, in dem die Zentraleinheit AO den Zugriff zu einem gewählten Modul fordert, zur Übertragung noch nicht bereit sind, wird der Zentraleinheit A t gestattet, die Datenübertragung während der folgenden Α-Phase abzuschließen, bevor die Datenübertragung für den von der Zentraleinheit A 0 gewählten modul freigegeben wird, um ein Festfahren des Speichersystems zu verhindern, obwohl die Zentraleinheit AO die höhere Priorität hat Wie der folgende, nachstehend behandelte Fall zeigt, muß die Zentraleinheit A 1 warten, bis alle Datenübertragungen für die Zentraleinheit AO abgeschlossen sind, wenn die Zentraleinheit A 0 den Zugriff zu den Adressen- und Daten-Sammelleitungen für folgende Zugriffe zu den Speichermoduln und Datenübertragungen behalten wilL

Fall 4

In diesem Fall begehren sowohl die Zentraleinheit es A1 als auch die Zentraleinheit A 0 Zugang zu zwei aufeinanderfolgenden Speichermoduln, und zwar beginnt beispielsweise die Anforderung der Zentraleinheit

to

15

20

25

30

35 A1 vor der AnfordcK aig der Zentraleinheit A 0. Wie in F i g. 16 dargestellt, adressiert die Zentraleinheit A1 den von ihr zuerst gewählten Spsichermodul, nämlich den Modul MOD 1. Während sie in der nächsten A-Phase eine Datenübertragung verlangt, begehrt die Zentraleinheit AO Zugriff zu dem von ihr gewählten Modu!, beispielsweise dem Modul MOD 3. Da der Zentraleinheit A 0 eine höhere Priorität gegeben wurde als der Zentraleinheit A1, erhalt sie vorrangig den Zugang zu der Adressen-Sammelleitung während der zweiten Α-Phase, so daS ein Zugriff der Zentraleinheit A1 zum Speicher, beispielsweise zum Modul MOD 2, verhindert wird und die gewählte Adresse für den Modul MOD 3 von der Zentraleinheit A 0 auf die Adressen-Sammelleitung gegeben werden kann. Während der nächsten Α-Phase verlangt das Befehlswort der Zentraleinheit A ί eine Datenübertragung bezüglich des Speichermoduls MODi und eine Adressenübertragung für den ausgewählten Speichermodul MOD 2. Da jedoch die Zentraleinheit A 0 die Priorität über die Adressen-Sammelleitung für die folgende Adressierung des ausgewählten Speichermoduls, beispielsweise des Moduls AfOi? 4, behält, kann der Befehl drr Zentraleinheit A 1 nicht voll ausgeführt werden. Um jtsJ^ :h einen Veriust der Daten zu vermeiden, zu denen die Zentraleinheit Al bezüglich des gewählten Moduls MODI Zugriff erhalten hat, werden die abgerufenen Daten in ein Pufferregister gebracht, das sich in der Steuereinheit befindet ^fuid in Fig. 16 durch A 1BUF indentifiziert ist, so daß während folgender Arbeitszyklen die Daten im Register A IBUF erhalten bleiben, bis sie auf der Daten-Sammelleitung übertragen werden können. Das Eingeben der Daten in das Pufferregister gibt auch die Möglichkeit daß diese Daten in den Speichermodul MOD 1 wieder eingeschrieben werden, so daB sie für den Zugriff durch eine andere Zentraleinheit beispielsweise die Zentraleinheit AO, zur Verfugung stehen. Wenn die Adressen-Sammelleitung frei wird, kann die von der Zentraleinheit A1 gewählte Adresse des Moduls MOD 2 auf diese Adressen-Sammelleitung gegeben werden. Inzwischen ist die Zentraleinheit A 0 in der Lage, die Daten aus dem Modul MOD 3 aitf die Daten-Sammelleitung zu bringen. Da die Zentraleinheit A C ihren Zugang zu der Daten-Sammelleitung behält, müssen die im Register A XBUF gespeicherten Daten darin gehalten werden, bis die Daten-Sammelleitung verfügbar wird. Infolgedessen ist eine Übertragung der Daten aus dem Register A XBUF auf die Daten-Sammelleitung erst möglich, nachdem die Datenübertragung bezüglich des von der Zentraleinheit AO adressierten Speichern>du!s MODA beendet ist Die Datenübertragung bezüglich des von der Zentraleinheit Ai ausgewählten Moduls MOD 2 kann dann in der nächstfolgenden A-Phase erfolgen, wie es F i g. 16 zeigt Bei jeder der vorstehend genannten Operationen sind die geeigneten Signale AOAfSO und A thiSÖ im niedrigen Zustand, wenn der Mikrobefehl nicht ausgeführt werden kaun, und im hohen Zustand, wenn dessen Ausführung möglich ist

Die vorstehend als Beispiele beschriebenen Fälle, bei weichen den Funktionen der Zentraleinheiten A 0 und A1 geeignete !"ioritaten zugeordnet worden sind, befassen sich im wesentlichen mit aen Prioritäten innerhalb der Arbcitsphassn oder Zeitabschnitte. Diese Fälle gelten analog auch für den Betrieh der Zentraleinheiten BO und B1. Obwohl die Steuereinheit 15 auf diese Weise wirksam die gewünschten Prioritäten erteilen kann, um beim Betrieb entstehende Konflikte

innerhalb jeder Phase zu lösen, stellt sich ein Problem, wenn eine in der A-Phsse aktive Zentraleinheit zu dem gleichen Speichennodul Zugriff haben will, mit dem gerade eine Zentraleinheit der 5-Fhase verkehrt Wenn nicht auch in diesem Fall ffir eine geeignete Zuordnung von Prioritäten Sorge getragen wird, kann einer bevorrechtigten Zentraleinheit, beispielsweise der Zentraleinheit A 0, der Zugriff zu einem solchen Speichermodul verwehrt bleiben, bis eine Zentraleinheit der B-Phase mit geringerer Priorität, beispielsweise die Zentraleinheit Bi, den Verkehr mit einem solchen Speichermodul beendet hat Die hierdurch bedingte

Wartezeit könnte unter gewissen Bedingungen sehr erheblich sein. Ohne eine Prioritlits-Zuordnung im Verhältnis der in verschiedenen Pkssen arbeitenden Zentraleinheiten kann es also vorkommen, daß eine Zentraleinheit mit hoher Priorität, wie die Zentralein' heit A 0, eine erhebliche Latenzzeit aufweist, also eine Zeit, welche die Zentraleinheit abwarten muß, um Zugriff zu einem gewählten Speichermodul zu erhalten.

Eine wirksame Zwischenphasen-Prioritätszuordnung kann gemäß dem folgenden Codierschema erfolgen, das sich auf die Anschluß-Codesignale bezieht

A-Por. 0 A-Porl 1

Pnontät

0 0 Die Zentraleinheit mit der höchsten Pnontät, beispielsweise die Zentraleinheit /40, für welche

die kleinste Wartezeit beim Zugriff zu einem ausgewählten Speichennodul vorgesehen ist.

0 1 Bezeichnet die Zentraleinheit mit der nächsthöchsten Pnontät. z. B. die Zentraleinheit 50, fur

welche eine minir:.<äle Wartezeit vorgesehen ist, solange die Zentraleinheit mit der höchsten Pnontät nicht Zugriff zu dem gleichen Speichennodul verlangt.

1 0 Bezeichnet eine Zentraleinheit einer Phase, mit einer gerne» amen unteren Priorität, bei

spielsweise die Zentraleinheit AI, für die eine minimale Wartezeit nur solange vorgesehen ist. wie keine andere Zentraleinheit, nämlich eine der Zentraleinheiten AQ. £0oder Bl. zu dem gleichen Speichennodul Zagnff verlangt

J I Bezeichnet eine Zentraleinheit einer Phase, mit einer gemeinsamen unteren Priorität, bei

spielsweise die Zentraleinheit BX, für die eine minimale Wartezeit nur solange vorgesehen ist. wie keine andere Zentraleinheit, nämlich eine der Zentraleinheiten /40. M oder Al. zu dem gleichen Speichennodul Zugriff verlangt.

Wie die vorstehende Tabelle zeigt, wurde den beiden Zentraleinheiten A 1 und B1 mit der kleinen Priorität tatsächlich die gleiche Priorität zugeordnet, so daß, wenn ein Speichermodui gerade mit der Zentraleinheit A1 zusammenarbeitet und ein Aufruf von der Zentraleinheit Bi vorliegt, der Speichermodul automatisch bei der nächsten B-Phase, die nach dem Abschluß des Speicherzyklus folgt auf die Zentraleinheit BX umschaltet, vorausgesetzt daß keine Aufrufe von einer der Zentraleinheiten A 0 oder BQ mit höherer Priorität vorliegt. Beim Arbeiten mit άετ vorstehend behandelten Pnoritäislogik wird der Anschlußcode der Zentraleinheit die den Speichermodul als erste auslöst in geeigneter Weise gespeichert Wenn während der Zeit während der der Speichermodol besetzt und ein solcher Anschhißcode gespeichert äst der Speichennodul einen Aufruf von einer Zentraleinheit mit höherer Priorität erhält wird der vorher gespeicherte Anschlußcode durch den Anschlußcode höherer Priorität ersetzt Wenn ein solcher Anschlußcode höherer Priorität gespeichert wird, wird ein Prioritäts-Umschalt-Flipflop in dem Speichennodul gestellt das ein Signal PSP Hefen, so daß während des nächsten Speicherzyklus automatisch auf den Anschhiß mit der höheren Priorität umgeschaltet wird, selbst wenn ein solcher Vorgang ein Umschalten der Betriebsphase erfordert Wenn eine weitere Anfrage mit einem AnscbJu3code noch höherer Priorität eintrifft, dann wird der vorher gespeicherte Anschlußcode gelöscht und es wird der neue Anschhißcode: mit noch höherer Priorität gespeichert Wenn der Speichennoaul frei ist wird es mn- den Aufruf von der Zentraleinheit annehmen, deren Anschhißcode gespeichert ist oder deren AnschluScode einen gespeicherten ersetzt hat

Wenn beispielsweise von der Zentraleinheit Bi ein Speichennodul gewählt und dadurch der Speichennodul in den Besetzt-Zastand gebracht worden ist und die Zentraleinheit A1 Zugriff zu diesem Speichermodul begehrt, $ -. wird dieses Begehren abgewiesen, weil der Speichennodul gersf}*· *■-»*'* ist Der Anschlußcode der Zentraleinheit A S wird jedoch gespeichert und es wird das Prioritäts-Umschalt-Flipfbp gestellt so daß beim nächsten Speicherzyklus dev Zentraleinheit A1 der gewünschte Zugriff zu dem Speichennodul freigegeben wird. Wenn der Speichennodul in der B-Phase frei wird, wird er jede weitere Anfrage der Zentraleinheit B1 zurückweisen und statt dessen in der nächsten /4-Phase die Anfrage der Zentraleinheit A1 annehmen.

Der Prioritätsiloß hätte in den vorstehend genannten

beiden Fällen unter den folgenden Bedingungen umgeleitet werden können. Insbesondere hätte in dem

Fall, daß im Zeitpunkt des Freiwerdens des von der Zentraleinheit Bi gewählten Speichermoduls ein Aufruf von der Zentraleinheit BO vorläge, der Speichennodul den Aufruf der Zentraleinheit BO angenommen. Da die Zentraleinheit BO eine höhere Priorität hat als die Zentraleinheit Bl, hätte die

so Steuereinheit zugelassen, daß die Zentraleinheit BO die Datenübertragungen während der B-Phasen abschließt Wenn in dem Zeitpunkt in dem der von der

Zentraleinheit B1 gewählte Speichennodul frei -nirde und zur Α-Phase umschaltete, ein Aufruf für diesen Speichermodui von der Zentraleinheit AO vorliegt

würde der Aufruf der Zentraleinheit Ai von der Steuereinheit zurückgehalten werden, während der Aufruf der Zentraleinheit A 0 freigegeben würde.

Zwei weitere Beispiele zur Veranscaaufichung der

so Priorititssteuenmg im Verhältnis zwischen den Arbeitsphasen werden im folgenden anhand der F i g. 17 und 18 beschrieben.

FaH5

In diesem in Fig. 17 veranschaulichten FaH wünscht die Zentraleinheit A1 Zugang zu zwei verschiedenen Speichennodnln, nlmlkh den Moduln MODI und MOD 2, und eins entsprechende Datenübertragung. Die

Zentraleinheit Bi wünscht jedoch Zugriff zu dem letztgenannten Speichermodul MOD2 und löst diesen Speichermodul aus, bevor die Zentraleinheit A t Zugang zu diesem Speichermodul erhalten hat Wie ersichtlich, kann der Befehl der Zentraleinheit A t, der ein Adressieren des Speichermoduls MOD 2 und eine Übertragung der Daten des Speichermoduls MODi verlangt, nicht ausgeführt werden, v/eil der Speichermodul MOD 2 durch das Adressieren durch die Zentraleinheit Bi und die geforderte Datenübertragung besetzt ist Dei r^emäß werden die Daten von dem Speichermodul MODi auf das A 1-Speicherregister für eine vorübergehende Speicherung übertragen, was durch das Signal A XBUF angezeigt wird, wäwrend die Zentraleinheit B1 die Datenübertragung bezüglich des 'Moduls MOD 2 vollendet und das automatische Wiedereinschreiben der Daten stattfindet Nach der letztgenannten Datenübertragung kann die Zentraleinheit A 1 den Speichermodul MOD 2 adressieren und gleichzeitig die Daten des Speichermoduls MOD 1 von dem Pufferspeicher auf die Datenleitung übertragen. Anschließend kann die Übertragung der Daten des Speichermoduls MOD 2 auf die Daten-SammeUeitung stattfinden, wie es F i g. 17 zeigt

Fall 6 ^S

Der in F i g. 18 veranschaulichte Fall betrifft die Verwendung der vorstehend behandelten Zwischenphasen-Prioritätszuordnung bei Verwendung eines Hochgeschwindigkeits-Speichers, bei dem beispielsweise der Speicherzyklus die gleiche Dauer hat wie die Mindestdauer eines Befehlswortzyklus. Beim dargestellten Fall beg' :iren die beiden Zentraleinheiten A1 und Bi Zugrift zu dem gleichen Speichermodul, wobei der Aufruf der Zentraleinheit A1 vor demjenigen der Zentraleinheit Bi vorliegt In diesem Fall muß die Datenübertragung bezüglich der Zentraleinheit A1 abgeschlossen sein, bevor eine Datenübertragung bezüglich der Zentraleinheit B1 stattfinden kann, wie es Fig. 18 zeigt

Die spezielle Ausbildung einer Ausführungsform einer Logik zur Steuerung des Betriebes von mehreren Zentraleinheiten mit einer Speichereinheit, welche die oben beschriebenen Prioritäts-Zuordnungen ermöglicht ist für vier Zentraleinheiten und ein Speichersystern, das eine Vielzahl von Speichennoduln umfaßt, in den Fig.2 bis 10 und 19 bis 28 dargestellt Die Fig. 19 bis 28 zeigen die Logik- und Steuerkreise, die in der Steuereinheit 15 verwendet werden und welche die benötigten Schnittstellensignale bezüglich der Steuer- so einheit und der vier Zentraleinheiten sowie der Speicheremheit sowie auch die in der Steuereinheit benötigten, internen Steuersignale erzeugen, während die oben behandelten Fig.2 bis 10 ein Speichermodul des Speichersystems 10 und die Logik- und Steuerkreise zur Steuerung der Operation eines solchen Moduls und zur Erzeugung der gewünschten Schnittstellensignale bezüglich des Speichers und der Zentraleinheiten sowie die im Speichermodul benötigten internen Steuersignale dienen.

Fi g. 19 zeigt in Form eines allgemeinen Blockschaltbildes den Aufbau der Steuereinheit 15, in der verschiedene Logikschaltungen dazu benutzt werden, Schnittstellensignale von den Zentraleinheiten und der Speichereinheit zu empfangen und die gewünschten es Steuersignale für die Zentraleinheiten und die Speichereinheit zn erzeugen. So erzeugt die Adressenlogik 20 die Signale XADDRSEL, XMEMSEL und XMSQtür jede der Zentraleinheiten, wobei X jeweils für eine der Bezeichnungen AO₁Ai₁BO und Bi der Zentraleinheit steht, in Abhängigkeit von den von derSpeicherheinheit gelieferten Speicherzustandsignale ΜΓδ und MSt und den von den Zentraleinheiten gelieferten Speichersteuersignaien XMCi bis XMCS. Eine spezielle Ausführungsform der Adressenlogik 2© wird anhand der F i g. 20 und 21 behandelt

Die Speichersteuerlogik 21 benutzt die von der Adressenlogik 20 zugeführlen Signale XMBMSEL zusammen mit den Speichersteuersignalen XMCt bis XMCb von den Zentraleinheiten, um die entsprechenden Steuersignale AfCl bis MCS für die Speichereinheit zu bilden. Eine spezielle Ausführungsform einer Speichersteuerlogik ist in F1 g. 22 im einzelnen dargestellt Die Anschlußlogik 22 benutzt die von der Adressenlogik 20 in geeigneter Weise erzeugten internen Steuersignale zur Erzeugung der Anschlußcodesignale A PORTand D PORT für die Zentraleinheit Eine spezielle Ausführungsiorm einer solchen Logik ist in den Fig.23 und 24 im einzelnen dargestellt Die /i-Phasen-Anschlußlogik 23 und die S-Phasen-Anschlußlogik 24 benutzen die Speicherzustandsignale MSO und MSi, die von der Speichereinheit geliefert werden, und die Signale XMC i bis XhfÜ5. die von den Zentraleinheiten geliefert werden, um den Betrieb der Anschlüsse in den A- und B-Phasen zu steuern, die mit geeigneten Steuersignalen versorgt werden, welche den laufenden Betrieb, den Warte- und den Speicherzustand der Anschlüsse anzeigen. Eine spezielle Ausführungsform einer solchen Logik ist in den Fig.25 und 26 dargestellt Einzelheiten der Registerlogik 25 ergeben sich aus den F i g. 27 und 28.

Bei der in F i g. 20 dargestellten Ausführungsform der Adressenlogik 20 findet eine Anzahl von JK- Flipflops 31 bis 34 dazu Verwendung festzustellen, welche der vier Zentraleinheiten den Zugang zu der Adressen-Sammelleitung oder zu der Daten-Sammelleitung zur Übertragung von Daten zu oder von einem Speichermodul während der Α-Phase oder der S-Phase erhält Das Vorliegen einer >4-Phase oder einer Ä-Phase wird durch ein Systemtaktsignal definiert das in einer Einheit der datenverarbeitenden Anlage erzeugt und einem JK-Flip-flop 30 zugeführt wird, um an dessen Ausgängen die geeigneten Taktsignale PHASEA und PHASE B τα erzeugen. Die Form dieser Taktsignale ist in Fig. 12 dargestellt Die Flipflops 3f und 32 liefern geeignete Adressen- und Speicher-Wählsignale für die Zentraleinheiten A 0 und A1, wogegen die Flipflops 33 und 34 die Adressen- und Speicher-Wählsignale für die Zentraleinheiten BO und Bl erzeugen. Gemäß der in Fig.20 veranschaulichten Logik wird beispielsweise für die Zentraleinheiten A 0 und A1 das Signal A1ADDRSEL für eine Übertragung bezüglich der Zentraleinheit A 1 so lange erzeugt, wie die Zentraleinheit A 0 nicht den Zugang zu der Adressen-Sammelleitung durch Bildung des Signals AOMCi fordert Im letzten Fall wird ein Wählsignal SELA 0 für die Zentraleinheit A 0 gebildet, um ein Signal A OADDRSEL zu erzeugen, das anzeigt, daß der Zugang zu der Adressen-Sammeüeitung der Zentraleinheit A t freigegeben wurde.

In gleicher Weise wird der Zugang zu der Daten-Sammelleitung der Zentraleinheit A1 freigegeben, was durch die Erzeugung des Signals AiMEMSEL angezeigt wird, sofern nicht die Zentraleinheit A 0 den Zugang zu dem gleichen Speichermodul fordert und einen bevorrechtigen Zugriff hat Eic solcher bevorrechtigter Zugriff kann nur so lange gewährt werden,

230243/IS3

wie der Zentraleinheit A1 nicht bereits schon vorher Zugang zu der Daten-Sammelleitung gestattet wurde, was durch das Vorliegen des Signals AiPEND angezeigt wird, oder so lange, wie die Zentraleinheit A1 nicht die ausgewählten Daten in das Pufferregister At eingibt, was durch das Signal A XBUFL angezeigt wird, oder solange wie die Zentraleinheit A1 eine laufende Datenübertragung noch nicht abgeschlossen hat, was durch das Signal AiXFElS angezeigt wird, oder solange kein Signal vorliegt, das eine Unterbrechung der Funktion der Zentraleinheit A Q verlangt, was durch das Signal fJOLDÄti angezeigt wird.

Die gleiche Wirkungsweise bezüglich der Adressen- und Speicherwahl ergibt sich für die Zentraleinheiten BO und B i durch die Funktion der /Ä-Flipflops 33 und 34.

Der restliche Teil der Adressenlogik 20, der zur Bildung der zur Rückmeldung an die Zentraleinheiten dienenden Signale XMSO dient, ist in Fig.21 dargestellt Wie ersichtlich werden die in Fig.20 dargestellten Adressen- und Speicher-Wählsignale zusammen mit den Speicherzustandsignalen MSQ und AfSl der Speichereinheit und den Speicherstcuersigna ipa XMCi bis XMC4 kombiniert, um die Signale XMSO zu erzeugen, die durch ihr Vorhandensein anzeigen, welche der Zentraleinheiten die Adressenoder Daten-Sammelleitungen besetzt halten.

Die Logik zur Erzeugung der Speichersteuersignale AfCl bis AfCS. die der Speichereinheit von der Speichersteuerlogik 21 zugeführt werden, ist in F i g. 22 dargestellt Wie ersichtlich werden die geeigneten Steuersignale XMCi bis XMCS von den Zentraleinheiten zusammen mit den intern erzeugten Adressenwählsignalen SELX, den SpeicherwShlsignalen XMEM, den A- und θ-Phasen-Treibsignalen von der Adressenlogik 20 und den Register-Ladesignalen XBUFL zugeführt, deren Zustande bewirken, daß die geeigneten Speichersteuersignale gebildet werden, die in der oben behandelten Weise entweder die Funktion eines ausgewählten Speichennoduls auslösen, das Auslösen der Funktion verhindern, eine Datenübertragung auslösen oder eine solche Datenübertragung verhindern.

Die Fig.23 und 24 veranschaulichen die Logik zum Liefern der Signale A PCZTand DPORT, die von der Steuereinheit der Speichereinheit zugeführt werden. Wie ersichtlich, werden die gewünschten \nscMuB-Codesignale, welche die Adressen- und Daten-Anschlüsse der aufrufenden Zentraleinheit eindeutig bezeichnen, anhand der intern in bezug auf jede Zentraleinheit erzeugten Adressen- und Speicher-Wählsignale SELX und XAfEM in Verbindung mit dem Signal Phase B erzeugt

Die Fig.25 und 26 veranschaulichen die Logik zur Steuerung des Zuganges zu den A-Piasc- und .B-Phase-Anschlfissen, die geeignete Signale erzeugt die anzeigen, wenn die Zentraleinheit A1 (oder B1) solche Anschlüsse benutzt, indem sie entweder für eine folgende Datenübertragung (beispielsweise A iPEND^ Zustand), für </ne gegenwärtige Datenübertragung (A 1 WAif-ZüsUind) oder für eine Übertragung zum Pufferregister für eine vorübergehende Speicherung von Daten (Zustäade A WUFL und A0BÜFL)iesthalten. Für eine solche Funktion ist die Beziehung zwischen den von den Zentraleinheiten gelieferten Speichersteuersignalen, den von der Speichereinheit gelieferten Zustandssignalen und den verschiedenen intern erzeugten Zustandssignalen, welche die laufenden, Watte- und Haltezustände angeben, sowie die Adressen- und Speicher-Wählsignale erforderlich, wie sie dargestellt sind.

F i g. 27 veranschaulicht das Pufferregistersystem der Steuereinheit, das ein erstes Datenregister 40 umfaßt Bei diesem Datenregister handelt es sich um ein einziges 16-Bit-Register, in dem alle Daten aufgenommen werden, die auf der Daten-Sammelleitung um die halbe Dauer eines Befehlswortzyklus verzögert werden müssen, also beispielsweise um 100 ns bei dem oben behandelten Zyklus von 200 ns Dauer. Die Daten werden anschließend aus dem Datenregister 40 in ein Ausgangsregister 41 getaktet, das tatsächlich aus vier 16-Bit-Registern besteht von denen jeweils eines einer der Zentraleinheiten zugeordnet ist Die Daten werden von dem Datenregister 40 auf das richtige der Ausgangsregister 41 gemäß den Signalen XBUFL am Multiplexer 42 übertragen. Die Daten werden in dem richtigen Ausgangsregister gehalten, bis die diesem Register zugeordnete Zentraleinheit die Daten annehmen kann. In diesem Zeitpunkt erscheint das Signal READSEL, damit die gewünschten Daten auf die Daten-Leitung zur Übertragung an die entsprechende Zentraleinheit gegeben werden können, die durch die Anschlu&Codesignale DPORTO und DPORTi identifiziert wird. Demnach ermöglicht das Registersystem, daß die Daten auf der Daten-Sammelleitung kontinuierlich in das Datenregister 40 geleitet und vorübergehend in dem Ausgangsregister 41 aufbewahrt werden, bis die Zentraleinheit, der diese Daten zugeführt werden sollen, zur Aufnahme der Daten bereit ist

Bezüglich der Funktion des Pufferst<«>erregisters nach Fig.23 ist zu bemerken, daß das Register bei Vorliegen des Signals READSEL das die Übertragung von Daten aus dem Ausgangsregister 41 auf die Sammelleitung zur Übermittlung an eine Zentraleinheit bewirkt, die Bildung eines Schreibsignals WRITE verhindert, so daß solche Daten nicht in das Pufferregistersystem wieder eingeschrieben werden können. Sobald die Zentraleinheit die Daten annimmt, wird das Signal READSEL nicht länger erzeugt, so daß das Signal WRITE von dem Puffersteuerregister gebildet werden kann, damit der Inhalt des Dxtenregijters40auf das Ausgangsregister 41 übertragen wird.

Hierzu 23 Blatt Zeichnungen

Claims (13)

Patefltansprüsfaf.

1. Datenverarbeitende Anlage mit einem mehrere Speichermoduln umfassenden Speicher und mindestens einer dea Zugriff zp den in den Moduln gespeicherten Daten bewirkenden Steuereinheit, der ein Zugriff zu einem ersten Speichermodul möglich ist, bevor eine Datenübertragung bezüglich eines anderen, vorher aufgerufenen Speichermoduls abgeschlossen ist, dadurch gekennzeich- to net, daß die SpeichermcdulB von der Steuereinheit nacheinander aufgerufen und zur Datenübertragung veranlaßt werden können, daß jeder Speichermodui eine Anordnung (21,22) zum Auslösen und Steuern des Ablaufs eines Arbeitszyklus und eine Anordnung (23,234 24) zum Erzeugen von Signalen, die für den Betriebszustand des Speichermoduls charakteristisch sind, umfaßt und daß die Anordnung (21,22) zum Auslösen und Steuern eine Datenübertragung bezüglich ihres Speichermoduls erst dann zuläßt, wenn die von dem anderen Speichermodui gelieferten, für dessen Betriebszustand charakteristischen Signale anzeigen, daß eine Datenübertragung bezüglich des wideren Speichermoduls abgeschlossen ist

Z Datenverarbeitende Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Dätett in den Spsichennodum derart verschachtelt angeordnet sind, daß Daten, die beim Betrieb der Anlage voraussichtlich nacheinander abgerufen werden, sich nacheinander in verschiedenen Speichermoduln befinden.

3. Dateaverarbeitende Anlage nach Anspruch 2» dadurch gekennzeichnet, daß der Speicher N Speichermoduln umfaßt und die Daten N-fach verschachtelt sind, so daß die Wörter von jeweils N aufeinanderfolgende W3rter urmassenden Wörtergruppen nacheinander in dea .V Speichermoduln gespeichert werden.

4. Datenverarbeitende Anlage nach Anspruch 2, dadurch gekennzeichnet, daß der Speicher N Speichermoduln umfaßt die Daten N/2fach verschachtelt sind, so daß die Wörter von jeweils N/2 aufeinanderfolgende Wörter umfassenden, aufeinanderfolgenden ersten Wörtergruppen nacheinander in einer ersten Gruppe von N/2 Speichermoduln und die Wörter von jeweils N/2 aufeinanderfolgende

Wörtergruppen nacheinander in einer zweiten Gruppe von N/2 Speichermoduln gespeichert sind.

5. Datenverarbeitende Anlage nach Anspruch 2, dadurch gekennzeichnet, daß der Speicher N Speichermoduin umfaßt und die Daten M4fach verschachtelt sind, so daß die Wörter von jeweils N/4 aufeinanderfolgende Wörter umfassenden, aufeinanderfolgenden Wörtergruppen nacheinander in einer ersten Gruppe von N/4 Speichermoduln, die Wörter von jeweils N/4 aufeinanderfolgende Wör-

uoooviiuvii) ctu>^ui

ivigvii

in einer

Wörtergrappen nacheinander in einer zweiten go Gruppe von N/4 Speichermoduln, die Wörter von jeweils N/4 aufeinanderfolgende Wörter umfassenden, aufeinanderfolgenden dritten Wörtergruppen in einer dritten Gruppe von N/4 Speichermoduln und die Wörter von jeweils N/4 aufeinanderfolgende Wörter umfassenden, aufeinanderfolgenden vierten Wörtergruppen Sn einer vierten Gruppe von N/4 Speichermoduln gespeichert sind.

6. Dateaverarbeitende Anlage nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Speicher N=S Speichermoduln umfaßt

7. Datenverarbeitende Anlage nach einem der vorhergehenden Ansprüche mit Einrichtungen zum Übertragen von Adressen von der Zentraleinheit zu den Speichermoduln und zur Übertragung von Daten zwischen der Zentraleinheit und den SpsehsTisoäuln, dadurch gekennzeichnet, dsB die den Zugriff zum Speichermodul gestattenden Mittel auf eine voa der Zentraleinheit zugeführte Adssse ansprechen, um dea Zugriff zum Speichermodui zu gestatten, und daß die weiteren Mitteln eine Übertragung von Daten zwischen dem Speichermodui und der Zentraleinheit solange verhindern, bis die Datenübertragung zwischen einem vorher ausgelösten Speichermodui und der Zentraleinheit abgeschlossen ist

8. Datenverarbeitende Anlage nach Anspruch 7, dadurch gekecnzeich&st, daß die Einiichtunge".; jm Obertragen von Adressen und Daten jeweils aus einer einzigen Adressen- bzw. Daten-Sammelleitung bestehen.

9. Datenverarbeitende Anlage nach Anspruch 8, dadurch gekeimzeichnet, daß die den Zugriff zum Speichermodul gestattenden Mittel jeweils einen auf die auf der Adressen-Sammelleitung zugeführten Adressen ansprechenden Adressenselektor zur Identifizierung ausgewählte Adressen für den zugeordneten Speichermodul und einen auf die ausgewählten Adressen ansprechenden Befehlsgeber zur Erzeugung eines Signals zum Auslösen des Speichermoduls umfassen.

10. Datenverarbeitende Anlage nach Anspruch 9, dadurch gekennzeichnet, daß jeder Speicbenr.odul einen Pufferspeicher zur vorübergehenden Aufnahme von Daten, die zwischen dem Speichermodul und der Daten-Sammelleitung zu übertragen sind, und eine Zustandseinheit zur Erzeugung einer Anzahl Zustandssignale zur Steuerung des Speichermoduls umfaßt, welche Zustandssignale an eigen, ob für das Speichermodul eine Datenübertragung läuft, ob das Speichermodul auf eine Verbindung mit der Daten-Sammelleitung für eine Datenübertragung wartet und ob Daten von dem Speichermodu! auf den Pufferspeicher übertragen werden selten.

11. Datenverarbeitende Anlage nach Anspruch 10, dadurch gekennzeichnet, daß jeder Speichermodul eine Einrichtimg zur Erzeugung eines Daten-Sammelleitungs-Zustandsignals, das anzeigt daß eine Datenübertragung von diesem Speichermodul stattfindet und daher für eine Datenübertragung von einem anderen Speichermodul nicht zur Verfügung steht und eine auf das Signal zürn Auslösen des Speichermoduls und das Vorliegen eines Daten-Sammelleitungs-Zustandsignals eines anderen

c* :~i

:l. ..—c-o. j:«

den Betrieb des Speichermoduls steuert und die Übertragung von Daten von dem Speichermodul verhindert wenn das Daten-Sammelleitungs-Zustandssignal von einem anderen der Speichermodule anzeigt, daß die Daten-Sammelleitung für das zugeordnete Speichermodui nicht frei ist und die die Übertragung von Daten von diesem Speichermodui zulaßt wenn das Daten-Sammelleitungs-Zustandssignai anzeigt daß die Daten-Sammelleitung für das

Speichermodul zugänglich ist
•

12. Datenverarbeitende Anlage mit mindestens einer Zentraleinheit und einem mit der Zentraleinheit zusammenwirkenden, mindestens eisen Speichermodul umfassenden Speicher; dadurch gekennzeichnet, daß die Zentraleinheit ein erstes Speichersteuersignal, welches das Auslösen eines Arbeitszyklus des Speichermoduls fordert, und ein zweites Speichersteuersignal, welches das Auslösen des geforderten Arbeitszykfris des Speichermoduls ig verhindert, erzeugt und das Speiehenncdul eine auf das erste Speichersteuersignal und ein von der Zentraleinheit geliefertes Adressensignal ansprechende erste Einrichtung, die ein Adressen-Wählsignal erzeugt, wenn eine Adresse dieses Speichermoduls von der Zentraleinheit gewählt worden ist, eine zweite Einrichtung zur Erzeugung eines .'"•"-'♦zt-Signals, wenn sich das Speich&mwäul _ovade in seinem Arbeitszustand befindet, und eL.s auf das Adressenwählsignal, das Besetzt Signal und das zweite Speichersteuersignal - sprechende dritte Einrichtung umfaßt, die e'·· Sign«! zum Auslösen des Speichermoduls erzeugt, ii?^r it der Zugriff zu der . gewählten Adresse erfolgt, sofern nicht das Besetzt-Signal anzeigt, daß der Speichermodul gerade in Betrieb ist, und nicht das zweite Steuersignal fordert, daS eic Auslösen des Speichermoduls verhindert wird.

13. Datenverarbeitende Anlage nach Anspruch 12, dadurch gekennzeichnet, daß die Zentraleinheit und der Speicher durch eine Daten-Sammelleitung verbunden sind und die Zentraleinheit dritte und vierte Speicher-Steuersignale liefert, welche al Aisswahl einer von mehreren Datenübertragungsfunktionen für den Speichermodul fordern, und daß der Speichermodul eines Pufferspeicher zur Speicherung der Daten während einer Datenübertragung, einer auf das dritte Speichersteuersignal ansprechende Einrichtung zur Übertragung von Daten von dem Pufferspeicher auf einen Speicherplatz des Speichennoduls. eine auf das vierte Speichersteuersignal ansprechende Einrichtung zur Übertragung von Daten von dem Pufferspeicher auf die Daten-Sammelleitung, und eine auf die Kombination des dritten und des vierten Speichersteuersignals ansprechende Einrichtung zur Übertragung von Daten von einem ausgewählten Speicherplatz des Speichennoduls auf den Pufferspeicher und zur Übertragung dieser Daten vom Federspeicher auf den ausgewählten Speicherplatz umiaßt