DE19755676B4

DE19755676B4 - A method of fabricating a guard ring assembly of a semiconductor device and semiconductor device having such a guard ring assembly

Info

Publication number: DE19755676B4
Application number: DE19755676A
Authority: DE
Inventors: Yong-Joon Yang
Original assignee: LG Semicon Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1996-12-27
Filing date: 1997-12-15
Publication date: 2009-07-02
Anticipated expiration: 2017-12-16
Also published as: JPH10199883A; DE19755676A1; KR100244259B1; KR19980054328A

Abstract

Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung, mit folgenden Schritten:
– Bereitstellen einer Trägerstruktur (20, 21);
– Herstellen einer Dummy-Bitleitung (22) auf der Trägerstruktur (20, 21),
– Herstellen einer Isolationsstruktur (23) und einer Planarisierungsstruktur (24) auf der Dummy-Bitleitung (22) und der Trägerstruktur (20, 21);
– Herstellen einer weiteren Isolationsstruktur (25, 26) auf der Planarisierungsstruktur (24);
– selektives Abtragen der weiteren Isolationsstruktur (25, 26) und der Planarisierungsstruktur (24) zur Ausbildung eines Verbindungslochs (27) in einem vorgegebenen Oberflächenbereich der Dummy-Bitleitung (22); und
– Herstellen eines Schutzrings (28) im Verbindungsloch (27), wobei der Schutzring (28) die weitere Isolationsstruktur (25, 26) und die Planarisierungsstruktur (24) durchschneidet und so ein Hindurchtreten von Feuchtigkeit verhindert.Process for producing a protective ring arrangement of a semiconductor device, comprising the following steps:
- Providing a support structure (20, 21);
Producing a dummy bit line (22) on the carrier structure (20, 21),
- Producing an insulation structure (23) and a planarization structure (24) on the dummy bit line (22) and the support structure (20, 21);
- Producing a further insulation structure (25, 26) on the planarization structure (24);
- selectively removing the further insulation structure (25, 26) and the planarization structure (24) to form a connection hole (27) in a predetermined surface area of the dummy bit line (22); and
- Producing a guard ring (28) in the connection hole (27), wherein the guard ring (28) cuts through the further insulation structure (25, 26) and the planarization structure (24) and thus prevents passage of moisture.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung sowie eine Halbleitereinrichtung mit einer derartigen Schutzring-Anordnung, die eine integrierte Schaltung der Halbleitereinrichtung umschließt, um eine darin enthaltene Metallisierungs-Struktur vor Feuchtigkeitsschäden zu schützen.The The present invention relates to a method of manufacturing a guard ring arrangement of a semiconductor device and a semiconductor device having such a guard ring arrangement, which encloses an integrated circuit of the semiconductor device to a Metallization structure contained therein to protect against moisture damage.

Eine Schutzring-Anordnung, die einen Halbleiter-Chip (eine integrierte Schaltung) oder eine spezifische Metallisierungsstruktur desselben umgibt und schützt, ist eines der wichtigsten Elemente zur Stabilisierung einer Halbleitereinrichtung. Gelangt bei der Herstellung Feuchtigkeit in einen Halbleiter-Baustein, so kann die in diesem enthaltene metallische Verdrahtung durch die Feuchtigkeit korrodieren und können sich die Eigenschaften der Einrichtung verändern mit dem Ergebnis, dass eine hohe Zuverlässigkeit nicht erreichbar ist. Damit ist eine Anordnung zum Schutze einer Halbleitereinrichtung vor Feuchtigkeit erforderlich.A Guard ring assembly containing a semiconductor chip (an integrated Circuit) or a specific metallization structure thereof surrounds and protects, is one of the most important elements for stabilizing a semiconductor device. If moisture is produced in a semiconductor device during production, so can the metallic wiring contained in this by the Moisture can and can corrode the characteristics of the device change with the result that a high reliability is unreachable. This is an arrangement for the protection of a Semiconductor device required before moisture.

Bei einem der konventionellen Verfahren zur Herstellung einer Schutzring-Anordnung wird ein (für diesen Zweck geeignetes) Material in ein Bitleitungs-Kontaktloch niedergebracht. Ein weiteres Verfahren sieht das Einbringen des Materials in ein Knoten-Kontaktloch, ein Metall-Kontaktloch und ein Verbindungsloch vor. Schliesslich gibt es noch das konventionelle Verfahren, bei dem das Material in ein neben einem der vorgenannten Kontaktlöcher befindliches Dummy-Kontaktloch eingebracht wird.at one of the conventional methods for producing a guard ring assembly will be a (for this Purpose appropriate) material in a bit line contact hole brought down. Another method involves introducing the material into Node contact hole, a metal contact hole and a connection hole in front. Finally, there is the conventional method, in the material in a befindlichem next to one of the aforementioned contact holes Dummy contact hole is introduced.

Eines der konventionellen Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung wie vorerwähnt wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert. Die 1a bis 1e zeigen Querschnittsdarstellungen eines konventionellen Verfahrens zur Herstellung der Schutzring-Anordnung einer Halbleitereinrichtung.One of the conventional methods of manufacturing a guard ring arrangement of a semiconductor device as mentioned above will be explained below with reference to the accompanying drawings. The 1a to 1e show cross-sectional views of a conventional method for producing the guard ring assembly of a semiconductor device.

Wie zunächst aus 1a ersichtlich wird eine erste Isolationsschicht 2 auf einem Halbleiter-Substrat 1 gebildet und anschliessend zur Herstellung eines (nicht dargestellten) Bitleitungs-Kontaktlochs (im Wege eines Photolithographie- und Photoätzungs-Verfahrens) selektiv strukturiert. Als nächstes wird eine Bitleitung 3 im Bitleitungs-Kontaktloch und auf der an dieses angrenzenden Isolationsschicht hergestellt. Schliesslich wird eine die Bitleitung 3 schützende und isolierende zweite Isolationsschicht 4 auf die Isolationsschicht 2 und die Bitleitung 3 aufgebracht.As first off 1a a first insulation layer is visible 2 on a semiconductor substrate 1 and then selectively patterned to make a bit line contact hole (not shown) by a photolithography and photoetching method. Next is a bit line 3 produced in the bit line contact hole and on the adjacent thereto insulating layer. Finally, one becomes the bit line 3 protective and insulating second insulation layer 4 on the insulation layer 2 and the bit line 3 applied.

Gemäss 1b wird eine Borphosphorsilikatglas-Schicht 5 (BPSG) auf die Isolationsschicht 4 aufgebracht. Danach werden die BPSG-Schicht 5, die zweite Isolationsschicht 4 und die erste Isolationsschicht 2 selektiv abgetragen, bis die Oberfläche eines vorgegebenen Bereichs des Substrats 1 freigelegt und ein Dummy-Kontaktloch 6 entstanden ist. Als nächstes wird in dem Dummy-Kontaktloch 6 ein erster Wolfram-Schutzring 7 zum Schutze eines Chips oder einer spezifischen Metallisierungs-Struktur desselben vor Feuchtigkeit bis zur Aussenseite der Bitleitung 3 verlaufend gebildet. In der Draufsicht stellt sich ein Schutzring als die zu schützende IS oder Metallisierungs-Struktur derselben umschliessend oder anders ausgedrückt als eine Sperre um die Innenfläche des Chips bildend dar.According to 1b becomes a borophosphosilicate glass layer 5 (BPSG) on the insulation layer 4 applied. After that, the BPSG layer 5 , the second insulation layer 4 and the first insulation layer 2 selectively removed until the surface of a given area of the substrate 1 exposed and a dummy contact hole 6 originated. Next, in the dummy contact hole 6 a first tungsten guard ring 7 to protect a chip or a specific metallization structure thereof from moisture to the outside of the bit line 3 formed educated. In plan view, a guard ring, as the IS or metallization structure to be protected thereof, encloses or, in other words, constitutes a barrier around the inner surface of the chip.

Die BPSG-Schicht dient zur Planarisierung der Halbleitereinrichtung nach erfolgter Herstellung der Bitleitung 3. Da die Integrationsdichte grösser geworden ist, wird Zuflucht genommen zu Verdrahtungen in mehreren Ebenen einschl. Querverdrahtungen, um der grösseren Komplexität integrierter Schaltungen (IS) gerecht werden zu können. Dies hat dazu geführt, dass die Anzahl der Stufenbedeckungen mit der Zahl der Metallisierungsschichten grösser geworden ist und dass somit die Stufenabdeckungsprobleme viel signifikanter geworden sind.The BPSG layer is used for planarization of the semiconductor device after the production of the bit line 3 , As integration density has increased, recourse is made to multi-level wiring, including cross-wiring, to accommodate the increased complexity of integrated circuits (ICs). As a result, the number of step coverings has increased with the number of metallization layers, and thus the step coverage problems have become much more significant.

Zur Lösung der Stufenabdeckungsprobleme bei Mehrebenen-Verdrahtungen ist eine Isolationsschicht mit ausgezeichneter Planarisierung erforderlich. Mit dem Material BPSG lässt sich eine derartige Isolationsschicht mit hervorragendem Planarisierungsgrad herstellen. Die hohe Phosphorkonzentration dieses BPSG-Materials senkt zwar die Aufschmelztemperatur im Sinne einer guten Planarisierung, verstärkt jedoch auch gleichzeitig das hygroskopische Verhalten (die Tendenz der Absorption von Wasser) dieses Materials. Damit führt Phosphor in BPSG zur Reduzierung der Wasserbeständigkeit der integrierten Schaltung.to solution Step coverage problems with multi-level wirings is one Insulation layer with excellent planarization required. With the material BPSG leaves Such an insulating layer with excellent Planarisierungsgrad produce. The high phosphorus concentration of this BPSG material Although it lowers the melting temperature in terms of good planarization, reinforced but also at the same time the hygroscopic behavior (the tendency the absorption of water) of this material. This leads to phosphorus in BPSG to reduce the water resistance of the integrated circuit.

Gemäss 1c wird eine Metallschicht (Aluminium) auf die BPSG-Schicht 5 und den ersten Wolfram-Schutzring 7 aufgebracht und anschliessend so strukturiert, dass die Metallschicht auf dem ersten Wolfram-Schutzring 7 und der an diesen angrenzenden BPSG-Schicht 5 verbleibt und damit eine erste Dummy-Metallstruktur 8 entsteht. Anschliessend wird auf die BPSG-Schicht 5 und die erste Dummy-Metallstruktur 8 eine Schicht 9 aus Tetraethylorthosilikat (TEOS) niedergebracht, einem ausgezeichneten Material zur Vermeidung der Absorption von Sauerstoff und Feuchtigkeit von ausserhalb der integrierten Schaltung.According to 1c Apply a metal layer (aluminum) to the BPSG layer 5 and the first tungsten guard ring 7 applied and then structured so that the metal layer on the first tungsten guard ring 7 and the adjacent BPSG layer 5 remains and thus a first dummy metal structure 8th arises. Subsequently, the BPSG layer is applied 5 and the first dummy metal structure 8th a layer 9 made of tetraethylorthosilicate (TEOS), an excellent material for preventing the absorption of oxygen and moisture from outside the integrated circuit.

Wird die erste Dummy-Metallstruktur 8 oder die TEOS-Schicht 9 zur Bildung eines Redundanzkreises für die Instandsetzung eines defekten Bausteins oder Chips der Halbleitereinrichtung benutzt, so kann sich die Grenzfläche leicht spalten.Will be the first dummy metal structure 8th or the TEOS layer 9 used to form a redundancy circuit for the repair of a defective chip or chip of the semiconductor device, so the interface can split easily.

Was den Redundanzkreis anbetrifft, so konnten die Verfahren zur Herstellung von Halbleitereinrichtungen in der Vergangenheit verbessert werden, so dass es durchaus nicht ungewöhnlich ist, dass nur eine Fehlstelle in einem defekten Chip vorhanden ist. Der Redundanzkreis ist in einer solchen praktisch fehlerfreien Einrichtung zur Beseitigung eines Fehlers i einem defekten Chip sehr nützlich.What As far as the redundancy circle is concerned, the methods of production were able to do so be improved by semiconductor devices in the past, so that it is not unusual is that there is only one defect in a defective chip. Of the Redundancy circuit is in such a virtually error-free device very useful for fixing a fault i a defective chip.

Ein Redundanzkreis ist dahingehend konzipiert, dass er unter Einsatz von Programmierschaltungen für eine vorgegebene Programmierung defekte Spalten und Zeilen durch Reserve-Spalten und Reserve-Zeilen ersetzt. Bei diesem mit Redundanzkreis arbeitenden Prozess werden die jeweils defekten Spalten und Zeilen durch einen Laser getrennt und sodann zur Instandsetzung der defekten Bereiche entsprechende Reserve-Spalten und Reserve-Zeilen im Redundanzkreis mit den Leitungen der defekten Spalten und Zeilen, die entfernt werden, verbunden. Der Laser wird zur Abtrennung der Leitungen der defekten Spalten und Zeilen benutzt, was zu einer Erwärmung des Chips führt.One Redundancy circuit is designed to be used of programming circuits for a given programming broken columns and lines through Spare column and reserve lines replaced. In this working with redundancy circle Process are the respective defective columns and rows by a Laser separated and then to repair the defective areas corresponding reserve columns and reserve lines in the redundancy circuit with the lines of broken columns and rows removed be connected. The laser is used to disconnect the cables defective columns and rows, causing a warming of the Chips leads.

Steht ein Material wie BPSG (Material zur Planarisierung) in Kontakt mit einer Isolationsschicht (wie beispielsweise TEOS), so wird deren Grenzfläche durch Wärmedehnungsspannungen, die durch den beim Trennvorgang gegebenen Tempera turanstieg der Einrichtung verursacht werden, gespalten. Damit kann Feuchtigkeit entlang der jetzt aufgespaltenen Grenzfläche dringen und die Leistungsfähigkeit der Einrichtung beeinträchtigen. Deshalb wird der erste Wolfram-Schutzring 7 ausserhalb der Bitleitung 3 angeordnet, so dass das Wasser auf den Ring trifft, bevor es irgendwelche sonstigen Bereiche angreifen kann, wodurch der Halbleiter-Chip vor Feuchtigkeit geschützt wird.If a material such as BPSG (material for planarization) in contact with an insulating layer (such as TEOS), so its interface is split by thermal expansion stresses caused by the tempera ture rise of the device given during the separation process. This allows moisture to penetrate along the now split interface and affect the performance of the device. Therefore, the first tungsten guard ring 7 outside the bit line 3 arranged so that the water hits the ring before it can attack any other areas, whereby the semiconductor chip is protected from moisture.

Gemäss 1d wird eine dritte Isolationsschicht 10 auf der TEOS-Schicht 9 gebildet, worauf innerhalb eines vorgegebenen Bereichs der ersten Dummy-Metallstruktur 8 die TEOS-Schicht 9 und die dritte Isolationsschicht 10 zur Herstellung eines Dummy-Verbindungslochs 11 selektiv abgetragen werden.According to 1d becomes a third insulation layer 10 on the TEOS layer 9 formed on what within a predetermined range of the first dummy metal structure 8th the TEOS layer 9 and the third insulation layer 10 for making a dummy connection hole 11 selectively removed.

Wie aus 1e ersichtlich wird im Dummy-Verbindungsloch 11 ein zweiter Wolfram-Schutzring 12 hergestellt. Als nächstes wird eine Metallschicht auf die gesamte Oberfläche der dritten Isolationsschicht 10 und des zweiten Wolfram-Schutzrings 12 niedergebracht und anschliessend die dritte Isolationsschicht (im Wege eines Photolithographie- und Photoätzungs-Verfahrens) strukturiert dergestalt, dass nur die Metallschicht auf dem zweiten Wolfram-Schutzring 12 und der an diesen angrenzenden dritten Isolationsschicht 10 verbleibt und eine zweite Dummy-Metallstruktur 13 gebildet wird. Damit ist der konventionelle Prozess zur Herstellung einer Schutzring-Anordnung abgeschlossen. Alternativ sind die ersten und zweiten Wolfram-Schutzringe 7 und 12 auch nach erfolgter Ausbildung eines Knoten-Kontaktlochs herstellbar.How out 1e becomes apparent in the dummy connection hole 11 a second tungsten guard ring 12 produced. Next, a metal layer is applied to the entire surface of the third insulating layer 10 and the second tungsten guard ring 12 and then the third insulating layer (by way of a photolithography and photoetching method) structured such that only the metal layer on the second tungsten guard ring 12 and the adjacent third insulation layer 10 remains and a second dummy metal structure 13 is formed. Thus, the conventional process for producing a guard ring assembly is completed. Alternatively, the first and second tungsten guard rings 7 and 12 even after the formation of a node contact hole produced.

Die konventionelle Anordnung zum Schutze eines Halbleiter-Chips vor feuchtigkeitsbedingten Schäden weist jedoch Mängel auf. Es ist zu bedenken, dass Feuchtigkeit auf mindestens drei verschiedenen Wegen von ausserhalb der Einrichtung in das Innere derselben selbst dann gelangen kann, wenn eine Schutzring-Anordnung nach dem Stand der Technik vorgesehen ist: Zunächst sickert Feuchtigkeit entlang der Oberseite der BPSG-Schicht 5 sowie entlang dem Grund der Aluminium-Dummy-Struktur 8. Als zweites denkt man, dass die Feuchtigkeit das Al der Dummy-Struktur 8 zu Al₂O₃ korrodiert, wodurch die Feuchtigkeit durch Dochteffekt entlang bzw. durch die Dummy-Struktur 8 gezogen wird bis zu dem Punkt, wo die TEOS-Schicht 9 wieder in Kontakt mit der BPSG-Schicht 5 gelangt. Drittens ist zu berücksichtigen, dass die Feuchtigkeit längs der Unterseite der TEOS-Schicht 9 sowie entlang den seitlichen und oberen Flächen der Aluminium-Dummy-Struktur 8 dringt.The conventional arrangement for protecting a semiconductor chip from moisture damage, however, has shortcomings. It is contemplated that moisture may pass in at least three different ways from outside the device to the interior thereof, even if a prior art guard ring assembly is provided. First, moisture will seep along the top of the BPSG layer 5 as well as along the bottom of the aluminum dummy structure 8th , Second, it is thought that the humidity is the Al of the dummy structure 8th corroded to Al ₂ O ₃ , whereby the moisture wicking effect along or through the dummy structure 8th is pulled to the point where the TEOS layer 9 again in contact with the BPSG layer 5 arrives. Third, take into account that the moisture along the bottom of the TEOS layer 9 as well as along the lateral and upper surfaces of the aluminum dummy structure 8th penetrates.

Bei dem konventionellen Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung stellen sich weitere Probleme. Der Prozess zur Ausbildung eines (für die Herstellung eines Schutzrings zu benutzenden) Dummy-Kontaktlochs wird zusammen mit dem Prozess zur Beistellung eines Bitleitungs-, Knoten- und Metall-Kontaktlochs sowie Verbindungslochs durchgeführt. Damit ist die Prozesstoleranz gering und der Platz für die Schutzring-Anordnung unzureichend, so dass der konstruktive Aufbau der Halbleitereinrichtung häufig geändert werden muss. Damit ist das konventionelle Verfahren für hochintegrierte IS nicht geeignet.at the conventional method of manufacturing a guard ring assembly a semiconductor device pose further problems. The process for the training of a (for the production of a guard ring to be used) dummy contact hole together with the process of providing a bit line, node and metal contact hole and connecting hole performed. In order to if the process tolerance is low and the space for the guard ring arrangement is insufficient, so that the structural design of the semiconductor device are changed frequently got to. Thus, the conventional method for highly integrated IS is not suitable.

Der Stand der Technik ist auf mindestens zweierlei Weise mit Mangeln behaftet: Zuerst wird beim Stand der Technik nicht berücksichtigt, dass der Schutzring sowohl die BPSG- als auch die TEOS-Schicht und nicht nur eine dieser Schichten durchdringen (und damit durchschneiden) muss. Anders gesagt wird nach dem Stand der Technik mindestens ein Weg für die Feuchtigkeit offengelassen, nämlich da, wo die Aluminium- Dummy-Struktur auf dem Schutzring 7 gebildet ist. Zweitens wird konventionell als Bestandteil der Schutzring-Anordnung ein Metall gewählt, das mit Feuchtigkeit reagiert und damit einen Feuchtigkeitseinzug nach dem Dochteffekt begünstigt.The prior art is subject to shortcomings in at least two ways: First, the prior art does not take into account that the guard ring must penetrate (and thus cut through) both the BPSG and TEOS layers and not just one of these layers. In other words, the prior art leaves at least one path open for moisture, namely where the aluminum dummy structure is on the guard ring 7 is formed. Second, conventionally, as part of the guard ring assembly, a metal is selected that reacts with moisture, thereby promoting wicking after the wicking effect.

Aus der US 5,538,924 A ist bereits eine Schutzring-Anordnung für eine Halbleitereinrichtung bekannt, bei der ein erster Ring auf einer Gate-Isolationsschicht ausgebildet ist. Auf dem ersten Ring sind erste und zweite Isolationsschichten vorgesehen, von denen die erste eine TEOS-Schicht und die zweite eine BPSG-Schicht sein kann. Auf der oberen Isolationsschicht ist dann eine Passivierungsschicht vorgesehen. Zur Ausbildung eines zweiten Ringes wird dann eine entsprechende Kontaktlochanordnung über dem ersten Ring hergestellt, so dass sich beim nachfolgenden Abscheiden einer Metallschicht in dem Kontaktloch ein zweiter Schutzring ausbildet.From the US 5,538,924 A For example, a guard ring arrangement for a semiconductor device is known in which a first ring on a gate isola tion layer is formed. First and second insulating layers are provided on the first ring, the first of which may be a TEOS layer and the second may be a BPSG layer. On the upper insulating layer, a passivation layer is then provided. In order to form a second ring, a corresponding contact hole arrangement is then produced over the first ring, so that a second guard ring is formed in the contact hole during the subsequent deposition of a metal layer.

Der Schutzring ist dabei um einen Bereich herum angeordnet, in dem Leitungen der Halbleitereinrichtung aufgetrennt werden können, um bei fehlerhaften Speicherzellen diese ausschalten und durch fehlerfreie Zellen eines Redundanzkreises ersetzen zu können.Of the Guard ring is arranged around an area in which lines the semiconductor device can be separated to defective memory cells turn them off and through error-free cells of a redundancy circuit to replace.

Die US 5,567,643 A zeigt eine ähnliche Schutzringanordnung, die um einen so genannten Schmelzbereich herum angeordnet ist. Bei dieser bekannten Schutzringanordnung liegt ein erster Schutzring durch ein Kontaktloch in einer zweiten Isolationsschicht aus BPSG hindurch auf dem Substrat auf. Ein zweiter Kontaktring steht durch ein Kontaktloch in einer dritten Isolationsschicht hindurch mit dem ersten Schutzring in Verbindung.The US 5,567,643 A shows a similar guard ring assembly, which is arranged around a so-called melting area. In this known guard ring assembly, a first guard ring rests on the substrate through a contact hole in a second BPSG insulating layer. A second contact ring communicates with the first guard ring through a contact hole in a third insulation layer.

Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Verfahren zur Herstellung einer Schutzring-Anordnung sowie eine Halbleitereinrichtung mit einer solchen Schutzring-Anordnung bereitzustellen, das bzw. die es ermöglicht, einen Schutzring mit verbesserten Schutzeigenschaften so herzustellen, dass er eine weitere Erhöhung der Integrationsdichte nicht behindert.Of the Invention is based on the object, a further method for Producing a guard ring assembly and a semiconductor device with such a guard ring assembly to provide which makes it possible to produce a guard ring with improved protective properties such that he another raise the integration density is not hindered.

Diese Aufgabe wird durch das Verfahren nach Anspruch 1 und die Halbleitereinrichtung nach Anspruch 13 gelöst.These The object is achieved by the method according to claim 1 and the semiconductor device solved according to claim 13.

Erfindungsgemäß wird also der Schutzring, der die weitere Isolationsstruktur und die darunter liegende Planarisierungsstruktur durchschneidet in einem Bereich oberhalb einer Bitleitung, insbesondere einer Dummy-Bitleitung angeordnet, so dass für den Isolationsring keine zusätzliche Layoutfläche bereit gestellt zu werden braucht, was bei geringem Platzbedarf einen verbesserten Schutz vor Feuchtigkeit und damit eine grössere Zuverlässigkeit sowie eine höhere Integrationsdichte ermöglicht.Thus, according to the invention the guard ring, the further insulation structure and the underneath lying planarization structure cuts through in one area arranged above a bit line, in particular a dummy bit line, so for the isolation ring no additional layout area needs to be provided, which takes up little space An improved protection against moisture and thus a greater reliability as well as a higher one Integration density allows.

Die Erfindung wird im Folgenden beispielsweise anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.The Invention will be described below, for example, with reference to a in the drawing illustrated embodiment explained in more detail.

Es zeigen:It demonstrate:

1a bis 1e Querschnittsansichten, die ein konventionelles Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung zeigen; 1a to 1e Cross-sectional views showing a conventional method of manufacturing a guard ring assembly of a semiconductor device;

2a bis 2d Querschnittsansichten, welche ein Verfahren zur Herstellung einer Schutzring-Anordnung einer Halb leitereinrichtung nach einer bevorzugten Ausführungsform der Erfindung darstellen. 2a to 2d Cross-sectional views illustrating a method for producing a guard ring assembly of a semiconductor device according to a preferred embodiment of the invention.

Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen im einzelnen beschrieben, wobei die 2a bis 2e ein erfindungsgemässes Verfahren zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung darstellen.Preferred embodiments of the invention will be described below in detail with reference to the drawings, wherein the 2a to 2e represent a method according to the invention for producing a guard ring arrangement of a semiconductor device.

Gemäss 2a wird zunächst auf einem Halbleiter-Substrat 20 eine erste Isolationsschicht 21 gebildet. In einem wahlweisen Schritt wird sodann eine Metallschicht zur Herstellung einer Dummy-Bitleitung 22 (im Wege eines Photolithographie- und Photoätzungs-Verfahrens) selektiv strukturiert. Mit dem nächsten Schritt wird auf der ersten Isolationsschicht 21 und der Bitleitung 22 eine zweite Isolationsschicht 23 gebildet, welche die Metallisierungsschicht, aus der die Leiter (nicht dargestellt) und die Bitleitung 22 hergestellt werden, isolieren bzw. schützen soll.According to 2a is first on a semiconductor substrate 20 a first insulation layer 21 educated. In an optional step, a metal layer is then fabricated to make a dummy bitline 22 (by way of a photolithography and photoetching method) selectively structured. The next step will be on the first insulation layer 21 and the bit line 22 a second insulation layer 23 formed, which is the metallization of the conductor (not shown) and the bit line 22 be prepared, isolate or protect.

Gemäss 2b wird sodann auf der zweiten Isolationsschicht 23 eine Borophosphorsilikatglas-Schicht (BPSG) 24 gebildet, die zur Planarisierung nach Bildung der Metallisierungsschicht, z. B. der Bitleitung 22, dient. Danach werden eine Tetraethylorthosilikat-Schicht 25 (TEOS) und eine dritte Isolationsschicht nacheinander auf die BPSG-Schicht 24 niedergebracht. Die dritte Isolationsschicht 26, die TEOS-Schicht 25, die BPSG-Schicht 24 und die zweite Isolationsschicht 23 werden zur Ausbildung eines Verbindungs lochs 27 in einem vorgegebenen Oberflächenbereich der Bitleitung 22 selektiv abgetragen. In diesem Falle sollte das Verbindungsloch 27 nicht weiter als bis zum Grund der BPSG-Schicht 24 nach unten reichen. Weist die Grenzfläche der BPSG-Schicht 24 und der TEOS-Schicht 25 eine geringe Spannungsfestigkeit auf und wird sie durch Spannungen gespalten, so kann Feuchtigkeit entlang dieser aufgespaltenen Grenzfläche dringen. Um diesen Feuchtigkeitsfluss zu verhindern, erfolgt die Ausbildung des Verbindungslochs durch die Grenzfläche hindurch und wird anschliessend eine einen Schutzring bildende Metallschicht im Verbindungsloch hergestellt.According to 2 B is then on the second insulating layer 23 a borophosphosilicate glass layer (BPSG) 24 formed for planarization after formation of the metallization layer, for. B. the bit line 22 , serves. Thereafter, a tetraethyl orthosilicate layer 25 (TEOS) and a third insulation layer successively on the BPSG layer 24 drilled. The third insulation layer 26 , the TEOS layer 25 , the BPSG layer 24 and the second insulation layer 23 become the formation of a connection hole 27 in a given surface area of the bit line 22 selectively removed. In this case, the connection hole should 27 no further than the bottom of the BPSG layer 24 reach down. Indicates the interface of the BPSG layer 24 and the TEOS layer 25 a low dielectric strength and it is cleaved by stresses, so moisture can penetrate along this split interface. In order to prevent this moisture flow, the formation of the connection hole through the interface is carried out and then a protective layer forming a metal layer is made in the connection hole.

Gemäss 2d wird im Verbindungsloch 27 ein metallischer Schutzring 28 hergestellt, und zwar z. B. aus Wolfram (W), Titan (T), Titan-Nitrid (TiN) oder Verbindungen wie Ti/TiN bzw. Ti/TiN/W, d. h. aus einem Material, das unter Einwirkung von Feuchtigkeit nicht so leicht korridiert.According to 2d gets in the connection hole 27 a metallic guard ring 28 made, and z. For example, from tungsten (W), titanium (T), titanium nitride (TiN) or compounds such as Ti / TiN or Ti / TiN / W, that is, from a material that does not easily corrode under the action of moisture.

In einem weiteren wahlweisen Schritt wird sodann eine Metallschicht auf der dritten Isolationsschicht 26 und dem metallischen Schutzring 28 gebildet und anschliessend zur Herstellung einer Dummy-Metallstruktur 29 auf dem metallischen Schutzring 28 und der an diesen angrenzenden dritten Isolationsschicht selektiv (im Wege eines Photolithographie- sowie Photoätzungs-Verfahrens) strukturiert. Sobald hier der metallische Schutzring 28 erst einmal in Kontakt mit den Seitenflächen steht und damit den oberen Bereich des Verbindungslochs 27 ausfüllt, braucht er nicht mehr den unteren Teil des Verbindungslochs 27 vollständig zu füllen, solange er ausreichend nach oben und unten innerhalb der Bereiche übersteht, wo die TEOS-Schicht 25 und die BPSG-Schicht 24 vom Verbindungsloch 27 durchschnitten ist.In a further optional step then a metal layer on the third insulating layer 26 and the metallic guard ring 28 formed and then for the production of a dummy metal structure 29 on the metallic guard ring 28 and selectively patterning (by way of a photolithography and photoetching method) the third insulating layer adjacent thereto. Once here, the metallic guard ring 28 once in contact with the side surfaces and thus the upper portion of the connection hole 27 he no longer needs the lower part of the connection hole 27 completely fill, as long as it is sufficiently up and down within the areas where the TEOS layer 25 and the BPSG layer 24 from the connection hole 27 is intersected.

Bei Ausbildung des Verbindungslochs 27 bis auf grösste mögliche Tiefe wird zuerst die Dummy-Bitleitung 22 hergestellt, damit diese beim Ätzen des Verbindungslochs 27 als Ätz-Stoppschicht wirken kann und damit Schäden vom Substrat 22 fernhält.When forming the connection hole 27 to the greatest possible depth, the dummy bitline first becomes 22 made to allow them to etch the connection hole 27 can act as an etch stop layer and thus damage from the substrate 22 keeps.

Ein weiteres wahlweises Merkmal ist die Dummy-Metallstruktur bzw. die Blindleitung 29 gemäss 2d.Another optional feature is the dummy metal structure or the stub 29 according to 2d ,

Diese ist zwar wahlweise, sollte aber aufgrund der Tatsache, dass sie den metallischen Schutzring 28 zum Beispiel in den nachfolgenden Ätzprozesses schützt, nach Möglichkeit dennoch vorgesehen werden.Although this is optional, it should, however, due to the fact that it is the metallic guard ring 28 For example, in the subsequent etching process protects, if possible still be provided.

Die Schutzring-Anordnungen gemäss der vorliegenden Erfindung definieren vorzugsweise eine Grenze zwischen dem äusseren und dem inneren Teil des Chips. Normalerweise befinden sich ausserhalb des Schutzrings im äusseren Bereich, d. h. dem bei der Herstellung des Chips aus der Halbleiterscheibe zu schneidenden Bereich, keinerlei sonstige Anordnungen. Wahlweise könnten aber auch andere Elemente den Grenzbreich definieren, d. h. der erfindungsgemässe Schutzring braucht nicht unbedingt das am weitesten aussenliegende Element zu sein.The Guard ring arrangements according to of the present invention preferably define a boundary between the outside and the inner part of the chip. Usually located outside of the protective ring in the outer Area, d. H. in the manufacture of the chip from the semiconductor wafer area to be cut, no other orders. Optional could but also other elements define the boundary area, d. H. of the invention Guard ring does not necessarily need the furthest outside To be element.

Die mit der Schutzring-Anordnung gemäss der vorliegenden Erfindung erzielbaren Platzeinsparungen werden am besten dadurch deutlich, dass man den von einer konventionellen Schutzring-Konstruktion mit dem von einer erfindungsgemässen Schutzring-Ausführung in Anspruch genommenen seitlichen Platz vergleicht. Bei der konventionellen Schutzring-Anordnung gemäss 1e ist die kleinste seitliche Abmessung definiert durch die Abstände A + B + C + D. Wäre die Dummy-Blindleitung 13 nach der den Stand der Technik darstellenden 1e ausserhalb der Dummy-Leitung 8 angeordnet, so würde der der Abmessung D entsprechende Teil der Dummy-Leitung 13 die Abmessung D statt der Dummy-Leitung 8 definieren. Gegenüber 1e beträgt wie beispielsweise aus 2d ersichtlich die von der erfindungsgemässen Schutzring-Anordnung definierte kleinste seitliche Abmessung A + B. Bei angenommen vergleichbaren Abmessungen A + D ergibt die erfindungsgemässe Schutzring-Konstruktion eine Reduzierung des seitlichen Platzbedarfs von ca. 50%.The space savings achievable with the protective ring arrangement according to the present invention are best illustrated by comparing the lateral space occupied by a conventional guard ring construction with the side space occupied by a guard ring embodiment according to the invention. In the conventional guard ring arrangement according to 1e is the smallest lateral dimension defined by the distances A + B + C + D. If the dummy stub would be 13 according to the state of the art performing 1e outside the dummy wire 8th arranged so would the dimension D corresponding part of the dummy line 13 the dimension D instead of the dummy wire 8th define. Across from 1e is like, for example 2d the minimum lateral dimension A + B defined by the protective ring arrangement according to the invention can be seen. Assuming comparable dimensions A + D, the protective ring construction according to the invention results in a reduction in the lateral space requirement of approximately 50%.

Die erfindungsgemässe Schutzring-Anordung bietet eine Reihe von Vorteilen. Einmal ist sie hinsichtlich der Zahl ihrer Komponenten und der zu ihrer Herstellung erforderlichen Schritte sehr viel einfacher als eine Schutzring-Anordnung nach dem Stand der Technik. Weiter ist die Grösse der Chipfläche, die zur Verhinderung von Feuchtigkeitsschäden für eine Schutzring-Anordnung benötigt wird und damit verloren ist, auf ein Minimum reduziert. Schliesslich bietet die vorliegende Erfindung besseren Schutz gegen Schäden durch Feuchtigkeit, obwohl die erfindungsgemässe Schutzring-Anordnung einfacher aufgebaut und kleiner ist als nach dem Stand der Technik.The invention Guard ring arrangement offers a number of advantages. Once is in terms of the number of their components and their production required steps much easier than a guard ring arrangement According to the state of the art. Next is the size of the chip area, the to prevent moisture damage to a guard ring assembly needed is lost and thus reduced to a minimum. After all The present invention provides better protection against damage Moisture, although the inventive protective ring arrangement easier constructed and smaller than in the prior art.

Damit lassen sich auf einfache Weise entsprechende Prozesstoleranzen einhalten und wird für den Schutzring nur ein Minimum an Platz benötigt. Darüberhinaus kann das Problem häufiger konstruktiver Änderungen der Halbleitereinrichtung auf ein Mindestmass reduziert werden. Die Schwierigkeiten hinsichtlich der Integration einer Halbleitereinrichtung sind also geringer.In order to can easily comply with appropriate process tolerances and will for the guard ring requires only a minimum of space. In addition, the problem may be frequently constructive changes the semiconductor device can be reduced to a minimum. The difficulties with the integration of a semiconductor device are so lower.

Für den Fachmann ergibt sich ohne weiteres, dass verschiedene Abwandlungen und Änderungen des erfindungsgemässen Verfahrens zur Herstellung einer Schutzring-Anordnung einer Halbleitereinrichtung möglich sind, ohne dass der Erfindungsgedanke oder der Schutzumfang der Erfindung verlassen wird. Damit gilt als vorausgesetzt, dass die vorliegende Erfindung im Umfang der beiliegenden und der diesen gleichwertigen Ansprüche alle für den Durchschnittfachmann naheliegenden Abwandlungen und Änderungen mit einschliesst.For the expert It will be readily apparent that various modifications and changes to the invention A method of manufacturing a guard ring assembly of a semiconductor device possible without the spirit or scope of the invention Is left invention. Thus, as provided that the present invention within the scope of the accompanying and equivalent claims all for obvious to those skilled in the art modifications and changes including.

Claims

Method for producing a protective ring arrangement of a semiconductor device, comprising the following steps: - providing a carrier structure ( 20 . 21 ); - producing a dummy bit line ( 22 ) on the support structure ( 20 . 21 ), - producing an insulation structure ( 23 ) and a planarization structure ( 24 ) on the dummy bit line ( 22 ) and the support structure ( 20 . 21 ); - producing a further insulation structure ( 25 . 26 ) on the planarization structure ( 24 ); - Selective removal of the further isolation structure ( 25 . 26 ) and the planarization structure ( 24 ) for forming a connection hole ( 27 ) in a given surface area of the dummy bit line ( 22 ); and - producing a protective ring ( 28 ) in the connection hole ( 27 ), whereby the protective ring ( 28 ) the further isolation structure ( 25 . 26 ) and the planarization structure ( 24 ) and thus prevents passage of moisture.

Method according to claim 1, characterized in that the provision of the carrier structure means the production of a substrate ( 20 ) and the formation of a first insulation layer ( 21 ) on the substrate ( 20 ).

Method according to claim 2, characterized in that the substrate ( 20 ) is made of semiconductor material.

Method according to claim 3, characterized that silicon is used as semiconductor material.

A method according to claim 1, characterized in that the production of the further insulation structure, the formation of a moisture-stop layer ( 25 ) on the planarization structure ( 24 ).

A method according to claim 1, characterized in that the planarization structure consists of a borophosphosilicate glass (BPSG) layer ( 24 ) is formed.

Method according to claim 5, characterized in that the moisture barrier layer ( 25 ) consists of an oxide.

Method according to claim 7, characterized in that that is used as the oxide tetraethyl orthosilicate (TEOS).

A method according to claim 1, characterized in that in a further step, a dummy metal structure ( 29 ) on the guard ring ( 28 ) as well as on the protective ring ( 28 ) adjacent further isolation structure ( 25 . 26 ) is formed.

Method according to claim 1, characterized in that the protective ring ( 28 ) is made of tungsten (W).

Method according to claim 1, characterized in that the protective ring ( 28 ) is made of titanium (Ti), titanium nitrite (TiN) or a metallic compound of Ti and TiN.

Method according to claim 1, characterized in that that the guard ring made of a compound of Ti / TiN / W becomes.

Semiconductor device having an integrated circuit and a guard ring assembly, comprising: - a support structure ( 20 . 21 ); A dummy bit line ( 22 ) on the support structure ( 20 . 21 ), - an isolation structure ( 23 ) and a planarization structure ( 24 ) on the dummy bit line ( 22 ) and the support structure ( 20 . 21 ); A further isolation structure ( 25 . 26 ) on the planarization structure ( 24 ); - one in the further isolation structure ( 25 . 26 ) and the planarization structure ( 24 ) formed communication hole ( 27 ) in a given surface area of the dummy bit line ( 22 ), in which a protective ring ( 28 ), the protective ring ( 28 ) the further isolation structure ( 25 . 26 ) and the planarization structure ( 24 ) and thus prevents passage of moisture.

Semiconductor device according to claim 13, characterized in that the planarization structure comprises a BPSG layer ( 24 ) and the further isolation structure is a TEOS layer ( 25 ).

Semiconductor device according to claim 13, characterized in that the protective ring ( 28 ) consists of a highly moisture resistant material against moisture.

Semiconductor device according to claim 15, characterized characterized in that the guard ring is made of tungsten (W), titanium (Ti), Titanium nitrite (TiN), a metallic compound of Ti and TiN, or a compound of Ti / TiN / W.