DE102019100462A1

DE102019100462A1 - Lichtlaufzeitpixel

Info

Publication number: DE102019100462A1
Application number: DE102019100462.4A
Authority: DE
Inventors: Robert Rößler; Carl Philipp Koppen; Matthias Franke
Original assignee: PMDtechnologies AG
Current assignee: PMDtechnologies AG
Priority date: 2018-01-11
Filing date: 2019-01-10
Publication date: 2019-07-11
Anticipated expiration: 2039-01-11
Also published as: DE102019100461B4; DE102019100462B4; DE102019100460B4; DE102019100460A1; DE102019100461A1

Abstract

Lichtlaufzeitpixel, mit:einem Nutzkanal (A)aufweisend einen Sammelknoten (SK A), ein Transfergate (TG A),ein Speicherknoten (SPK A) und ein Modulationsgate (MOD A) sowie einem Verwerfkanal aufweisend ein Verwerfknoten (VK) und ein Verwerfknoten-Modulationsgate (MOD VK),wobei zwischen den Modulationsgates (MOD A, MOD VK) ein mittleres Modulationsgate (MOD C) angeordnet ist,und wobei das mittlere Modulationsgate (MOD C) in einem lichtempfindlichen und die übrigen Gates (TG A, MOD A, MOD VK) und Knoten (SPK A, SK A, VK) des Pixels in einem lichtunempfindlichen Bereich angeordnet sind.

Description

Die Erfindung betrifft ein Lichtlaufzeitpixel und ein Verfahren zum Betreiben eines solchen nach Gattung der unabhängigen Ansprüche.
Mit Lichtlaufzeitpixel sollen hier insbesondere Pixel umfasst sein, die Entfernungen aus der Phasenverschiebung einer emittierten und empfangenen Strahlung gewinnen. Als Lichtlaufzeitpixel bzw. 3D-Pixel, TOF-Pixel sind insbesondere PMD-Pixel mit Photomischdetektoren (PMD) geeignet, wie sie u.a. in der DE 197 04 496 A1 beschrieben sind. Die Pixel kommen insbesondere in 3D-Kameras zum Einsatz, wie sie beispielsweise von der Firma ‚ifm electronic GmbH‘ oder ‚pmdtechnologies ag‘ als O3D-Kamera bzw. als CamBoard zu beziehen sind.
2D Imager / Bildsensoren verwenden verschiedene Strukturen zum Zweck der kTC-Rauschunterdrückung mittels CDS (correlated double sampling, korrelierten Doppelabtastung) im global shutter Betrieb. Aus der US 7361877 B2 sind entprechenden Pixel bekannt, die eine zusätzliche ,pinned diode‘ als Zwischenspeicher aufweisen, welcher rauschfrei ausgelesen werden kann.
Ferner sind aus der Veröffentlichung: S. Velichko et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 63, NO. 1, JANUARY 2016, „CMOS Global Shutter Charge Storage Pixels With Improved Performance" (DOI: 10. 1109 / TED.2015.2443495) auch Formen bekannt, die eine Kombination von pinned diode mit Photogate aufweisen.
Aufgabe der Erfindung ist es, den Dynamikumfang eines Lichtlaufzeitpixel zu verbessern.
Die Aufgabe wird durch ein Lichtlaufzeitpixel gemäß Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhaft ist ein Lichtlaufzeitpixel vorgesehen, mit einem Nutzkanal (A) aufweisend einen Sammelknoten (SK A), ein Transfergate (TG A), ein Speicherknoten (SPK A) und ein Modulationsgate (MOD A) sowie einem Verwerfkanal aufweisend ein Verwerfknoten (VK) und ein Verwerfknoten-Modulationsgate (MOD VK), wobei zwischen den Modulationsgates (MOD A, MOD VK) ein mittleres Modulationsgate (MOD C) angeordnet ist, und wobei das mittlere Modulationsgate (MOD C) in einem lichtempfindlichen und die übrigen Gates (TG A, MOD A, MOD VK) und Knoten (SPK A, SK A, VK) des Pixels in einem lichtunempfindlichen Bereich angeordnet sind.
Dieses Vorgehen hat den Vorteil, dass die lichtempfindliche Fläche eines Pixel im Verhältnis zur lichtunempfindlichen Fläche erheblich vergrößert werden kann. Dieses Vorgehen ist insbesondere im Hinblick auf eine Verkleinerung der Pixel von Vorteil.
Des weiteren ist es vorteilhaft, dass die Anzahl der zum Betrieb des Lichtlaufleitpixels zuzuführenden notwendigen Signale und Potentiale verringert werden kann. Durch die Beschränkung auf nur einen Nutzkanal kann die Anzahl an aktiven Bauelemente, die zur Auslese dienen, halbiert werden. Durch die Ausgestaltung des Nutzkanals mit einer Speicherkapazität kann eine CDS-Auslese mit Global Shutter und damit ein größerer Dynamikumfang hin zu schwachen Nutzsignalen erreicht werden.
Ferner ist ein Lichtlaufzeitpixel vorgesehen, bei dem der Sammelknoten (SK) als Diode ausgelegt ist.
In einer weiteren Ausgestaltung ist ein Lichtlaufzeitpixel vorgesehen, bei dem der Speicherknoten (SPK) als gepinnte Photodiode ausgelegt ist.
Vorteilhaft liegt der Verwerfknoten dauerhaft auf einem Bezugspotenzial, insbesondere auf dem Reset-Potenzial.
Nützlich ist ferner ein Lichtlaufzeitpixel, bei dem der Sammelknoten (SK A) und der Verwerfknoten (VK) diagonal nahe der Ecken und die übrigen Gates (TG A, MOD A, MOD VK) und Knoten (SPK A, SK A, VK) des Pixels diagonal zwischen dem Sammelknoten (SK A) und dem Verwerfknoten (VK) ausgereichtet sind.
Dieses Vorgehen hat den Vorteil, dass ein Lichtlaufzeitpixel zur Verfügung gestellt werden kann, bei dem der lichtempfindliche Bereich gegenüber herkömmlichen Pixeln größer ausgelegt ist und somit der Füllfaktor verbessert werden kann Besonders nützlich ist es, wenn das Pixel von der Rückseite beleuchtet wird. Vorteilhaft ist auch ein Bildsensor mit den vorgenannten Lichtlaufzeitpixeln vorgesehen, bei dem die Pixel matrixförmig angeordnet sind.
Besonders vorteilhaft ist ein Verfahren zum Betreiben eines vorgenannten Lichtlaufzeitpixels bzw. Bildsensors als CDS-fähiges Time of Flight Pixel mit global shutter Funktion vorgesehen. Das Verfahren lässt sich in drei Phasen unterteilen: Integration, Integrationsende, Reset und Auslese. Woraus sich ein global shutter-Betrieb durch Verwendung eines Speicherknotens SPK und eines Separationsknotens SEP realisieren lässt.
Mit folgenden Schritten:

- Integration, in dem die Modulationsgates (MOD A, MOD VK) mit einer Modulationsspannung (V_MOD, V_MODHIGH, V_MODLOW) und das mittlere Modulationsgate (MOD C) mit einer konstanten Spannung (V_MOD_C) beaufschlagt werden mit V_MOD _C > V_MODLOW und V_MOD _C < V_MODHIGH wobei die Spannungen (V_SPK) am Speicherknoten (SPK A) und die Spannung (V_TG) am Transfergate (TG A) wie folgt eingestellt sind: V_SPK > V_MOD > V_TG.
- Integrationsende, in dem am Modulationsgate (MOD A) in Relation zur Integration eine niedrige Spannung V_MOD _A-int-ende ≤ V_MODLOW angelegt wird, um den Speicherknoten (SPK) von den lichtaktiven Modulationsgates (MOD C) abzutrennen, das Verwerfknoten-Modulationsgate (MOD VK) wird anderseits auf eine hohe Spannung V_MOD _{VK_int_ende} ≥ V_MODHIGH gelegt, um den Ladungsabfluss vom lichtaktiven Modulationsgate (MOD C) in Richtung des Verwerfknotens (VK) zu ermöglichen,
- Reset und Auslese, in dem zunächst der Sammelknoten (SK A) mit einer hohen Spannung beaufschlagt wird und die Reset-Spannung (S_Reset) ausgelesen und in einer CDS-Stufe zwischengespeichert wird,

TG

_TG

_SPK

SPK

SK

_Signal

_Reset

_signal

Wobei während aller vorgenannten Schritte der Verwerfknoten (VK) auf ein Bezugspotenzial (V_Reset) liegt.
Durch dieses Vorgehen wird der Betrieb als Global Shutter Pixel durch die Kombination des Speicherknoten als zusätzlichen temporären Zwischenspeicher in Kombination mit dem Separationsgate als Abtrennvorrichtung für diesen Speicherknoten gewährleistet.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert.
Es zeigen schematisch:

1 ein Lichtlaufzeit-Pixel, das zur Verwendung einer CDS Auslese im global shutter Betrieb ausgebildet ist,
2 einen typischen zeitlichen Verlauf der angelegten Spannungen, wobei die Spannung am Speicherknoten dauerhaft konstant bleibt,
3 einen typischen zeitlichen Verlauf der angelegten Spannungen, wobei die von außen angelegte Spannung am Speicherknoten unmittelbar vor dem Transfer der Ladungsträger auf den Sammelknoten reduziert wird,
4 einen typischen Potentialverlauf im Silizium während der Integration und der Auslese,
5 ein Füllfaktor optimiertes Speichergate-Pixel in Diagonalanordnung ohne Verwerfknoten,
6 eine Ausführung eines one-tap-Pixels mit Nutz- und Vewerfkanal,
7 einen Potentialverlauf des one-tap-Pixel gemäß 6,
8 eine Ausführung eines one-tap-Pixels mit einem großflächigen, mittleren Modulationsgate,
9 einen Querschnitt in diagonaler Achse des Pixels gemäß 8,
10 einen zeitlichen Verlauf der angelegten Spannungen an einem erfindungsgemäßen one-tap-Pixel gemäß 8 und 9.

Bei der nachfolgenden Beschreibung der bevorzugten Ausführungsformen bezeichnen gleiche Bezugszeichen gleiche oder vergleichbare Komponenten.
Die Erfindung basiert auf folgende Überlegungen: Durch den Einsatz zusätzlicher unbeleuchteter Photogates können photogenerierte Elektronen in der Ladungsdomäne gespeichert werden. Diese Zwischenspeicherung der Ladungsträger in der Ladungsdomäne, statt der typischen Integration in einer Diode, ermöglicht eine korrelierte Doppelabtastung und damit die Eliminierung des kTC Rauschens. Durch die Integration des als Photogate ausgeführten Zwischenspeichers ist darüber hinaus ein ,global shutter‘ Betrieb möglich. Dabei fungiert das Separationsgate als Potentialbarriere um den global shutter Betrieb zu ermöglichen. Darüber hinaus werden für diesen Pixeltyp Füllfaktor-optimierte Layoutvarianten und verschiedene Betriebsmodi vorgeschlagen.
Die Messgenauigkeit eines üblichen PMD Pixels kann insbesondere bei geringen Beleuchtungsstärken oder hohen zu messenden Abständen durch das kTC Rauschen limitiert sein. Dieser Rauschbetrag kann nahezu vollständig durch eine korrelierte Doppelabtastung eliminiert werden. Darüber hinaus bietet die Auslese im global shutter Betrieb, im Vergleich zum rolling shutter Betrieb, einen entscheidenden Vorteil. Im global shutter Betrieb können Bewegungsartefakte vermieden werden. Somit werden im global shutter mode auch sich schnell bewegende Szenenelemente (z.B. Rotorblätter von Ventilatoren) unverzerrt und scharf.
Eine mögliche Ausgestaltung ist in 1 dargestellt, bestehend aus folgenden Bestandteilen, welches eine CDS-Auslese im global shutter Betrieb ermöglicht:

1. Mindestens einen Sammelknoten (SK)
2. Mindestens ein Transfergate (TG), zu diesem Sammelknoten gehörig
3. Mindestens ein Speicherknoten (SPK), zu diesem Sammelknoten gehörig
4. Mindestens ein Separationsgate (SEP), zu diesem Sammelknoten gehörig
5. Mindestens einen lichtaktiven, elektrisch modulierbaren Bereich (MOD), zu diesem Sammelknoten gehörig (Modulationsgates MOD in verschiedenen Ausführungen)

Ein zusätzliches unbeleuchtetes Photogate bzw. ein Speicherknoten SPK und das dazugehörige Transfergate TG pro Kanal A, B werden jeweils zwischen dem beleuchteten Mischerbereich (Modulationsgates) MOD A, MOD B bzw. dem Separationsgate und dem entsprechenden Sammelknoten SK angeordnet. Die Modulationsgates MOD A, MOD B befinden sich in einen offenen, lichtempfindlichen Bereich, während sich der Sammelknoten SKA, das Transfergate TG, der Speicherknoten SPK A, und das Separationsgate SEP A in einen lichtunempfindlichen abgedeckten Bereich befinden.
Die zusätzlichen Gates Transfergate TG und Speicherknoten SPK können mit einer individuell einstellbaren Spannung belegt werden. Der zusätzliche Speicherknoten SPK wird typischerweise mit einer konstanten Spannung belegt um die Akkumulation von Ladungsträgern unter diesem Gate SPK zu ermöglichen.
Nach Abschluss der Integrationszeit t_int werden die so gesammelten Ladungsträger über das Transfergate TG in den Sammelknoten SK transferiert. Der Transfer der Elektronen erfolgt rauschfrei. Gleichzeitig kann die Gatekapazität vollständig entleert werden. Der rauschfreie Transfer und die vollständige Entleerung der Kapazität ermöglichen eine vorteilhafte Kombination des aktuellen PMD Designs mit einer CDS Auslese.
Die vorhandenen Separationsgates SEP werden nach der Integration auf 0V gesetzt und verhindern so eine weitere Akkumulation von Ladungsträgern unter dem unbeleuchteten Speicherknoten SPK. Damit wird ein global shutter Betrieb der Pixelmatrix ermöglicht.
2 zeigt einen typischen zeitlichen Ablauf der angelegten Spannungen an den Gates TG, SPK, SEP sowie an den Transistoren Reset und Select. Durch das Schalten des Reset-Transistors wird eine definierte Spannung am Sammelknoten SK angelegt. Durch das Schalten des Select-Transistors werden die auszulesenden Pixel ausgewählt und die Pixelspannungen übertragen.
Dieses Timing kann in drei Phasen (reset, integration, readout) unterteilt werden. Zu Beginn werden alle im photoaktiven Bereich des Pixels vorhandenen freien Ladungsträger über einen Reset-Schritt entfernt (hohe Spannung an RESET, TG, SPK und SEP). Während der Integration sammeln sich die photogenerierten Ladungsträger unter dem Speicherknoten SPK. Nach der Integration werden alle gesammelten Ladungsträger durch einen Spannungspuls auf das Transfergate TG rauschfrei auf die Diode bzw. Sammelknoten SK transferiert.
Über einen Vergleich der ausgelesenen Diodenspannung kurz vor dem Ladungstransfer (Zeitpunkt treset) mit der Diodenspannung nach dem Ladungstransfer (Zeitpunkt tsignal) kann das kTC-Rauschen über Differenzbildung eliminiert werden.
Bei dem zeitlichen Ablauf der Spannungen in 2 bleibt die Spannung am Speicherknoten während der Integration und Auslese der photogenerierten Ladungen konstant.
3 zeigt ein Timing, bei dem die Spannung am Speicherknoten unmittelbar vor dem Transfer der Ladungen auf die Diode reduziert wird. Dieses Vorgehen hat den Vorteil, dass die Gesamtzeit für den Transfer reduziert werden kann. Darüber hinaus lässt sich der Spannungsbereich der Diode über einen größeren Bereich ausnutzen.
4 (oben) zeigt beispielhaft einen Schnitt durch das in 1 gezeigte Pixel. Die Bereiche die lichtunempfindlich gehalten werden sollen sind mit einer Beschichtung vorzugsweise Metallisierung M abgedeckt. Unterhalb des Querschnitts ist der typische Verlauf des elektrostatischen Potentials im Silizium für die drei Phasen Integration, Integrationsende und Reset, sowie der Auslese dargestellt:

1. Integration: Bei der Integration sammeln sich alle Ladungsträger unter dem Speicherknoten SPK, während das Transfergate TG eine Potentialbarriere zwischen Speicherknoten SPK und Sammelknoten SK induziert.
2. Integrationsende und Reset: Zur Beendigung der Integration wird eine Potentialbarriere unter dem Separationsgate SEP induziert und somit die Drift oder Diffusion weiterer Ladungsträgern unter den Speicherknoten SPK verhindert (global shutter Betrieb). Gleichzeitig wird der Sammelknoten SK auf eine definierte (hohe) Spannung zurückgesetzt.
3. Auslese: Bei der Auslese wird die Barriere unter dem Transfergate TG durch eine Änderung der Spannung reduziert. Dadurch werden alle unter dem Speicherknoten SPK gesammelten Ladungsträger vollständig zum Sammelknoten SK transferiert.

Neben der eben beschriebenen vollständigen Integration unter dem Speicherknoten SK kann das Pixel in einem zweiten Betriebsmodus betrieben werden: Die Teilintegration von Ladungsträgern unter dem Speicherknoten SPK mit Teilintegration im Sammelknoten SK (integration with overflow).
Beim letztgenannten Fall wird ein Teil der Ladung unter dem Speicherknoten SPK gespeichert. Bei großen Beleuchtungsstärken kommt es aufgrund der endlichen Speicherfähigkeit des Speicherknotens SPK zum Überlaufen und ein Teil der Ladung fließt schon vor dem Ende der Integration in den Sammelknoten SK ab. Hierfür ist die Potentialbarriere unter dem Transfergate TG geringer, als im oben beschriebenen Fall. Dieses Verfahren ermöglicht unterschiedliche Betriebsmodi in Abhängigkeit der Beleuchtungsstärke.
In allen zuvor genannten Pixelkonfigurationen und Betriebsmodi kann das beschriebene Gate SPK zum Speichern der Ladungsträger (Speicherknoten) durch eine ,pinned diode‘, wie sie beispielsweise in 2D Pixeln typischerweise zum Einsatz kommen, ersetzt werden. Der Speicherknoten, ausgeführt als pinned diode, hat im Vergleich zu einem Gate den Vorteil eines geringeren Dunkelstroms und muss nicht extra über eine Spannungszuführung kontaktiert werden.
Besonders vorteilhaft ist die PMD-Struktur in einer Diagonale angeordnet, so dass der Füllfaktor optimiert werden kann. Lediglich die Modulationsgates MOD A und B sind transparent für Beleuchtung. Die übrigen Bestandteile des Pixels (SEP, SPK, TG, SK) müssen durch entsprechende Maßnahmen (z.B. Metallbedeckung) abgeschirmt werden. Für einen maximalen Füllfaktor und damit einer maximalen Sensitivität des Pixels ist die lichtaktive Fläche möglichst groß zu halten. Um den Füllfaktor des oben beschriebenen Pixels zu verbessern, aber vor allem um kleinere Pixel-Pitches zu ermöglichen, wurde ein neuer Ansatz der Gates-Anordnung realisiert.
Das Separationsgate wie auch das Transfergate haben die Aufgabe, Ladungsträger an der Drift in den nächsten Knoten zu hindern. Daher gibt es keine besonderen Anforderungen an deren Fläche, lediglich ihre Länge sollte ausreichen, um die genannte Funktionalität zu ermöglichen. Gleichzeitig muss der Sammelknoten SK A eine minimale Fläche aufweisen, die erforderlich ist, um eine minimal notwendige Anzahl an Ladungsträgern zu speichern. Ordnet man die Gates wie in 1 an, so nehmen die abgeschirmten Gates über die komplette Weite des Pixels Fläche ein. Werden die Gates hingegen auf die Ecken des Pixels geführt, verjüngt sich der Ladungsträgerkanal zum Sammelknoten SK. Die verbrauchte Fläche wird zum Pixelrand geringer. Die für die Modulationsgates zur Verfügung stehende Fläche wird besser ausgenutzt und das Pixel erhält einen höheren Füllfaktor. Gleichzeitig bleibt die ,global shutter‘- und CDS-Funktionalität erhalten. 5 zeigt ein konkretes Layout-Beispiel für solch ein Pixel.
Um darüber hinaus die photoaktive Fläche weiter zu erhöhen, ist es möglich, statt der Verwendung zweier Kanäle A, B nur einen Kanal A zu verwenden (one-tap pixel). 6 zeigt bespielhaft ein Beispiel für ein solches Pixel mit einem einzigen auszuwertenden Nutzkanal A. Hierbei fallen die für einen weiteren Nutzkanal B notwendigen Transfergates TG B und Speicherknoten SPK B weg. In ähnlichem Maße kann die photoaktive Fläche und damit der Füllfaktor des Pixels gesteigert werden. Hierbei arbeitet der Kanal A als Nutzkanal wie in 4 beschrieben. Der zweite Kanal ist hingegen als Verwerfkanal mit einem Verwerfknoten VK ausgelegt.
Der Verwerfknoten VK ist über ein Verwerfknoten-Separationsgate SEP VK vom von den Modulatonsgates bzw. dem lichtaktiven und modulierten Bereich abgegrenzt. Der Verwerfknoten liegt vorzugsweise auf einem hohen Bezugspotenzial und hier insbesondere auf dem Resetpotenzial V_Reset, wobei das Verwerfknoten-Separationsgate vorzugsweise ebenfalls auf einem hohen Potenzial gehalten mit V_MOD < V_SEP _VK < V_VK. wird.
7 zeigt schematisch einen entsprechenden Potenzialverlauf. Der Potenzialverlauf der Integration, Integrationsende und Auslese des ersten Kanals A entsprechen den in 4 gezeigten Verläufen. Der komplementäre Kanal ist erfindungsgemäß hier jedoch als Verwerfknoten VK ausgebildet, der vorzugsweise dauerhaft auf dem Reset-Potenzial V_Reset liegt. Der Verwerfknoten VK ist weiterhin über ein Verwerfknoten-Separationsgate SEP VK vom übrigen Pixel abgegrenzt, wobei dieses Separationsgate SEP VK vorzugsweise auch dauerhaft auch auf einem hohen Potenzial V_{SEP VK} > V_MOD liegt mit V_{SEP VK} < V_VK.
8 zeigt beispielhaft eine weitere Ausgestaltung, bei der sowohl im Nutz- als auch im Verwerfkanal auf ein Separationsgate SEP A, SEP VK verzichtet wird. Die Funktion dieser Gates wird jeweils durch ein Modulationsgate MOD A und MOD VK nachgebildet. Während der Ladungs-Integration werden die Modulationsgates MOD A, MOD VK wie im üblichen PMD-Modulationsbetrieb als ,Ladungswippe‘ betrieben. Nach der Integration werden die Gates auf ein für die jeweilige Funktion geeignetes Potenzial geschaltet. Damit die Modulationsgate MOD A, MOD VK auch die Funktion eines Separationsgates wahrnehmen können, sind beide Gates auch lichtunempfindlich ausgestaltet. Zur Erzeugung von Ladungsträgern ist ein lichtempfindlicher Bereich mit einem Modulationsgate MOD C vorgesehen, das typischerweise auf einem mittleren Potential zwischen den Potenzialen V_MODHIGH und V_MODLOW liegt.
9 zeigt schematisch einen Querschnitt des Pixels gemäß 8. Wie bereits beschrieben sind alle Gates und Knoten des Nutz- und Verwerfkanals in einem lichtunempfindlichen Bereich angeordnet, der beispielsweise mit Hilfe einer Beschichtung bzw. Metallisierung M vor Lichteinfall geschützt wird. Zur Generierung von Ladungsträgern bleibt der Bereich des mittleren Modulationsgates C zur Bildung lichtempfindlich offen.
10 zeigt eine mögliche Betriebsweise des erfindungsgemäßen Pixels. Um das Pixel, sowie alle Speicherknoten vor dem Beginn der Integration photogenerierter Ladungsträger zu verarmen, werden das Transfergate TG, das Speichergate SPK und das Modulationsgate MOD_A, sowie das Verwerfknoten-Modulations-Gate MOD_VK auf jeweils Potentiale entsprechend V_RESET > V_TG > V_SPK > V_MOD_A > V_MOD_C und V_VK > V_MOD_VK > V_MOD_C gelegt. Noch im Modulationsbereich befindliche Ladungsträger werden so zu den Spannungsquellen V_RESET und V_VK abgeführt.
Integration:
Zum Start der Integration wird das Transfergate TG mit einer niedrigen Spannung belegt um eine Barriere zwischen dem Speichergate SPK und dem Sammelknoten SK einzuprägen. Das Speichergate wird mit einem Potential V_RESET < V_SPK < V_MODHIGH beaufschlagt. Gleichzeitig beginnen die Modulationsgates MOD_A und MOD_VK zwischen den Potentialen V_MODHIGH und V_MODLOW komplementär zu modulieren. Photogenerierte Ladungsträger können durch das entstehende Potentialgefälle (V_MOD_VK < V_MOD_C < V_MOD_A < V_SPK) während der zum Nutzkanal A gehörenden Modulationsphase zum Speichergate driften. Während der komplementären Modulationsphase werden Ladungsträger über das Potentialgefälle (V_MOD_A < V_MOD_C < V_MOD_VK < V_VK) in den Verwerfknoten VK abgeführt.
Haltezeit und Auslese:
Um die Integration zu beenden wird das Modulationsgate MOD_A mit einer niedrigen Spannung V_MOD _{A_int_ende} ≤ V_MODLOW belegt, um das Speichergate vom photoaktiven Bereich abzutrennen. Entsprechend wird das Verwerfkanal-Modulationsgate V_MOD_VK mit einer hohen Spannung V_MOD _{VK_int_ende} ≥ V_MODHIGH belegt. Auf diese Weise entsteht ein Potentialgefälle in Richtung des Verwerfknotens. D.h. beim Beenden der Integration bleibt die ,Ladungswippe‘ in einem bevorzugten Ausführungsbeispiel so stehen, das am Modulationsgate MOD_V die niedrigste Modulationsspannung V_MODLOW und am Verwerfknoten-Modulationsgate MOD VK die höchste Modulationsspannung V_MODHIGH anliegt.
Neue, photogenerierte Ladungsträger werden in den Verwerfknoten abgeführt. Weil das Modulationsgate V_MOD_A mit einer Metallschicht abgedeckt ist, werden in seinem Bereich keine Ladungsträger mehr generiert. Deshalb bleibt die Anzahl der Ladungsträger im Speicherknoten konstant. (V_MOD_A < V_MOD_C < V_MOD_VK < V_VK)
Bezugszeichenliste

A: Nutzkanal A
SEP VK: Verwerfknoten-Separationsgate
MOD VK: Verwerfknoten-Modulationsgate
A, B, C: Potentiale am Modulationsgate
SK: Sammelknoten (, Diode)
TG: Transfergate
SPK: Speicherknoten (Gate, Photogate, Diode, pinned diode)
SEP: Separationsgate
MOD: Modulationsgate
VK: Verwerfknoten (Diode)

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 19704496 A1 [0002]
US 7361877 B2 [0003]

Zitierte Nicht-Patentliteratur

S. Velichko et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 63, NO. 1, JANUARY 2016, „CMOS Global Shutter Charge Storage Pixels With Improved Performance“ (DOI: 10. 1109 / TED.2015.2443495) [0004]

Claims

Lichtlaufzeitpixel, mit: einem Nutzkanal (A) aufweisend einen Sammelknoten (SK A), ein Transfergate (TG A), ein Speicherknoten (SPK A) und ein Modulationsgate (MOD A) sowie einem Verwerfkanal aufweisend ein Verwerfknoten (VK) und ein Verwerfknoten-Modulationsgate (MOD VK), wobei zwischen den Modulationsgates (MOD A, MOD VK) ein mittleres Modulationsgate (MOD C) angeordnet ist, und wobei das mittlere Modulationsgate (MOD C) in einem lichtempfindlichen und die übrigen Gates (TG A, MOD A, MOD VK) und Knoten (SPK A, SK A, VK) des Pixels in einem lichtunempfindlichen Bereich angeordnet sind.
Lichtlaufzeitpixel nach Anspruch 1, bei dem der Sammelknoten (SK A) als Diode ausgelegt ist.
Lichtlaufzeitpixel nach Anspruch 1 oder 2, bei dem der Speicherknoten (SPK A) als gepinnte Photodiode ausgelegt ist.
Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, bei dem der Verwerfknoten (VK) dauerhaft mit einem Bezugspotenzial (V_Reset) verbunden ist.
Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, bei dem der Sammelknoten (SK A) und der Verwerfknoten (VK) diagonal nahe der Ecken und die übrigen Gates (TG A, MOD A, MOD VK) und Knoten (SPK A, SK A, VK) des Pixels diagonal zwischen dem Sammelknoten (SK A) und dem Verwerfknoten (VK) ausgereichtet sind.
Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, bei dem das Pixel von der Rückseite beleuchtet wird.
Bildsensor mit Lichtlaufzeitpixel nach einem der vorhergehenden Ansprüche, die matrixförmig angeordnet sind.
Lichtlaufzeitkamera mit wenigstens einem Lichtlaufzeitpixel oder Bildsensor nach einem der vorhergehenden Ansprüche.
Verfahren zum Betreiben der Vorrichtung nach einer der vorherigen Ansprüche, mit den Schritten: - Integration, in dem die Modulationsgates (MOD A, MOD VK) mit einer Modulationsspannung (V_MOD, V_MODHIGH, V_MODLOW) und das mittlere Modulationsgate (MOD C) mit einer konstanten Spannung (V_MOD C) beaufschlagt werden mit V_MOD _C > V_MODLOW und V_MOD _C < V_MODHIGH wobei die Spannungen (V_SPK) am Speicherknoten (SPK A) und die Spannung (V_TG) am Transfergate (TG A) wie folgt eingestellt sind: V_SPK > V_MOD > V_TG. - Integrationsende, in dem am Modulationsgate (MOD A) in Relation zur Integration eine niedrige Spannung V_MOD _{A_int_ende} ≤ V_MODLOW angelegt wird, um den Speicherknoten (SPK) von den lichtaktiven Modulationsgates (MOD C) abzutrennen, das Verwerfknoten-Modulationsgate (MOD VK) wird anderseits auf eine hohe Spannung V_MOD _{VK_int_ende} ≥ V_MODHIGH gelegt, um den Ladungsabfluss vom lichtaktiven Modulationsgate (MOD C) in Richtung des Verwerfknotens (VK) zu ermöglichen, - Reset und Auslese, in dem zunächst der Sammelknoten (SK A) mit einer hohen Spannung beaufschlagt wird und die Reset-Spannung (S_Reset) ausgelesen und in einer CDS-Stufe zwischengespeichert wird, wobei danach das Transfergate (TG) geöffnet (V_TG > V_SPK) wird, so dass alle unter dem Speicherknoten (SPK) gesammelten Ladungsträger vollständig in den Sammelknoten (SK) transferiert, werden, wobei hiernach der Sammelknoten ein zweites Mal ausgelesen (S_Signal) wird und durch Differenzbildung (S_Reset - S_signal) mit dem in der CDS Stufe gespeicherten Initialwert das zeitliche Rauschen eliminiert wird, wobei während aller vorgenannten Schritte der Verwerfknoten (VK) auf ein Bezugspotenzial (V_Reset) liegt.
Lichtlaufzeitkamera, die zur Durchführung des vorgenannten Verfahrens ausgebildet ist.