DE10145765B4 - Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure - Google Patents

Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure Download PDF

Info

Publication number
DE10145765B4
DE10145765B4 DE10145765A DE10145765A DE10145765B4 DE 10145765 B4 DE10145765 B4 DE 10145765B4 DE 10145765 A DE10145765 A DE 10145765A DE 10145765 A DE10145765 A DE 10145765A DE 10145765 B4 DE10145765 B4 DE 10145765B4
Authority
DE
Germany
Prior art keywords
area
semiconductor
channel
semiconductor structure
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10145765A
Other languages
German (de)
Other versions
DE10145765A1 (en
Inventor
Rudolf Dr. Elpelt
Heinz Dr. Mitlehner
Reinhold Dr. Schörner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Priority to DE10145765A priority Critical patent/DE10145765B4/en
Publication of DE10145765A1 publication Critical patent/DE10145765A1/en
Application granted granted Critical
Publication of DE10145765B4 publication Critical patent/DE10145765B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleiteraufbau zur Steuerung eines Stroms (2) umfassend mindestens:
a) ein erstes Halbleitergebiet (2) eines ersten Leitungstyps,
b) ein innerhalb des ersten Halbleitergebiets (2) zumindest teilweise vergrabenes Inselgebiet (3) eines zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyps,
c) einen zumindest teilweise innerhalb des ersten Halbleitergebiets (2) verlaufenden Strompfad und
d) ein Kanalgebiet (22),
d1) das Teil des ersten Halbleitergebiets (2) ist,
d2) das eine Grunddotierung aufweist, und
d3) innerhalb dessen der Strom (I) mittels wenigstens einer Verarmungszone (23, 24) beeinflussbar ist,
dadurch gekennzeichnet, dass
d4) das Kanalgebiet (22) ein zur Stromführung bestimmtes Kanalleitungsgebiet (225), das den ersten Leitungstyp und eine verglichen mit der Grunddotierung höhere Dotierung aufweist, umfasst.Semiconductor structure for controlling a current (2) comprising at least:
a) a first semiconductor region (2) of a first conductivity type,
b) an island region (3), at least partially buried within the first semiconductor region (2), of a second line type opposite to the first line type,
c) a current path running at least partially within the first semiconductor region (2) and
d) a channel area (22),
d1) is part of the first semiconductor region (2),
d2) which has a basic funding, and
d3) within which the current (I) can be influenced by means of at least one depletion zone (23, 24),
characterized in that
d4) the channel region (22) comprises a channel line region (225) intended for current conduction, which has the first line type and a higher doping compared to the basic doping.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft einen Halbleiteraufbau zur Steuerung eines Stroms, wobei der Halbleiteraufbau mindestens ein erstes Halbleitergebiet eines ersten Leitungstyps (n oder p), ein innerhalb des ersten Halbleitergebiets zumindest teilweise vergrabenes Inselgebiet eines zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyps, einen zumindest teilweise innerhalb des ersten Halbleitergebiets verlaufenden Strompfad und ein Kanalgebiet, das Teil des ersten Halbleitergebiets ist, das eine Grunddotierung aufweist, und innerhalb dessen der Strom mittels wenigstens einer Verarmungszone beeinflussbar ist, umfasst. Ein solcher Halbleiteraufbau ist beispielsweise aus der US 6, 034, 385 A oder auch aus der US 5,923,051 A bekannt. Außerdem betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiteraufbaus.The invention relates to a semiconductor structure for controlling a current, the semiconductor structure comprising at least a first semiconductor region of a first conductivity type (n or p), an island region at least partially buried within the first semiconductor region of a second conductivity type opposite to the first conductivity type, one at least partially within the first Current path running semiconductor region and a channel region, which is part of the first semiconductor region, which has a basic doping, and within which the current can be influenced by means of at least one depletion zone. Such a semiconductor structure is, for example, from the US 6,034,385 A or also from the US 5,923,051 A known. The invention also relates to a method for producing a semiconductor structure.

Zum Versorgen eines elektrischen Verbrauchers mit einem elektrischen Nennstrom wird der Verbraucher üblicherweise über ein Schaltgerät an ein elektrisches Versorgungsnetz geschaltet. Beim Einschaltvorgang und auch im Falle eines Kurzschlusses tritt ein Überstrom auf, der deutlich über dem Nennstrom liegt. Zum Schutz des elektrischen Verbrauchers muss das zwischen den Verbraucher und das elektrische Netz geschaltete Schaltgerät diesen Überstrom begrenzen und auch abschalten können. Weiterhin gibt es beispielsweise in der Umrichtertechnik Anwendungen, bei denen der Verbraucher im Falle einer in Sperrrichtung anliegenden Spannung auch sicher vom Versorgungsnetz getrennt werden soll. Für die beschriebenen Funktionen sind strombegrenzende Schalter in Form eines Halbleiteraufbaus bekannt.For supplying an electrical Consumer with an electrical nominal current, the consumer is usually over a switchgear connected to an electrical supply network. When switching on and even in the event of a short circuit, an overcurrent occurs that is significantly higher than the Rated current is. To protect the electrical consumer, this must be done Switching device connected between the consumer and the electrical network this overcurrent limit and also switch off. There are also applications in converter technology, where the consumer is in the reverse direction Voltage should also be safely disconnected from the supply network. For the described Functions are current-limiting switches in the form of a semiconductor structure known.

So wird in der US 6,034,385 A und auch in der WO 00/16403 A1 ein Halbleiteraufbau beschrieben, bei dem ein Stromfluss zwi schen einer ersten und einer zweiten Elektrode gesteuert wird. Insbesondere kann der Strom ein- und ausgeschaltet oder auf einen maximalen Wert begrenzt werden. Der aktive Teil des Halbleiteraufbaus besteht aus einem ersten Halbleitergebiet eines vorgegebenen Leitungstyps, insbesondere des n-Leitungstyps. Der Leitungstyp wird bestimmt durch den Typ der Ladungsträger, mit denen das Halbleitergebiet dotiert ist. Zur Stromsteuerung ist innerhalb des ersten Halbleitergebiets mindestens ein laterales Kanalgebiet vorgesehen. Unter lateral oder auch horizontal wird hierbei eine Richtung parallel zu einer Hauptoberfläche des ersten Halbleitergebiets verstanden. Vertikal wird dagegen eine senkrecht zur Hauptoberfläche verlaufende Richtung bezeichnet. Das laterale Kanalgebiet wird durch mindestens einen p-n-Übergang, insbesondere durch die Verarmungszone (Zone mit Verarmung an Ladungsträgern und damit hohem elektrischen Widerstand; Raumladungszone) dieses p-n-Übergangs, in vertikaler Richtung begrenzt. Die vertikale Ausdehnung dieser Verarmungszone kann unter anderem durch eine Steuerspannung eingestellt werden. Der p-n-Übergang ist zwischen dem ersten Halbleitergebiet und einem vergrabenen p-leitenden Inselgebiet gebildet. Das vergrabene Inselgebiet übernimmt die Abschirmung der ersten Elektrode gegenüber dem hohen elektrischen Feld in Sperrrichtung oder im ausgeschalteten Zustand. Bei speziellen Ausführungsformen kann das Kanalgebiet auch durch eine weitere Verarmungszone in vertikaler Richtung begrenzt werden. Diese weitere Verarmungszone wird beispielsweise durch einen weiteren p-n-Übergang zwischen einem zweiten p-leitenden Halbleitergebiet und dem ersten n-leitenden Halbleitergebiet hervorgerufen. Auch das zweite p-leitende Halbleitergebiet kann mittels einer Steuerelektrode an eine Steuerspannung angeschlossen sein. Das für die Stromsteuerung maßgebliche Kanalgebiet ist innerhalb einer Epitaxieschicht angeordnet. Bei der Herstellung dieser Epitaxieschicht kann es zu Schwankungen in der Dicke und der Dotierstoffkonzentration kommen. Dies wirkt sich unmittelbar auf die Strom steuernden Eigenschaften des Kanalgebiets aus. Es ist daher möglich, dass der Halbleiteraufbau am Ende des Herstellungsprozesses aufgrund der Toleranzen der Epitaxieschicht nicht das geforderte Stromsteuerungsverhalten, beispielsweise eine bestimmte Abschnürspannung, aufweist. Dadurch sinkt die erzielbare Ausbeute.So in the US 6,034,385 A and also in WO 00/16403 A1 describes a semiconductor structure in which a current flow between a first and a second electrode is controlled. In particular, the current can be switched on and off or limited to a maximum value. The active part of the semiconductor structure consists of a first semiconductor region of a predetermined conductivity type, in particular of the n conductivity type. The type of conduction is determined by the type of charge carriers with which the semiconductor region is doped. At least one lateral channel region is provided for current control within the first semiconductor region. Lateral or horizontal is understood here to mean a direction parallel to a main surface of the first semiconductor region. By contrast, a direction perpendicular to the main surface is referred to vertically. The lateral channel area is delimited in the vertical direction by at least one pn junction, in particular by the depletion zone (zone with depletion of charge carriers and thus high electrical resistance; space charge zone) of this pn junction. The vertical extent of this depletion zone can be adjusted, among other things, by a control voltage. The pn junction is formed between the first semiconductor region and a buried p-type island region. The buried island area shields the first electrode from the high electric field in the reverse direction or when it is switched off. In special embodiments, the channel area can also be delimited in the vertical direction by a further depletion zone. This further depletion zone is caused, for example, by a further pn junction between a second p-type semiconductor region and the first n-type semiconductor region. The second p-type semiconductor region can also be connected to a control voltage by means of a control electrode. The channel area relevant for current control is arranged within an epitaxial layer. When producing this epitaxial layer, there may be fluctuations in the thickness and the dopant concentration. This has a direct impact on the current-controlling properties of the channel area. It is therefore possible that the semiconductor structure at the end of the manufacturing process does not have the required current control behavior, for example a certain pinch-off voltage, due to the tolerances of the epitaxial layer. This reduces the yield that can be achieved.

Ein ähnlicher Halbleiteraufbau wird in der DE 196 29 088 A1 beschrieben. Folglich kann es auch bei diesem Halbleiteraufbau zu einer ähnlich niedrigen technologiebedingten Ausbeute bei der Herstellung kommen.A similar semiconductor structure is used in the DE 196 29 088 A1 described. As a result, a similarly low technology-related yield during production can also occur with this semiconductor structure.

Mit der US 6,232,625 B1 wird eine passive Ausführungsform des vorstehend beschriebenen Halbleiteraufbaus nach der US 6,034,385 A offenbart. Das zweite p-leitende Halbleitergebiet ist auch an die erste Elektrode angeschlossen. Dann resultiert ein Aufbau ohne aktive Stromsteuerung, d.h. der Stromfluss durch den Halbleiteraufbau lässt sich nicht durch eine externe Steuerspannung beeinflussen. Der offenbarte Halbleiteraufbau ist vielmehr ein passiver Strombegrenzer.With the US 6,232,625 B1 is a passive embodiment of the semiconductor structure described above according to the US 6,034,385 A disclosed. The second p-type semiconductor region is also connected to the first electrode. This then results in a structure without active current control, ie the current flow through the semiconductor structure cannot be influenced by an external control voltage. The disclosed semiconductor structure is rather a passive current limiter.

Weiterhin wird mit der US 5,543,637 A ein Halbleiteraufbau offenbart, der ein erstes Halbleitergebiet eines ersten Leitungstyps mit einem vergrabenen Inselgebiet eines zum ersten entgegengesetzten Leitungstyps sowie zwei Elektroden und einer Steuerelektrode umfasst. Die durch die Steuerelektrode und das vergrabene Inselgebiet hervorgerufenen jeweiligen Verarmungszonen bilden wieder ein Kanalgebiet, in dem ein zwischen den beiden Elektroden fließender Strom gesteuert wird. Die Steuerelektrode ist entweder als Schottky-Kontakt oder als MOS-Kontakt ausgeführt. Als Halbleitermaterial wird 3C-, 6H oder 4H-Siliciumcarbid (SiC) verwendet. Auch hier ist das Kanalgebiet in einer Epitaxieschicht angeordnet, deren Dicke und Dotierstoffkonzentration Schwankungen unterworfen sind.Furthermore, with the US 5,543,637 A discloses a semiconductor structure which comprises a first semiconductor region of a first conductivity type with a buried island region of a conductivity type opposite to the first and two electrodes and a control electrode. The respective depletion zones caused by the control electrode and the buried island area again form a channel area in which a current flowing between the two electrodes is controlled. The control electrode is either a Schottky contact or a MOS contact. 3C, 6H or 4H silicon carbide (SiC) is used as the semiconductor material. Here, too, the channel region is arranged in an epitaxial layer, the thickness and dopant concentration of which are swan are subject to changes.

Weiterhin ist aus der DE 198 33 214 C1 ein insbesondere in SiC realisierter Halbleiteraufbau bekannt, bei dem zur Stromsteuerung ein von zwei p-leitenden Halbleitergebieten be grenztes n-leitendes laterales Kanalgebiet vorgesehen ist. Wiederum befindet sich das Kanalgebiet in einer Epitaxieschicht, so dass auch hier aus den vorstehend genannten Gründen eine reduzierte Ausbeute bei der Herstellung möglich ist.Furthermore, from the DE 198 33 214 C1 a semiconductor structure realized in particular in SiC is known, in which an n-type lateral channel region delimited by two p-type semiconductor regions is provided for current control. The channel region is again located in an epitaxial layer, so that a reduced yield in the production is also possible here for the reasons mentioned above.

In der US 6,150,671 A und der US 5,923,051 A werden Halbleiteraufbauten jeweils in Form eines SiC-MOSFET's beschrieben. Kanalgebiete befinden sich dabei erneut in einer p-leitenden bzw. in einer n-leitenden epitaktisch aufgewachsenen Schicht.In the US 6,150,671 A and the US 5,923,051 A semiconductor structures are described in the form of an SiC MOSFET. Channel areas are again in a p-type or in an n-type epitaxially grown layer.

Der Erfindung liegt nun die Aufgabe zu Grunde, einen Halbleiteraufbau der eingangs bezeichneten Art anzugeben, der bei der Herstellung unempfindlich gegenüber technologiebedingten Schwankungen ist und eine hohe Ausbeute ermöglicht. Außerdem soll ein Herstellungsverfahren für einen solchen Halbleiteraufbau angegeben werden.The object of the invention is now based on a semiconductor structure of the type mentioned to indicate that the manufacturing is insensitive to technology-related Fluctuations and a high yield is possible. In addition, a manufacturing process is said to for one Such semiconductor structure can be specified.

zur Lösung der den Halbleiteraufbau betreffenden Aufgabe wird ein Halbleiteraufbau entsprechend den Merkmalen des unabhängigen Patentanspruchs 1 angegeben. Zur Lösung der das Verfahren betreffenden Aufgabe wird ein Verfahren entsprechend den Merkmalen des Anspruchs 16 angegeben.to solve the the semiconductor structure relevant task is a semiconductor structure according to the Characteristics of the independent Claim 1 specified. To solve those related to the procedure The object is a method according to the features of the claim 16 specified.

Bei dem erfindungsgemäßen Halbleiteraufbau zur Steuerung eines Stroms handelt es sich um einen Halbleiteraufbau der eingangs bezeichneten Art, der dadurch gekennzeichnet ist, dass das Kanalgebiet ein zur Stromführung bestimmtes Kanalleitungsgebiet, das den ersten Leitungstyp und eine verglichen mit der Grunddotierung höhere Dotierung aufweist, umfasst.In the semiconductor structure according to the invention to control a current is a semiconductor structure of the type described at the outset, which is characterized in that the canal area for power supply specific channel line area that compared the first line type and one with the basic funding higher Has doping comprises.

Die Erfindung beruht dabei auf der Erkenntnis, dass durch eine zusätzlich in dem Kanalgebiet vorgesehene Zone mit einer verglichen mit dem restlichen Kanalgebiet höheren Dotierstoffkonzentration die Empfindlichkeit des Halbleiteraufbaus gegenüber technologiebedingten Schwankungen bei der Herstellung erheblich reduziert, wenn nicht sogar vollständig beseitigt werden kann. Die zusätzlich vorgesehene Zone, die hier als Kanalleitungsgebiet bezeichnet wird, ist mit Dotierstoffen vom gleichen Ladungsträgertyp (n oder p) wie auch das Kanalgebiet dotiert. Sie bestimmt im Wesentlichen die elektrischen Eigenschaften des Kanalgebiets. So wird der Strom im Durchlassbetrieb aufgrund der höheren Dotierung und der damit einhergehenden höheren Leitfähigkeit bevorzugt in dem Kanalleitungsgebiet geführt. Das restliche Kanalgebiet bleibt dagegen weitgehend stromfrei, so dass hier etwa vorhandene Schwankungen der Grunddotierung oder der Dicke dann keine oder nur noch eine untergeordnete Rolle spielen. Das Kanalleitungsgebiet kann beispielsweise mittels einer Innenimplantation mit sehr hoher Genauigkeit und geringen Schwankungen in der Dotierstoffkonzentration sowie der Dicke hergestellt werden. Durch diese so gewonnene neue Unabhängigkeit gegenüber den technologiebedingten Schwankungen ergibt sich eine erhöhte Ausbeute beim Herstellungsprozess des Halbleiteraufbaus.The invention is based on the Realization that through an additional zone provided in the channel area with a compared to that remaining channel area higher Dopant concentration the sensitivity of the semiconductor structure towards technology-related Production fluctuations are significantly reduced if not even completely can be eliminated. The additional intended zone, which is referred to here as the sewer line area, is with dopants of the same charge carrier type (n or p) as well doped the channel area. It essentially determines the electrical ones Characteristics of the canal area. This is how the current is in forward operation due to the higher Doping and the associated higher conductivity preferred in the channel line area guided. The rest of the canal area remains largely without electricity, so that there are any fluctuations in the basic funding or the Thickness then play no or only a subordinate role. The duct line area can be, for example, by means of an internal implantation with very high accuracy and small fluctuations in the dopant concentration as well as the thickness. Through this new one won independence across from The technology-related fluctuations result in an increased yield in the manufacturing process of the semiconductor structure.

Vorteilhafte Ausgestaltungen des Halbleiteraufbaus gemäß der Erfindung ergeben sich aus den vom Anspruch 1 abhängigen Ansprüchen.Advantageous embodiments of the Semiconductor structure according to the invention result from the claims dependent on claim 1.

Bei einer günstigen Ausführungsform enthält das Kanalleitungsgebiet mindestens 80 % der insgesamt in dem Kanalgebiet vorhandenen Gesamtladung des ersten Leitungstyps. Damit sind höchstens nur noch die restlichen 20 % der Gesamtladung, die sich außerhalb des Kanalleitungsgebiets im Kanalgebiet befinden, den technologiebedingten Schwankungen unterworfen. Dieser positive Effekt lässt sich weiter steigern, indem sogar mindestens 90 % der innerhalb des Kanalgebiets vorhandenen Gesamtladung des ersten Leitungstyps im Kanalleitungsgebiet vorgesehen sind.In a favorable embodiment contains that Channel area at least 80% of the total in the channel area existing total charge of the first line type. At most, that is only still the remaining 20% of the total charge that is outside of the sewer pipe area are in the sewer area, the technology-related Subject to fluctuations. This positive effect can be seen further increase by even at least 90% of that within the canal area existing total charge of the first line type in the sewer line area are provided.

Günstig ist ein sogenannter vertikaler Halbleiteraufbau, bei dem der Strom im Wesentlichen in vertikaler Richtung durch den Halbleiteraufbau geführt wird. Diese Ausführungsform ist in der Lage, im Sperrfall eine besonders hohe Sperrspannung zu tragen.Cheap is a so-called vertical semiconductor structure in which the current essentially in the vertical direction through the semiconductor structure guided becomes. This embodiment is able to withstand a particularly high reverse voltage to wear.

Die Stromsteuerung erfolgt mittels eines vorzugsweise lateralen Kanalgebiets. In dieser Ausführungsform kann sowohl der zu führende Strom sicher an- und abgeschaltet werden, als auch eine hohe Sperrspannung vom Halbleiteraufbau aufgenommen werden.The current is controlled by a preferably lateral channel area. In this embodiment can both lead Current can be switched on and off safely, as well as a high reverse voltage be taken up by the semiconductor structure.

Bei einer weiteren bevorzugten Variante liegt der Halbleiteraufbau in Form eines Feldeffekttransistors, insbesondere in Form eines Sperrschicht-Feldeffekttransistors (JFET), vor. Diese Transistorart eignet sich besonders gut für die im Zusammenhang mit der vorliegenden Erfindung gewünschte Stromsteuerung.In another preferred variant the semiconductor structure is in the form of a field effect transistor, in particular in the form of a junction field effect transistor (JFET), in front. This type of transistor is particularly suitable for the Current control desired in connection with the present invention.

In einer vorteilhaften Ausgestaltung besteht der Halbleiteraufbau teilweise oder auch komplett aus einem Halbleitermaterial, das einen Bandabstand von wenigstens 2 eV aufweist. Geeignete Halbleitermaterialien sind beispielsweise Diamant, Galliumnitrit (GaN), Indiumphosphit (InP) oder vorzugsweise Siliciumcarbid (SiC). Auf Grund der extrem niedrigen intrinsischen Ladungsträgerkonzentration (= Ladungsträgerkonzentration ohne Dotierung) und des sehr geringen Durchlassverlusts sind die genannten Halbleitermaterialien, insbesondere SiC, sehr vorteilhaft. Die genannten Halbleitermaterialien weisen außerdem im Vergleich zu dem „Universalhalbleiter" Silicium eine deutlich höhere Durchbruchsfestigkeit auf, so dass der Halbleiteraufbau bei einer höheren Spannung eingesetzt werden kann. Das bevorzugte Halbleitermaterial ist Siliciumcarbid, insbesondere einkristallines Siliciumcarbid vom 3C- oder 4H- oder 6H- oder 15R-Polytyp.In an advantageous embodiment, the semiconductor structure consists partly or completely of a semiconductor material which has a band gap of at least 2 eV. Suitable semiconductor materials are, for example, diamond, gallium nitrite (GaN), indium phosphite (InP) or preferably silicon carbide (SiC). Because of the extremely low intrinsic charge carrier concentration (= charge carrier concentration without doping) and the very low transmission loss, the semiconductor materials mentioned, in particular SiC, are very advantageous. The semiconductor materials mentioned also have a significantly higher breakdown strength than the “universal semiconductor” silicon, so that the semiconductor structure can be used at a higher voltage. The preferred semiconductor material is silicon carbide, in particular monocrystalline silicon carbide of 3C- or 4H or 6H or 15R poly type.

Bei einer anderen vorteilhaften Ausführungsform ist innerhalb des Kanalleitungsgebiets mindestens ein Kanalkompensationsgebiet angeordnet. Vorzugsweise enthält das Kanalleitungsgebiet mehrere dieser Kanalkompensationsgebiete. Das Kanalkompensa tionsgebiet weist insbesondere eine Dotierung mit einem zweiten gegenüber dem ersten Leitungstyp (n oder p) entgegengesetzten Leitungstyp (p oder n) auf. Die in den Kanalkompensationsgebieten vorhandene Ladung kompensiert bei anliegender Sperr-Steuerspannung die im Kanalleitungsgebiet vorhandene Ladung, so dass die Dotierstoffkonzentration des ersten Ladungsträgertyps im Kanalleitungsgebiet weiter erhöht werden kann. Dank der Kompensation führt dies nicht zu einer Verschlechterung des elektrischen Verhaltens des Halbleiteraufbaus, insbesondere nicht zu einer unerwünschten Erhöhung der zur vollständigen Abschnürung des Kanalgebiets erforderlichen Steuerspannung (= Abschnürspannung). Dies bietet insbesondere dann Vorteile, wenn eine kleine Abschnürspannung beispielsweise von unter 15 V gefordert ist. Ab einer Erhöhung der Dotierstoffkonzentration des ersten Leitungstyps im Kanalleitungsgebiet um mindestens den Faktor 2 verglichen mit der Ausführungsform ohne Kanalkompensationsgebiete wird der durch die Kompensationsgebiete bedingte Flächenverlust aufgrund der dann erheblich gesteigerten Leitfähigkeit im Kanalleitungsgebiet zumindest wettgemacht, wenn nicht sogar überkompensiert.In another advantageous embodiment is at least one channel compensation area within the sewer line area arranged. Preferably contains the sewer pipe area several of these sewer compensation areas. The channel compensation area has in particular a doping opposite a second line type opposite to the first line type (n or p) (p or n). The charge present in the channel compensation areas compensates the existing in the sewer line area when the blocking control voltage is present Charge, so the dopant concentration of the first charge carrier type can be further increased in the sewer area. Thanks to the compensation does this not to deteriorate the electrical behavior of the Semiconductor structure, especially not an undesirable increase to complete constriction of the channel area required control voltage (= pinch-off voltage). This is particularly advantageous when there is a small pinch-off voltage for example, below 15 V is required. From an increase in Dopant concentration of the first conductivity type in the channel conduction area by at least a factor of 2 compared to the embodiment without Channel compensation areas is the through the compensation areas conditional loss of area due to the then significantly increased conductivity in the sewer area at least made up for, if not overcompensated.

Vorteilhaft ist es, wenn das mindestens eine Kanalkompensationsgebiet oder, im Fall mehrerer Kanalkompensationsgebiete, die einzelnen Kanalkompensationsgebiete jeweils eine höhere Dotierstoffkonzentration als das Kanalleitungsgebiet hat bzw. haben. Der Flächenanteil des Kanalleitungsgebiets ist dann größer als der aller Kanalkompensationsgebiete. Dies ist günstig, da der Strom innerhalb des Kanalleitungsgebiets geführt werden soll und deshalb auch ein möglichst großer Anteil des Kanalleitungsgebiets hierfür verfügbar sein sollte. Gleichzeitig bleibt die beschriebene vorteilhafte kompensierende Wirkung im Sperrfall erhalten.It is advantageous if at least one channel compensation area or, in the case of several channel compensation areas, the individual channel compensation areas each have a higher dopant concentration than the sewer pipe area has. The area share the duct area is then larger than that of all duct compensation areas. This is convenient because the electricity will be carried within the sewer area should and therefore as possible greater Share of the sewer line area should be available for this. simultaneously remains the described advantageous compensating effect in the event of blocking receive.

Bevorzugt ist eine Ausgestaltung, bei der die in dem Kanalleitungsgebiet insgesamt vorhandene Gesamtladung des ersten Leitungstyps in etwa gleich groß ist wie die in allen Kanalkompensationsgebieten vorhandene Gesamtladung des zweiten Leitungstyps. Dann wird eine sehr gute Kompensationswirkung erreicht.An embodiment is preferred in which the total charge present in the sewer line area of the first line type is approximately the same size as that in all channel compensation areas existing total charge of the second line type. Then one very good compensation effect achieved.

Bei einer anderen vorteilhaften Variante ist das Kanalgebiet innerhalb einer Epitaxieschicht angeordnet. Die technologiebedingten Schwankungen der Dotierstoffkonzentration und der Dicke innerhalb der Epitaxieschicht spielen aufgrund des zusätzlich vorhandenen Kanalleitungsgebiets aus den vorstehend genannten Gründen keine Rolle. Weiterhin ist es möglich, dass das erste Halbleitergebiet eine zweite Epitaxieschicht aufweist, die insbesondere als eine im Sperrfall einen wesentlichen Teil der anliegenden Sperrspannung aufnehmende Driftzone ausgebildet ist. Die beiden Epitaxieschichten erfüllen jeweils unterschiedliche Aufgaben. Die eine dient der Stromsteuerung, die andere der Sperrspannungsaufnahme. Günstigerweise können dennoch beide Epitaxieschichten bei einer weiteren Variante eine im Wesentlichen gleiche Grunddotierung aufweisen. Dank des das Stromsteuerungsverhalten maßgeblich bestimmenden Kanalleitungsgebiets kann die Grunddotierung der Epitaxieschicht, in der das Kanalgebiet angeordnet ist, nach anderen Gesichtspunkten ausgelegt werden. Günstig ist es nämlich, wenn es an der Grenzfläche zwischen den beiden Epitaxieschichten zu keinem Dotierungssprung kommt. Der Halbleiteraufbau kann dann eine höhere Sperrspannung tragen.In another advantageous variant the channel region is arranged within an epitaxial layer. The technology-related fluctuations in the dopant concentration and the thickness within the epitaxial layer play due to the additionally existing Channel area for the reasons given above none Role. It is also possible that the first semiconductor region has a second epitaxial layer, which in particular as an essential part of the in the event of a ban applied reverse voltage receiving drift zone is formed. Meet the two epitaxial layers different tasks each. One is for power control, the other of reverse voltage absorption. Conveniently you can in another variant, both epitaxial layers essentially one have the same basic funding. Thanks to the power control behavior essential determining channel area, the basic doping of the epitaxial layer, in which the channel area is arranged, from other points of view be interpreted. Cheap because it is if it's at the interface no doping jump between the two epitaxial layers comes. The semiconductor structure can then carry a higher reverse voltage.

Weiterhin gibt es eine Variante, bei der das erste Halbleitergebiet auf einem Substrat angeordnet ist, das den zum ersten Leitungstyp entgegengesetzten Leitungstyp aufweist. Dann sind an der Stromführung beide Ladungsträgertypen – Elektronen und Löcher – beteiligt. Aufgrund der bipolaren Modulation stellt sich ein sehr günstiges Stromleitungsverhalten ein. Außerdem bedingt der zusätzliche p-n-Übergang zwischen dem ersten Halbleitergebiet und dem Substrat eine Eignung für eine hohe Sperrspannung.There is also a variant in which the first semiconductor region is arranged on a substrate, which has the opposite line type to the first line type. Then are on the power supply both types of charge carriers - electrons and holes - involved. Because of the bipolar modulation, this is a very cheap one Power line behavior. Moreover requires the additional p-n transition between the first semiconductor region and the substrate are suitable for high Blocking voltage.

Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiteraufbaus zur Steuerung eines Stroms handelt es sich um ein Verfahren, bei dem mindestens ein Halbleitersubstrat bereitgestellt wird, eine Epitaxieschicht mit einer Grunddotierung auf das Halbleitersubstrat aufgebracht wird, wobei die Epitaxieschicht ein Kanalgebiet, innerhalb dessen der Strom beeinflussbar ist, beinhaltet, und ein zur Stromführung bestimmtes Kanalleitungsgebiet mit verglichen mit der Grunddotierung höherer Dotierung zumindest im Bereich des Kanalgebiets in die Epitaxieschicht implantiert wird.In the method according to the invention for the production of a semiconductor structure for controlling a current is a method in which at least one semiconductor substrate is provided, an epitaxial layer with a basic doping the semiconductor substrate is applied, the epitaxial layer contains a channel area within which the current can be influenced, and one for power supply certain channel area with compared to the basic doping higher Doping into the epitaxial layer at least in the region of the channel region is implanted.

Dieses Verfahren ist insbesondere deshalb vorteilhaft, da sich mittels eines Epitaxieverfahrens üblicherweise nur eine Grunddotierung mit einer relativ hohen Schwankungsbreite beispielsweise von etwa ± 15 %, herstellen lässt. Mittels einer Ionenimplantation, die zur Herstellung des Kanalleitungsgebiets eingesetzt wird, lässt sich die Dotierung dagegen wesentlich genauer einstellen. Das Kanalleitungsgebiet, das für die Stromsteuerung maßgeblich ist, hat dann nur eine sehr geringe Schwankung in seiner Dotierstoffkonzentration.This procedure is special therefore advantageous, since an epitaxy method is usually used only a basic funding with a relatively high fluctuation range for example, about ± 15 %, can be produced. By means of an ion implantation, which is used to manufacture the duct area is used on the other hand, the doping is set much more precisely. The sewer area, that for the current control is decisive, then has only a very slight fluctuation in its dopant concentration.

Vorteilhaft sind Ausgestaltungen des Verfahrens entsprechend den von Anspruch 16 abhängigen Ansprüchen.Refinements are advantageous of the method according to the claims dependent on claim 16.

Insbesondere vorteilhaft ist eine Verfahrensvariante, bei der eine weitere Epitaxieschicht auf das Halbleitersubstrat aufgebracht wird. Die beiden Epitaxieschichten werden vorzugsweise sukzessive und übereinander auf das Halbleitersubstrat aufgebracht. Günstig ist es außerdem, wenn die beiden Epitaxieschichten im Wesentlichen die gleiche Grunddotierung aufweisen. Die Ionenimplantation des Kanalleitungsgebiets findet nach Abschluss der epitaktischen Verfahrensschritte zum Aufbringen der beiden Epitaxieschichten statt. Dieses Verfahren ermöglicht bei hoher Ausbeute die Herstellung eines zur Stromsteuerung bestimmten Halbleiteraufbaus, der insbesondere die vorstehend genannten Vorzüge aufweist.A method variant in which a further epitaxial layer is applied to the semiconductor substrate is particularly advantageous. The two epitaxial layers are preferably applied successively and one above the other to the semiconductor substrate. It is also favorable if the two epitaxial layers are essentially the same basic doo exhibit. The ion implantation of the channel conduction area takes place after completion of the epitaxial process steps for the application of the two epitaxial layers. This method enables high-yield production of a semiconductor structure intended for current control, which in particular has the advantages mentioned above.

Bevorzugte, jedoch keinesfalls einschränkende Ausführungsbeispiele der Erfindung werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeichnung nicht maßstäblich ausgeführt, und gewisse Aspekte sind schematisiert dargestellt. Im Einzelnen zeigen:Preferred, but in no way limiting, exemplary embodiments The invention will now be explained in more detail with reference to the drawing. For clarification the drawing is not to scale, and certain aspects are shown schematically. Show in detail:

1 und 2 einen Halbleiteraufbau mit einem innerhalb eines Kanalgebiets angeordneten hoch dotierten Kanalleitungsgebiet und 1 and 2 a semiconductor structure with a highly doped channel line region arranged within a channel region and

3 Dotierungsprofil des im Halbleiteraufbau von 1 und 2 vorgesehenen Kanalleitungsgebiets, 3 Doping profile of the semiconductor structure of 1 and 2 intended sewer area,

4 einen weiteren Halbleiteraufbau mit Kanalleitungsgebiet und Kanalkompensationsgebieten, 4 a further semiconductor structure with a channel line area and channel compensation areas,

5 einen Querschnitt durch das Kanalleitungsgebiet und die Kanalkompensationsgebiete des Halbleiteraufbaus von 4 und 5 a cross section through the channel line area and the channel compensation areas of the semiconductor structure of 4 and

6 bis 8 einen weiteren Halbleiteraufbau mit Kanalleitungsgebiet. 6 to 8th another semiconductor structure with channel line area.

Einander entsprechende Teile sind in den 1 bis 8 mit denselben Bezugszeichen versehen.Corresponding parts are in the 1 to 8th provided with the same reference numerals.

In 1 ist ein Halbleiteraufbau 100 zur Steuerung eines Stroms I in Form eines vertikalen Sperrschicht-Feldeffekt-Transistors (JFET) dargestellt. Der in 1 gezeigte Halbleiteraufbau ist lediglich eine Halbzelle. Durch Spiegelung an dem rechten Rand der Halbzelle erhält man eine komplette Zelle. Eine Mehrzellenstruktur ergibt sich entsprechend durch mehrfache Spiegelung.In 1 is a semiconductor structure 100 shown for controlling a current I in the form of a vertical junction field-effect transistor (JFET). The in 1 The semiconductor structure shown is only a half cell. A complete cell is obtained by mirroring on the right edge of the half cell. A multi-cell structure accordingly results from multiple mirroring.

Der aktive Teil, in dem die Stromsteuerung im Wesentlichen stattfindet, ist in einem n-leitenden (Elektronenleitung) ersten Halbleitergebiet 2 enthalten. Innerhalb des ersten Halbleitergebiets 2 ist ein p-leitendes (Löcherleitung) vergrabenes Inselgebiet 3 angeordnet. Das erste Halbleitergebiet 2 weist eine erste Oberfläche 20, das vergrabene Inselgebiet 3 eine zweite Oberfläche 80 auf. Beide Oberflächen 20 und 80 laufen im Wesentlichen parallel zueinander. Das erste Halbleitergebiet 2 setzt sich im Ausführungsbeispiel von 1 aus einem Halbleitersubstrat 27 und zwei darauf angeordneten, epitaktisch aufgewachsenen Halbleiterschichten 261 und 262 zusammen. Die erste Oberfläche 20 gehört zur zweiten Epitaxieschicht 262 und die zweite Oberfläche 80 zur ersten Epita xieschicht 261. Die beiden Epitaxieschichten 261 und 262 weisen im Wesentlichen eine gleiche Grunddotierung auf. Sie sind niedriger dotiert (n–) als das Halbleitersubstrat 27 (n+).The active part, in which the current control essentially takes place, is in an n-type (electron line) first semiconductor region 2 contain. Within the first semiconductor area 2 is a p-type buried island area 3 arranged. The first semiconductor area 2 has a first surface 20 , the buried island area 3 a second surface 80 on. Both surfaces 20 and 80 run essentially parallel to each other. The first semiconductor area 2 continues in the embodiment of 1 from a semiconductor substrate 27 and two epitaxially grown semiconductor layers arranged thereon 261 and 262 together. The first surface 20 belongs to the second epitaxial layer 262 and the second surface 80 to the first layer of epitaxy 261 , The two epitaxial layers 261 and 262 have essentially the same basic funding. They are less doped (n - ) than the semiconductor substrate 27 (n + ).

An der zweiten Oberfläche 80 ist ein innerhalb des Inselgebiets 3 eingebettetes n-leitendes Kontaktgebiet 5 vorgesehen. Es ist hoch dotiert (n+). Das Inselgebiet 3 erstreckt sich in allen Richtungen parallel zur ersten Oberfläche 20 weiter als das Kontaktgebiet 5.On the second surface 80 is one within the island area 3 embedded n-type contact area 5 intended. It is highly endowed (n + ). The island area 3 extends parallel to the first surface in all directions 20 further than the contact area 5 ,

Als Halbleitermaterial kommt in dem Halbleiteraufbau 100 Siliciumcarbid (SiC) zum Einsatz. Es eignet sich insbesondere bei hohen Spannungen auf Grund seiner spezifischen Materialeigenschaften besonders gut. Bevorzugte Dotierstoffe sind Bor und Aluminium für eine p-Dotierung sowie Stickstoff und Phosphor für eine n-Dotierung. Die Dotierstoffkonzentration des Kontaktgebiets 5 liegt typischerweise zwischen 1 × 1019cm–3 und 1 × 1020cm–3 und die der beiden Epitaxieschichten 261 und 262 typischerweise bei höchstens 5 × 1016 cm–3. Das Zeichen „x" wird hier als Multiplikationssymbol verwendet. Die Dotierung der ersten Epitaxieschicht 261 hängt insbesondere von der im Sperrfall von dem Halbleiteraufbau 100 aufzunehmenden Sperrspannung ab. Je höher die Sperrspannung ist, desto niedriger liegt diese Dotierung. Die Epitaxieschicht 261 hat im Wesentlichen das zu sperrende elektrische Feld zu tragen. Im gezeigten Beispiel haben beide Epitaxieschichten 261 und 262 eine Grunddotierung von etwa zwischen 5 × 1015 cm–3 und 7 × 1015 cm–3. Die Sperrspannung liegt dann mindestens bei 1200 V.As a semiconductor material comes in the semiconductor structure 100 Silicon carbide (SiC) is used. It is particularly well suited for high voltages due to its specific material properties. Preferred dopants are boron and aluminum for p-doping and nitrogen and phosphorus for n-doping. The dopant concentration of the contact area 5 is typically between 1 × 10 19 cm -3 and 1 × 10 20 cm -3 and that of the two epitaxial layers 261 and 262 typically at most 5 x 10 16 cm -3 . The character "x" is used here as a multiplication symbol. The doping of the first epitaxial layer 261 depends in particular on the semiconductor structure in the event of blocking 100 blocking voltage to be picked up. The higher the reverse voltage, the lower this doping. The epitaxial layer 261 essentially has to carry the electric field to be blocked. In the example shown, both have epitaxial layers 261 and 262 a basic doping of approximately between 5 × 10 15 cm -3 and 7 × 10 15 cm -3 . The reverse voltage is then at least 1200 V.

Vorzugsweise werden das vergrabene Inselgebiet 3 und das darin eingebettete Kontaktgebiet 5 nach Aufbringen der ersten Epitaxieschicht 261 hergestellt. Dabei kann insbesondere die in der US 6,204,135 B1 beschriebene selbstjustierende Maskierungstechnik eingesetzt werden. Das Inselgebiet 3 und das Kontaktgebiet 5 werden demgemäß mittels zweier Maskierungsschritte und einer Innenimplantation von p- bzw. n-Dotierstoffteilchen in die zweite Oberfläche 80 erzeugt. Danach wird in einem zweiten epitaktischen Wachstumsschritt die zweite Epitaxieschicht 262 aufgebracht.Preferably the buried island area 3 and the contact area embedded in it 5 after application of the first epitaxial layer 261 manufactured. In particular, the US 6,204,135 B1 described self-adjusting masking technique can be used. The island area 3 and the contact area 5 are accordingly by means of two masking steps and an internal implantation of p- or n-dopant particles into the second surface 80 generated. Then in a second epitaxial growth step, the second epitaxial layer 262 applied.

Innerhalb der zweiten Epitaxieschicht 262 ist ein Kontaktloch 70 vorgesehen, das sich in vertikaler Richtung bis zu der zweiten Oberfläche 80 erstreckt. Das Kontaktloch 70 legt sowohl einen Teil des vergrabenen Inselgebiets 3 als auch einen Teil des Kontaktgebiets 5 frei, so dass beide Gebiete 3 und 5 mittels einer ersten Elektrode 50 aus einem elektrisch leitenden Material ohmsch kontaktiert werden können. Das Kontaktgebiet 5 und das Inselgebiet 3 sind durch die erste Elektrode 50 kurz geschlossen. Als Material für die erste Elektrode 50 kommt Polysilicium oder ein Metall, vorzugsweise Nickel, Aluminium, Tantal, Titan oder Wolfram, in Frage. Das Kontaktloch 70 wird beispielsweise mittels eines Trockenätzprozesses hergestellt. Um Schwankungen in der Ätztiefe auszugleichen, können gemäß einer nicht dargestellten Ausführungsform auch mehrere Kontaktlöcher 70, die dann jeweils einen kleineren Durchmesser aufweisen, vorgesehen sein.Within the second epitaxial layer 262 is a contact hole 70 provided that extends in the vertical direction up to the second surface 80 extends. The contact hole 70 places both part of the buried island area 3 as well as part of the contact area 5 free so both areas 3 and 5 by means of a first electrode 50 ohmic contact can be made of an electrically conductive material. The contact area 5 and the island area 3 are through the first electrode 50 closed briefly. As material for the first electrode 50 polysilicon or a metal, preferably nickel, aluminum, tantalum, titanium or tungsten, is suitable. The contact hole 70 is produced using a dry etching process, for example. In order to compensate for fluctuations in the etching depth, a plurality of contact holes can also be provided according to an embodiment which is not shown 70 , which then each have a smaller diameter, can be provided.

Auf einer von der ersten Oberfläche 20 abgewandten Seite des ersten Halbleitergebiets 2 ist eine zweite Elektrode 60 vorgesehen. Die Zu- und Ableitung des durch den Halbleiteraufbau 100 fließenden Stroms 2 erfolgt mittels der beiden Elektroden 50 und 60. Auf Grund des im Wesentlichen vertikalen, d.h. senkrecht zur ersten Oberfläche 20 verlaufenden Strompfades wird der Halbleiteraufbau 100 auch als vertikal bezeichnet.On one of the first surface 20 abge turned side of the first semiconductor region 2 is a second electrode 60 intended. The supply and discharge of the through the semiconductor structure 100 flowing current 2 takes place by means of the two electrodes 50 and 60 , Because of the essentially vertical, ie perpendicular to the first surface 20 current semiconductor path 100 also referred to as vertical.

Seitlich (= lateral) neben dem Kontaktloch 70 ist eine an die erste Oberfläche 20 angrenzende erste Verarmungszone 24 angeordnet, die sich innerhalb des ersten Halbleitergebiets 2 befindet. Weiterhin ist zwischen dem ersten Halbleitergebiet 2 und dem vergrabenen Inselgebiet 3 ein p-n-Übergang vorhanden, dessen Verarmungszone hier als zweite Verarmungszone 23 bezeichnet wird. Die zweite Verarmungszone 23 umgibt das gesamte vergrabene Inselgebiet 3. Soweit sich die beiden Verarmungszonen 23 und 24 innerhalb des ersten Halbleitergebiets 2 erstrecken, sind sie in 1 gestrichelt eingezeichnet. Die erste und die zweite Verarmungszone 24 bzw. 23 begrenzen in vertikaler Richtung ein laterales Kanalgebiet 22, das innerhalb des ersten Halbleitergebiets 2 liegt und Teil des Strompfads zwischen der ersten und der zweiten Elektrode 50 bzw. 60 ist. Die erste Verarmungszone 24 und das vergrabene Inselgebiet 3 sind so angeordnet, dass sich die beiden Verarmungszonen 23 und 24 in einer Projektion auf die erste Oberfläche 20 an ihren seitlichen Rändern überlappen. Das laterale Kanalgebiet 22 befindet sich gerade innerhalb dieses Überlappungsbereichs.Laterally (= laterally) next to the contact hole 70 is one to the first surface 20 adjacent first depletion zone 24 arranged, which is within the first semiconductor region 2 located. Furthermore, is between the first semiconductor region 2 and the buried island area 3 a pn junction exists, its depletion zone here as the second depletion zone 23 referred to as. The second depletion zone 23 surrounds the entire buried island area 3 , So far the two depletion zones 23 and 24 within the first semiconductor region 2 stretch, they are in 1 shown in dashed lines. The first and second depletion zones 24 respectively. 23 delimit a lateral channel area in the vertical direction 22 that is within the first semiconductor region 2 lies and part of the current path between the first and the second electrode 50 respectively. 60 is. The first depletion zone 24 and the buried island area 3 are arranged so that the two depletion zones 23 and 24 in a projection onto the first surface 20 overlap at their side edges. The lateral canal area 22 is currently within this overlap area.

In lateraler Richtung ist das laterale Kanalgebiet 22 auf der dem Kontaktloch 70 zugewandten Seite durch einen Rand 221 begrenzt. Dieser Rand 221 wird durch eine senkrecht zur ersten oder zweiten Oberfläche 20 bzw. 80 vorgenommene Projektion des Kontaktgebiets 5 in das erste Halbleitergebiet 2 gebildet. Die als untere vertikale Begrenzung dienende zweite Verarmungszone 23 erstreckt sich nämlich ab der Stelle, an der das stark n-dotierte Kontaktgebiet 5 innerhalb des Inselgebiets 3 angeordnet ist, nicht mehr in das erste Halbleitergebiet 2. Der für eine solche Verarmungszone maßgebliche p-n-Übergang verläuft ab dieser Stelle zwischen dem n-leitenden Kontaktgebiet 5 und dem p-leitenden Inselgebiet 3. Der laterale Rand 221 wird damit durch die Lage des Kontaktgebiets 5 innerhalb des Inselgebiets 3 bestimmt. Der in 1 nicht näher bezeichnete zweite laterale Rand des lateralen Kanalgebiets 22 wird dagegen durch die laterale Abmessung des Inselgebiets 3 bestimmt. Diese Geometrieparameter lassen sich durch das in der US 6,204,135 B1 beschriebene Strukturierungsverfahren sehr genau einstellen.The lateral channel area is in the lateral direction 22 on the the contact hole 70 facing side by an edge 221 limited. That edge 221 is characterized by a perpendicular to the first or second surface 20 respectively. 80 projection of the contact area 5 in the first semiconductor area 2 educated. The second depletion zone serving as the lower vertical boundary 23 namely extends from the point at which the heavily n-doped contact region 5 within the island area 3 is arranged, no longer in the first semiconductor region 2 , The pn transition relevant for such a depletion zone runs from this point between the n-type contact area 5 and the p-type island area 3 , The lateral margin 221 is determined by the location of the contact area 5 within the island area 3 certainly. The in 1 unspecified second lateral edge of the lateral channel area 22 is contrasted by the lateral dimension of the island area 3 certainly. These geometry parameters can be US 6,204,135 B1 Set the structuring procedure described very precisely.

Die erste Verarmungszone 24 und das Kontaktgebiet 5 sind in Bezug zueinander so angeordnet, dass sie sich in einer senkrecht zur ersten oder zweiten Oberfläche 20 bzw. 80 vorgenommenen Projektion in eine gemeinsame Ebene an ihren seitlichen Rändern um 1 bis 2 μm überlappen. Durch diese letztge nannte Überlappung wird sichergestellt, dass der laterale Rand 221 bis unmittelbar an das Kontaktgebiet 5 heranreicht.The first depletion zone 24 and the contact area 5 are arranged with respect to each other so that they are in a perpendicular to the first or second surface 20 respectively. 80 made projection in a common plane at their lateral edges overlap by 1 to 2 μm. This last-mentioned overlap ensures that the lateral edge 221 right up to the contact area 5 zoom ranges.

Typischerweise beträgt die Länge (= laterale Ausdehnung) des lateralen Kanalgebiets 22 bei einem aus Siliciumcarbid hergestellten Halbleiteraufbau 100 zwischen 1 μm und 5 μm. Vorzugsweise ist das laterale Kanalgebiet 22 möglichst kurz ausgebildet. Dann ergibt sich ein sehr kompakter Gesamtaufbau mit geringem Platzbedarf. Die vertikale Ausdehnung liegt im spannungs- und stromfreien Zustand typischerweise zwischen 0,5 μm und 2 μm. Die Verarmungszonen 23 und 24 sind durch eine starke Verarmung an Ladungsträgern gekennzeichnet und weisen damit einen wesentlich höheren elektrischen Widerstand auf, als das von ihnen in vertikaler Richtung begrenzte laterale Kanalgebiet 22. Die räumliche Ausdehnung der beiden Verarmungszonen 23 und 24, insbesondere die in vertikaler Richtung, variiert in Abhängigkeit der herrschenden Strom- und Spannungsverhältnisse.The length (= lateral extent) of the lateral channel area is typically 22 in a semiconductor structure made of silicon carbide 100 between 1 μm and 5 μm. The lateral channel region is preferably 22 trained as short as possible. Then there is a very compact overall structure with a small footprint. The vertical extent in the voltage and current-free state is typically between 0.5 μm and 2 μm. The depletion zones 23 and 24 are characterized by a severe depletion of charge carriers and thus have a significantly higher electrical resistance than the lateral channel area delimited by them in the vertical direction 22 , The spatial extent of the two depletion zones 23 and 24 , especially in the vertical direction, varies depending on the current and voltage conditions.

Das laterale Kanalgebiet 22 bestimmt damit maßgeblich das (Steuerungs-)Verhalten des gesamten Halbleiteraufbaus 100. Bei einer Ausbildung als Strombegrenzer hängt das Verhalten bei Anliegen einer Betriebsspannung in Durchlassrichtung (= Vorwärtsrichtung) von dem zwischen den beiden Elektroden 50 und 60 durch den Halbleiteraufbau 100 fließenden elektrischen Strom 2 ab. Mit steigender Stromstärke wächst auf Grund des Bahnwiderstands der Vorwärtsspannungsabfall zwischen den Elektroden 50 und 60. Dies führt zu einer Vergrößerung der Verarmungszonen 23 und 24 und folglich zu einer mit einer entsprechenden Widerstandserhöhung verbundenen Verminderung der stromtragenden Querschnittsfläche im lateralen Kanalgebiet 22. Bei Erreichen eines bestimmten kritischen Stromwerts (= Sättigungsstrom) berühren sich die beiden Verarmungszonen 23 und 24 und schnüren das laterale Kanalgebiet 22 vollständig ab.The lateral canal area 22 thus decisively determines the (control) behavior of the entire semiconductor structure 100 , In the case of a design as a current limiter, the behavior when an operating voltage is applied in the forward direction (= forward direction) depends on that between the two electrodes 50 and 60 through the semiconductor structure 100 flowing electrical current 2 from. With increasing current strength, the forward voltage drop between the electrodes increases due to the path resistance 50 and 60 , This leads to an increase in the depletion zones 23 and 24 and consequently to a reduction in the current-carrying cross-sectional area in the lateral channel region associated with a corresponding increase in resistance 22 , When a certain critical current value (= saturation current) is reached, the two depletion zones touch 23 and 24 and lace up the lateral canal area 22 completely.

Eine derartige Kanalabschnürung kann auch erreicht werden, indem eine Steuerspannung an den Halbleiteraufbau 100 insbesondere so angelegt wird, dass die erste Verarmungszone 24 in vertikaler Richtung vergrößert wird. Die Steuerspannung, die bei verschwindender Spannung zwischen der ersten und zweiten Elektrode 50 bzw. 60 angelegt werden muss, um eine Kanalabschnürung zu erreichen, nennt man auch Abschnürspannung.Such a channel restriction can also be achieved by applying a control voltage to the semiconductor structure 100 in particular is designed so that the first depletion zone 24 is enlarged in the vertical direction. The control voltage that occurs when the voltage between the first and second electrodes disappears 50 respectively. 60 must be applied in order to achieve a duct constriction is also called a constriction voltage.

Der Strompfad zwischen der ersten und der zweiten Elektrode 50 bzw. 60 umfasst in Vorwärtsrichtung das Kontaktgebiet 5 das laterale Kanalgebiet 22 ein im ersten Halbleitergebiet 2 angeordnetes vertikales Kanalgebiet 21 sowie eine sich danach anschließende Driftzone, die sich aus dem verbleibenden Teil der ersten Epitaxieschicht 261 und dem Substrat 27 zusammensetzt.The current path between the first and second electrodes 50 or 60 includes the contact area in the forward direction 5 the lateral canal area 22 one in the first semiconductor area 2 arranged vertical channel area 21 as well as a subsequent drift zone, which results from the remaining part of the first epitaxial layer 261 and the substrate 27 composed.

Bei Anlegen einer Betriebsspannung in Rückwärtsrichtung erfolgt der Stromfluss dagegen im Wesentlichen über eine Rückwärtsdiode 90, die durch das vergrabene Inselgebiet 3 und den darunter liegenden Teil des ersten Halbleitergebiets 2 gebildet ist.On the other hand, when an operating voltage is applied in the reverse direction, the current flows essentially via a reverse diode 90 passing through the buried island area 3 and the one below lying part of the first semiconductor region 2 is formed.

Das für die Stromsteuerung maßgebliche laterale Kanalgebiet 22 wird in seinem Verhalten insbesondere durch die zweite Epitaxieschicht 262 bestimmt. Die Eigenschaften der zweiten Epitaxieschicht 262 beeinflussen insbesondere die Abschnürspannung, eine zur Steuerung der ersten Verarmungszone 24 angelegte Spannung, ab der es zu einem Stromfluss zwischen der Verarmungszone 24 und dem vergrabenen Inselgebiet 3 kommt (= Durchgriffspannung), den maximal zwischen den beiden Elektroden 50 und 60 fließenden Strom I (= Sättigungsstrom), den elektrischen Widerstand im Kanalgebiet 22 und auch in gewissem Umfang die maximal zulässige Sperrspannung. Die Eigenschaften der zweiten Epitaxieschicht 262 können nun aber technologiebedingte Schwankungen aufweisen. So schwankt die Dotierstoffkonzentration in der aufgewachsenen zweiten Epitaxieschicht 262. Diese Schwankungen in der Dotierung können um bis zu ± 15 % der Grunddotierung ausmachen. Noch höhere Abweichungen sind ebenfalls möglich. Außerdem kann die Dicke der Epitaxieschicht 262 über dem Querschnitt des Halbleiteraufbaus 100 Schwankungen unterworfen sein. Diese technologiebedingten Schwankungen wirken sich gegebenenfalls negativ auf das gewünschte Verhalten des lateralen Kanalgebiets 22 aus.The lateral channel area relevant for current control 22 is in its behavior especially through the second epitaxial layer 262 certainly. The properties of the second epitaxial layer 262 influence in particular the pinch-off voltage, one for controlling the first depletion zone 24 applied voltage, above which there is a current flow between the depletion zone 24 and the buried island area 3 comes (= breakdown voltage), the maximum between the two electrodes 50 and 60 flowing current I (= saturation current), the electrical resistance in the channel area 22 and also to a certain extent the maximum permissible reverse voltage. The properties of the second epitaxial layer 262 but can now show fluctuations due to technology. The dopant concentration fluctuates in the grown second epitaxial layer 262 , These fluctuations in the doping can account for up to ± 15% of the basic doping. Even higher deviations are also possible. It can also change the thickness of the epitaxial layer 262 over the cross section of the semiconductor structure 100 To be subject to fluctuations. These technology-related fluctuations may have a negative effect on the desired behavior of the lateral channel area 22 out.

Um diesen Einfluss zu beheben, ist in der zweiten Epitaxieschicht 262 ein n-leitendes Kanalleitungsgebiet 225 angeordnet, das sich auch in das Kanalgebiet 22 erstreckt und das insbesondere eine höhere Dotierung als die Grunddotierung der zweiten Epitaxieschicht 262 und der übrige Teil des Kanalgebiets 22 aufweist. Dadurch hat das Kanalleitungsgebiet 225 eine deutlich höhere elektrische Leitfähigkeit als der restliche Teil des Kanalgebiets 22. Im Durchlassbetrieb wird der Strom I im Wesentlichen innerhalb des Kanalleitungsgebietes 225 geführt. Folglich bestimmt auch das Kanalleitungsgebiet 225 weitgehend das Stromsteuerungsverhalten des Halbleiteraufbaus 100.To correct this influence, the second epitaxial layer 262 an n-type conduit area 225 arranged, which is also in the canal area 22 extends and in particular a higher doping than the basic doping of the second epitaxial layer 262 and the rest of the canal area 22 having. This has the sewer area 225 a significantly higher electrical conductivity than the rest of the channel area 22 , In forward operation, the current I is essentially within the sewer line area 225 guided. Consequently, the channel line area also determines 225 largely the current control behavior of the semiconductor structure 100 ,

Das Kanalleitungsgebiet 225 wird mittels Implantation von n-leitenden Dotierstoffteilchen in das zweite Epitaxiegebiet 262 gebildet. Damit lässt sich die Dotierung des Kanalleitungsgebietes 225 sehr exakt einstellen. Insbesondere ergeben sich im Gegensatz zu einer epitaktisch hergestellten Schicht keine vergleichbaren Schwankungen in der Dotierung und der Dicke. Im Kanalleitungsgebiet 225 befindet sich der wesentliche Anteil, d.h. insbesondere mindestens 80 o, der innerhalb des Kanalgebiets 22 vorhandenen Gesamtdotierung an n-leitenden Ladungsträgern. Im gezeigten Beispiel wird die implantierte Dotierstoffkonzentration in dem Kanalleitungsgebiet 225 so gewählt, dass im gesamten Kanalgebiet 22 eine durchschnittliche Dotierstoffkonzentration von etwa 2 × 1016 cm–3 vorliegt. Dies entspricht einer gängigen Dotierstoffkonzentration, die bei einem nicht gezeigten Halbleiteraufbau ohne Kanalleitungsgebiet 225 gleichmäßig verteilt innerhalb des Kanalgebiets 22 vorhanden ist. Während bei dieser nicht ge zeigten Ausführungsform jedoch die epitaxiebedingten Schwankungen der Dotierstoffkonzentration das Verhalten des Kanalgebiets 22 wesentlich beeinflussen, haben die Schwankungen der nun mit einer Grunddotierung von etwa 7 × 1015 cm–3 versehenen zweiten Epitaxieschicht 262 praktisch keinen Einfluss auf das Stromsteuerungsverhalten des Halbleiteraufbaus 100. Der Hauptteil der im Kanalgebiet 22 vorhandenen Gesamtladung befindet sich im praktisch ohne Dotierungsschwankungen hergestellten Kanalleitungsgebiet 225.The sewer area 225 is achieved by implanting n-type dopant particles into the second epitaxial region 262 educated. This allows the doping of the channel line area 225 set very precisely. In particular, in contrast to an epitaxially produced layer, there are no comparable fluctuations in the doping and the thickness. In the sewer area 225 is the main part, ie in particular at least 80 o, within the channel area 22 existing total doping on n-type charge carriers. In the example shown, the implanted dopant concentration in the channel conduction area 225 chosen so that in the entire canal area 22 an average dopant concentration of about 2 × 10 16 cm -3 is present. This corresponds to a common dopant concentration, which in the case of a semiconductor structure (not shown) without a channel line region 225 evenly distributed within the canal area 22 is available. In this embodiment, however, the epitaxial fluctuations in the dopant concentration did not show the behavior of the channel region 22 have a significant influence on the fluctuations of the second epitaxial layer, which is now provided with a basic doping of approximately 7 × 10 15 cm -3 262 practically no influence on the current control behavior of the semiconductor structure 100 , The main part of the canal area 22 existing total charge is located in the channel line region produced practically without doping fluctuations 225 ,

Ein weiterer Vorteil des Halbleiteraufbaus 100 verglichen mit der nicht gezeigten Ausführungsform ohne Kanalleitungsgebiet 225 besteht darin, dass das Kanalleitungsgebiet 225 im Sperrfall einen ansonsten möglichen Felddurchgriff in das Kanalgebiet 22 und eine damit einhergehende Verschiebung der Abschnürspannung zumindest weitgehend oder sogar vollständig verhindert.Another advantage of semiconductor construction 100 compared to the embodiment not shown without a channel line area 225 is that the sewer pipe area 225 in the event of a blockage an otherwise possible field penetration into the canal area 22 and at least largely or even completely prevents a concomitant shift in the pinch-off voltage.

Aufgrund des innenimplantierten Kanalleitungsgebiets 225 lässt sich der Halbleiteraufbau 100 reproduzierbar mit sehr hoher Ausbeute und sehr genau definierten elektrischen Eigenschaften (z.B. Abschnürspannung, Durchgriffspannung, Kanalwiderstand, Sättigungsstrom, Sperrspannung) herstellen. Bedient man sich bei der Fertigung wie üblich eines Halbleiterwafers, um gleichzeitig viele Halbleiteraufbauten 100 herstellen zu können, so wird aufgrund der eingesetzten Innenimplantation über den kompletten Halbleiterwafer hinweg eine sehr hohe Homogenität der Dotierungen in allen Kanalleitungsgebieten 225 erreicht.Due to the internally implanted sewer line area 225 the semiconductor structure 100 Reproducible with very high yield and very precisely defined electrical properties (e.g. pinch-off voltage, loop-through voltage, channel resistance, saturation current, reverse voltage). If one uses a semiconductor wafer as usual in order to manufacture many semiconductor structures at the same time 100 To be able to manufacture, because of the internal implantation used across the entire semiconductor wafer, a very high homogeneity of the doping in all channel line regions 225 reached.

Die Verarmungszone 24, die das Kanalgebiet 22 mit beeinflusst, kann auf verschiedene Weise innerhalb des ersten Halbleitergebiets 2 hervorgerufen werden. Beispielsweise aus der WO 00/16403 A1 bekannte Ausführungsformen hierfür umfassen einen auf der ersten Oberfläche 20 angeordneten Schottky-Kontakt oder MOS(Metal Oxide Semiconductor)-Kontakt.The depletion zone 24 that the canal area 22 can be influenced in different ways within the first semiconductor region 2 are caused. Embodiments known from WO 00/16403 A1 for this purpose include one on the first surface 20 arranged Schottky contact or MOS (Metal Oxide Semiconductor) contact.

Weiterhin kann auch wie bei einem in 2 gezeigten Halbleiteraufbau 101 ein zweites Halbleitergebiet 4 an der ersten Oberfläche 20 innerhalb des ersten Halbleitergebiets 2 angeordnet sein. Das Halbleitergebiet 4 hat den gegenüber dem ersten Leitungstyp des ersten Halbleitergebiets 2 entgegengesetzten Leitungstyp, also in dem dargestellten Ausführungsbeispiel den p-Leitungstyp. Es wird vorzugsweise durch Innenimplantation erzeugt. Das zweite Halbleitergebiet 4 ist insbesondere stark p-dotiert (p+). Zwischen dem ersten Halbleitergebiet 2 und dem zweiten Halbleitergebiet 4 ist ein p-n-Übergang vorhanden, dessen Verarmungszone die in 1 gezeigte Verarmungszone 24 bildet. Aus Gründen der besseren Übersichtlichkeit sind in dem Halbleiteraufbau 101 von 2 keine Verarmungszonen eingetragen. Das zweite Halbleitergebiet 4 ist mit einer Steuerelektrode 40 ohmsch kontaktiert, so dass über eine externe Steuerspannung die Ausdehnung der Verarmungszone 24 und damit der Stromfluss im Kanalgebiet 22 und im Kanalleitungsgebiet 252 beeinflusst werden kann.Furthermore, as with an in 2 semiconductor structure shown 101 a second semiconductor region 4 on the first surface 20 within the first semiconductor region 2 be arranged. The semiconductor area 4 has that compared to the first conductivity type of the first semiconductor region 2 opposite line type, that is, in the illustrated embodiment, the p-line type. It is preferably produced by internal implantation. The second semiconductor area 4 is particularly heavily p-doped (p + ). Between the first semiconductor area 2 and the second semiconductor region 4 there is a pn junction, the depletion zone of which in 1 shown depletion zone 24 forms. For reasons of better clarity are in the semiconductor structure 101 of 2 no depletion zones entered. The second semiconductor area 4 is with one control electrode 40 Ohmsch contacted, so that the expansion of the depletion zone via an external control voltage 24 and thus the current flow in the canal area 22 and in the sewer area 252 can be influenced.

Der Halbleiteraufbau 101 ist eine aktiven Anordnung, da der Stromfluss innerhalb des Halbleiteraufbaus 101 durch eine externe Maßnahme (Steuerspannung) beeinflusst werden kann. Es sind jedoch beispielsweise aus der WO 00/16403 A1 auch andere hier nicht gezeigte Ausführungsformen bekannt, die zu einer passiven Stromsteuerung führen und die grundsätzlich ebenfalls mit dem vorteilhaften Kanalleitungsgebiet 225 zur Stromführung und -steuerung kombiniert werden können.The semiconductor structure 101 is an active arrangement because the current flow within the semiconductor structure 101 can be influenced by an external measure (control voltage). However, from WO 00/16403 A1, for example, there are also known other embodiments which are not shown here and which lead to passive current control and which in principle likewise have the advantageous channel line area 225 can be combined for power supply and control.

In 3 ist ein typisches Dotierungsprofil für ein Kanalleitungsgebiet 225 dargestellt. In dem Diagramm ist eine Dotierstoffkonzentration ND über einer auch in 2 eingetragenen Tiefe T des Kanalgebiets 22 aufgetragen. Man erkennt die Grunddotierung der zweiten Epitaxieschicht 262 und auch die zusätzliche per Innenimplantation in das Kanalleitungsgebiet 225 eingebrachte Dotierung.In 3 is a typical doping profile for a channel line region 225 shown. In the diagram, a dopant concentration ND is also in 2 entered depth T of the channel area 22 applied. The basic doping of the second epitaxial layer can be seen 262 and also the additional via internal implantation in the sewer area 225 introduced doping.

Durch das Kanalleitungsgebiet 225 erhält man einen zusätzlichen Freiheitsgrad bei der Auslegung des Halbleiteraufbaus 100 oder 101. Das Stromführungsverhalten wird hauptsächlich durch die Dotierung innerhalb des Kanalleitungsgebietes 225 bestimmt, wohingegen die Grunddotierung des restlichen Kanalgebietes 22 und der zweiten Epitaxieschicht 262 diesbezüglich von untergeordneter Bedeutung ist. Damit kann die Grunddotierung nach anderen Gesichtspunkten ausgewählt werden. Insbesondere ist es günstig, wenn die Grunddotierung der zweiten Epitaxieschicht 262 gleich der im Wesentlichen durch die zu tragende Sperrspannung bestimmte Dotierung der ersten Epitaxieschicht 261 ist. Dann ergibt sich kein Dotierungssprung an der Grenzfläche 80 zwischen den beiden Epitaxieschichten 261 und 262. Ein solcher Dotierungssprung könnte andernfalls im Sperrfall zu unerwünschten Feldverzerrungen im Grenzbereich der beiden Epitaxieschichten 261 und 262 führen, wodurch sich eine Einschränkung der maximal nutzbaren Sperrfeldstärke oder der maximal erreichbaren Sperrspannung ergeben könnte.Through the sewer area 225 you get an additional degree of freedom in the design of the semiconductor structure 100 or 101 , The current carrying behavior is mainly due to the doping within the channel line area 225 determines, whereas the basic funding of the remaining canal area 22 and the second epitaxial layer 262 is of minor importance in this regard. This means that the basic funding can be selected based on other criteria. In particular, it is advantageous if the basic doping of the second epitaxial layer 262 equal to the doping of the first epitaxial layer, which is essentially determined by the reverse voltage to be carried 261 is. Then there is no jump in doping at the interface 80 between the two epitaxial layers 261 and 262 , Such a jump in doping could otherwise lead to undesired field distortions in the boundary region of the two epitaxial layers in the case of blocking 261 and 262 lead, which could result in a restriction of the maximum usable blocking field strength or the maximum achievable blocking voltage.

In 4 ist ein besonders günstiger Halbleiteraufbau 102 dargestellt, bei dem die hohe Konzentration an n-leitenden Ladungsträgern im Kanalleitungsgebiet 225 durch p-leitende Kanalkompensationsgebiete 226 zumindest teilweise kompensiert werden. Um eine möglichst gute Stromleitfähigkeit im Kanalleitungsgebiet 225 zu erreichen, ist nämlich eine möglichst hohe Ladungsträgerkonzentration wünschenswert. Andererseits führt eine zu hohe Ladungsträgerkonzentration aber zu einer Erhöhung der an der Steuerelektrode 40 anzulegenden Abschnürspannung, die erforderlich ist, um das Kanalgebiet 22 vollständig abzuschnüren. Aufgrund der in das Kanalleitungsgebiet 225 eingebetteten Kanalkompensationsgebiete 226 kommt es zu keiner unerwünschten Erhöhung der Abschnürspannung, selbst wenn eine sehr hohe Dotierstoffkonzentration innerhalb des Kanalleitungsgebiets 225 vorgesehen ist. Günstigerweise ist die Gesamtladung an p-leitenden Ladungsträgern, die sich innerhalb aller Kanalkompensationsgebiete 226 befinden, in etwa gleich groß wie die Gesamtladung aller n-leitenden Ladungs träger des Kanalleitungsgebiets 225. Um dies zu erreichen, ist die Dotierstoffkonzentration in den p-leitenden Kanalkompensationsgebieten 226 höher als in dem n-leitenden Kanalleitungsgebiet 225. Der Grund hierfür liegt in der größeren Grundfläche des Kanalleitungsgebiets 225 verglichen mit der Grundfläche aller Kanalkompensationsgebiete 226.In 4 is a particularly inexpensive semiconductor structure 102 shown, in which the high concentration of n-type charge carriers in the channel line area 225 through p-channel compensation areas 226 are at least partially compensated. To ensure the best possible electrical conductivity in the sewer area 225 To achieve this, it is desirable to have the highest possible carrier concentration. On the other hand, an excessively high charge carrier concentration leads to an increase in that at the control electrode 40 pinch voltage to be applied to the channel area 22 completely cut off. Due to the in the sewer line area 225 embedded channel compensation areas 226 there is no undesirable increase in pinch-off voltage even if there is a very high dopant concentration within the channel conduction area 225 is provided. The total charge on p-type charge carriers is favorably located within all channel compensation areas 226 are approximately the same size as the total charge of all n-type charge carriers in the sewer line area 225 , To achieve this, the dopant concentration is in the p-type channel compensation areas 226 higher than in the n-type conduit area 225 , The reason for this is the larger area of the sewer line area 225 compared to the footprint of all channel compensation areas 226 ,

Diese Flächenverhältnisse gehen aus der in 5 gezeigten Querschnittsdarstellung des Kanalleitungsgebiet 225 und der Kanalkompensationsgebiete 226 deutlich hervor. Der Verlauf des Stroms I innerhalb des Kanalleitungsgebietes 225 ist in 5 ebenfalls eingezeichnet. Die Querschnittsfläche der Kanalkompensationsgebiete 226 kann außer der dargestellten runden Geometrie auch andere Formen, beispielsweise eine Quadrat- oder eine Streifenform, annehmen.These area ratios go from the in 5 shown cross-sectional view of the duct line area 225 and the channel compensation areas 226 clearly. The course of the current I within the sewer line area 225 is in 5 also drawn. The cross-sectional area of the channel compensation areas 226 can take other shapes besides the round geometry shown, for example a square or a stripe shape.

Die vorteilhafte Wirkung des Kanalgebiets 225 kann auch bei anderen grundsätzlich möglichen Ausführungsformen des Halbleiteraufbaus beispielsweise bei einem Halbleiteraufbau 103 gemäß 6 oder bei einem Halbleiteraufbau 104 gemäß 7 mit Vorteil zum Einsatz kommen. Abgesehen von dem Kanalleitungsgebiet 225 ist der Halbleiteraufbau 103 aus der WO 00/16403 A1 und der Halbleiteraufbau 104 aus der DE 198 33 214 C1 bekannt. Genau wie bei den in den vorherigen Figuren offenbarten Halbleiteraufbauten 100, 101 und 102 handelt es sich auch bei den Halbleiteraufbauten 103 und 104 jeweils um einen Sperrschicht-Feldeffekttransistor, die insbesondere in dem Halbleitermaterial SiC realisiert sind.The beneficial effect of the canal area 225 can also be used in other fundamentally possible embodiments of the semiconductor structure, for example in the case of a semiconductor structure 103 according to 6 or with a semiconductor structure 104 according to 7 are used with advantage. Except for the sewer pipe area 225 is the semiconductor structure 103 from WO 00/16403 A1 and the semiconductor structure 104 from the DE 198 33 214 C1 known. Just like the semiconductor structures disclosed in the previous figures 100 . 101 and 102 it is also the semiconductor structures 103 and 104 each around a junction field-effect transistor, which are realized in particular in the semiconductor material SiC.

Neben den in den 1, 2, 4, 6 und 7 gezeigten Halbleiteraufbauten 100 bis 104 gibt es auch Ausführungsformen, bei denen anstelle des n-leitenden Substrats 27 ein p-leitendes Substrat 28 verwendet wird. In 8 ist beispielhaft ein solcher Halbleiteraufbau 105 gezeigt. Es handelt sich um einen vertikalen JFET mit einem rückseitigen bipolaren Emitter (= BiFET). Das erste Halbleitergebiet 2 setzt sich dann nur aus den beiden n-leitenden Epitaxieschichten 261 und 262 zu sammen und bildet mit dem p-leitenden Substrat 28 einen p-n-Übergang. Dieser zusätzliche p-n-Übergang ist insbesondere bei einem Einsatz bei einer hohen Spannung, die beispielsweise mindestens in der Größenordnung von einigen kV liegt, günstig.In addition to those in the 1 . 2 . 4 . 6 and 7 semiconductor structures shown 100 to 104 there are also embodiments in which instead of the n-type substrate 27 a p-type substrate 28 is used. In 8th is an example of such a semiconductor structure 105 shown. It is a vertical JFET with a rear bipolar emitter (= BiFET). The first semiconductor area 2 then only consists of the two n-type epitaxial layers 261 and 262 together and forms with the p-type substrate 28 a pn junction. This additional pn transition is particularly advantageous when used at a high voltage, which is, for example, at least of the order of a few kV.

Günstig ist weiterhin, dass im Durchlassbetrieb über den Kontakt 60 Löcher und über den Kontakt 50 Elektronen in den Halbleiteraufbau 105 injiziert werden. Dadurch kommt es zu einer starken Erhöhung der Ladungsträgerkonzentration. Diese bipolare Modulation der Ladungsträgerkonzentration führt zu einem besonders guten Stromleitungsverhalten.It is also favorable that in the forward mode via the contact 60 Holes and over the contact 50 Electrons in the semiconductor structure 105 be injected. This leads to a sharp increase in the charge carrier concentration. This bipo Lare modulation of the charge carrier concentration leads to a particularly good conductance behavior.

Um zu verhindern, dass das p-leitende Inselgebiet 3 die von der Elektrode 60 aus injizierten Löcher direkt absaugt und sich infolge dessen die Konzentration der für den Stromtransport insbesondere unterhalb des Kanalleitungsgebiets 225 zur Verfügung stehenden Ladungsträger verringert, ist vorzugsweise ein stark n-leitendes Abschirmgebiet 31 zwischen dem ersten Halbleitergebiet 2 und dem Inselgebiet 3 vorgesehen. Das Abschirmgebiet 31 stellt eine wirksame Barriere gegen einen direkten Abfluss der injizierten Löcher in das Inselgebiet 3 dar. Dadurch bleibt unterhalb des Kanalleitungsgebiets 225 eine günstige hohe bipolare Ladungsträgerkonzentration erhalten.To prevent the p-type island area 3 that of the electrode 60 directly sucked out of injected holes and as a result the concentration of those for electricity transport, in particular below the sewer line area 225 available charge carriers is preferably a strong n-type shielding area 31 between the first semiconductor region 2 and the island area 3 intended. The shielding area 31 provides an effective barrier against direct drainage of the injected holes in the island area 3 This remains below the sewer line area 225 get a favorable high bipolar charge concentration.

Die Dotierstoffkonzentration des Abschirmgebiets 31 liegt typischerweise ein bis zwei Größenordnungen über der der ersten Epitaxieschicht 261. Im gezeigten Beispiel beträgt sie etwa 1017 cm–3. Das Abschirmgebiet 31 umgibt das Inselgebiet 3 insbesondere an den dem Substrat 28 und dem vertikalen Kanalgebiet 21 zugewandten Seiten. Diese vollständige Abschirmung ist jedoch nicht unbedingt erforderlich. Das Abschirmgebiet 31 kann auch nur bereichsweise unterhalb des Inselgebiets 3 vorgesehen sein.The dopant concentration of the shielding area 31 is typically one to two orders of magnitude above that of the first epitaxial layer 261 , In the example shown, it is approximately 10 17 cm -3 . The shielding area 31 surrounds the island area 3 especially on the substrate 28 and the vertical channel area 21 facing sides. However, this complete shielding is not absolutely necessary. The shielding area 31 can also only partially below the island area 3 be provided.

Einen ähnlich positiven Abschirmeffekt wie das Abschirmgebiet 31 hat auch das Kanalleitungsgebiet 225. Es hindert die Löcher daran, in das p-leitende zweite Halbleitergebiet 4 abzufließen. Neben der verbesserten Modulation der Ladungsträgerkonzentration wird dadurch der Leckstrom über die Steuerelektrode 40 reduziert.A shielding effect similar to that of the shielding area 31 also has the sewer pipe area 225 , It prevents the holes from entering the p-type second semiconductor region 4 to drain. In addition to the improved modulation of the charge carrier concentration, the leakage current through the control electrode 40 reduced.

Die bei allen gezeigten Halbleiteraufbauten 100 bis 105 in den jeweiligen Gebieten vorgesehenen Leitungstypen können bei alternativen Ausführungsformen auch den jeweils entgegengesetzten Leitungstyp annehmen.The for all semiconductor structures shown 100 to 105 In alternative embodiments, line types provided in the respective areas can also adopt the opposite line type.

Bei jeder Ausführungsform wirkt sich das Kanalleitungsgebiet 225 günstig auf das Stromsteuerungsverhalten aus und führt insbesondere zu einem Herstellungsprozess, der weitgehend unabhängig von technologiebedingten Schwankungen ist. Damit lässt sich jeweils eine sehr hohe Ausbeute bei der Herstellung erzielen.In each embodiment, the channel line area is affected 225 favorable to the current control behavior and leads in particular to a manufacturing process that is largely independent of technology-related fluctuations. In this way, a very high yield can be achieved in the production.

Claims (17)

Halbleiteraufbau zur Steuerung eines Stroms (2) umfassend mindestens: a) ein erstes Halbleitergebiet (2) eines ersten Leitungstyps, b) ein innerhalb des ersten Halbleitergebiets (2) zumindest teilweise vergrabenes Inselgebiet (3) eines zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyps, c) einen zumindest teilweise innerhalb des ersten Halbleitergebiets (2) verlaufenden Strompfad und d) ein Kanalgebiet (22), d1) das Teil des ersten Halbleitergebiets (2) ist, d2) das eine Grunddotierung aufweist, und d3) innerhalb dessen der Strom (I) mittels wenigstens einer Verarmungszone (23, 24) beeinflussbar ist, dadurch gekennzeichnet, dass d4) das Kanalgebiet (22) ein zur Stromführung bestimmtes Kanalleitungsgebiet (225), das den ersten Leitungstyp und eine verglichen mit der Grunddotierung höhere Dotierung aufweist, umfasst.Semiconductor structure for controlling a current ( 2 ) comprising at least: a) a first semiconductor region ( 2 ) of a first conductivity type, b) one within the first semiconductor region ( 2 ) at least partially buried island area ( 3 ) a second conductivity type opposite to the first conductivity type, c) an at least partially within the first semiconductor region ( 2 ) current path and d) a channel area ( 22 ), d1) the part of the first semiconductor region ( 2 ), d2) which has a basic doping, and d3) within which the current (I) by means of at least one depletion zone ( 23 . 24 ) can be influenced, characterized in that d4) the channel area ( 22 ) a sewer line area intended for current carrying ( 225 ), which has the first conductivity type and a higher doping compared to the basic doping. Halbleiteraufbau nach Anspruch 1, bei dem der Strompfad im wesentlichen in vertikaler Richtung verläuft.A semiconductor device according to claim 1, wherein the current path runs essentially in the vertical direction. Halbleiteraufbau nach Anspruch 1 oder 2, bei dem das Kanalgebiet (22) als laterales Kanalgebiet ausgebildet ist.Semiconductor structure according to Claim 1 or 2, in which the channel region ( 22 ) is designed as a lateral channel area. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, der als Feldeffekttransistor, insbesondere als Sperrschicht-Feldeffekttransistor ausgebildet ist.Semiconductor structure according to one of the preceding claims, the as a field effect transistor, in particular as a junction field effect transistor is trained. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem Siliciumcarbid als Halbleitermaterial vorgesehen ist.Semiconductor structure according to one of the preceding claims, the silicon carbide is provided as a semiconductor material. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem sich die innerhalb des Kanalgebiets (22) vorhandene Gesamtentladung des ersten Leitungstyps zu mindestens 80 %, insbesondere zu mindestens 90 %, innerhalb des Kanalleitungsgebiets (225) befindet.Semiconductor structure according to one of the preceding claims, in which the within the channel region ( 22 ) At least 80%, in particular at least 90%, of the total discharge of the first line type within the sewer line area ( 225 ) is located. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem innerhalb des Kanalleitungsgebiets (225) mindestens ein Kanalkompensationsgebiet (226) angeordnet ist.Semiconductor structure according to one of the preceding claims, in which within the channel line region ( 225 ) at least one channel compensation area ( 226 ) is arranged. Halbleiteraufbau nach Anspruch 7, bei dem das mindestens eine Kanalkompensationsgebiet (226) einen zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyp hat.Semiconductor structure according to Claim 7, in which the at least one channel compensation region ( 226 ) has a second line type opposite to the first line type. Halbleiteraufbau nach Anspruch 7 oder 8, bei dem das mindestens eine Kanalkompensationsgebiet (226) eine höhere Dotierstoffkonzentration hat als das Kanalleitungsgebiet (225).Semiconductor structure according to Claim 7 or 8, in which the at least one channel compensation region ( 226 ) has a higher dopant concentration than the channel conduction area ( 225 ). Halbleiteraufbau nach einem der Ansprüche 7 bis 9, bei dem die in das Kanalleitungsgebiet (225) eingebrachte Gesamtladung des ersten Leitungstyps ungefähr gleich groß ist wie die in das eine Kanalkompensationsgebiet (226) oder im Fall mehrerer Kanalkompensationsgebiete (226) in alle Kanalkompensationsgebiete (226) eingebrachte Gesamtladung des zweiten Leitungstyps.Semiconductor structure according to one of Claims 7 to 9, in which the into the channel line region ( 225 ) the total charge of the first conduction type introduced is approximately the same as that into the one channel compensation area ( 226 ) or in the case of multiple channel compensation areas ( 226 ) in all channel compensation areas ( 226 ) introduced total charge of the second line type. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem das Kanalgebiet (22) in einer Epitaxieschicht (262) angeordnet ist.Semiconductor structure according to one of the preceding claims where the channel area ( 22 ) in an epitaxial layer ( 262 ) is arranged. Halbleiteraufbau nach Anspruch 11, bei dem die Dotierung der Epitaxieschicht (262) gleich der Grunddotierung ist.Semiconductor structure according to Claim 11, in which the doping of the epitaxial layer ( 262 ) is equal to the basic funding. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem das erste Halbleitergebiet (2) zwei Epitaxieschichten (261, 262) mit im wesentlichen gleicher Dotierung umfasst.Semiconductor structure according to one of the preceding claims, in which the first semiconductor region ( 2 ) two epitaxial layers ( 261 . 262 ) with essentially the same doping. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem das erste Halbleitergebiet (2) auf einem Substrat (28) eines zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyps angeordnet ist und der Strompfad auch durch das Substrat (28) verläuft.Semiconductor structure according to one of the preceding claims, in which the first semiconductor region ( 2 ) on a substrate ( 28 ) a second conduction type opposite to the first conduction type is arranged and the current path also through the substrate ( 28 ) runs. Halbleiteraufbau nach Anspruch 14, bei dem zumindest auf einer dem Substrat (28) zugewandten Seite des Inselgebiets (3) ein Abschirmgebiet (31) des ersten Leitungstyps zwischen dem Inselgebiet (3) und dem ersten Halbleitergebiet (2) angeordnet ist.Semiconductor structure according to Claim 14, in which at least one of the substrate ( 28 ) facing side of the island area ( 3 ) a shielding area ( 31 ) of the first line type between the island area ( 3 ) and the first semiconductor area ( 2 ) is arranged. Verfahren zur Herstellung eines Halbleiteraufbaus nach einem der vorhergehenden Ansprüche zur Steuerung eines Stroms (I), bei dem mindestens: a) ein Halbleitersubstrat (27) bereitgestellt wird, b) eine Epitaxieschicht (262) mit einer Grunddotierung auf das Halbleitersubstrat (27) aufgebracht wird, wobei die Epitaxieschicht (262) ein Kanalgebiet (22), innerhalb dessen der Strom (I) beeinflussbar ist, beinhaltet, und c) ein zur Stromführung bestimmtes Kanalleitungsgebiet (225) mit verglichen mit der Grunddotierung höherer Dotierung zumindest im Bereich des Kanalgebiets (22) in die Epitaxieschicht (262) implantiert wird.Method for producing a semiconductor structure according to one of the preceding claims for controlling a current (I), in which at least: a) a semiconductor substrate ( 27 ) is provided, b) an epitaxial layer ( 262 ) with a basic doping on the semiconductor substrate ( 27 ) is applied, the epitaxial layer ( 262 ) a channel area ( 22 ) within which the current (I) can be influenced, and c) a channel line area intended for current conduction ( 225 ) with higher doping compared to the basic doping at least in the area of the channel region ( 22 ) in the epitaxial layer ( 262 ) is implanted. Verfahren nach Anspruch 16, bei dem eine weitere im wesentlichen die Grunddotierung aufweisende Epitaxieschicht (261) auf das Halbleitersubstrat (27) aufgebracht wird, wobei die weitere Epitaxieschicht (261) zwischen dem Halbleitersubstrat (27) und der Epitaxieschicht (262), die das Kanalleitungsgebiet (225) beinhaltet, angeordnet ist und die beiden Epitaxieschichten (261, 262) sukzessive und übereinander auf das Halbleitersubstrat (27) aufgebracht werden.Method according to claim 16, in which a further epitaxial layer (essentially having the basic doping) ( 261 ) on the semiconductor substrate ( 27 ) is applied, the further epitaxial layer ( 261 ) between the semiconductor substrate ( 27 ) and the epitaxial layer ( 262 ) covering the sewer pipe area ( 225 ), is arranged and the two epitaxial layers ( 261 . 262 ) successively and one above the other on the semiconductor substrate ( 27 ) are applied.
DE10145765A 2001-09-17 2001-09-17 Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure Expired - Fee Related DE10145765B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10145765A DE10145765B4 (en) 2001-09-17 2001-09-17 Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10145765A DE10145765B4 (en) 2001-09-17 2001-09-17 Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure

Publications (2)

Publication Number Publication Date
DE10145765A1 DE10145765A1 (en) 2003-04-10
DE10145765B4 true DE10145765B4 (en) 2004-09-02

Family

ID=7699301

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10145765A Expired - Fee Related DE10145765B4 (en) 2001-09-17 2001-09-17 Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure

Country Status (1)

Country Link
DE (1) DE10145765B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264016B2 (en) 2010-07-14 2012-09-11 Infineon Technologies Austria Ag Semiconductor device including a channel stop zone

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350160B4 (en) * 2003-10-28 2012-12-06 Infineon Technologies Ag A method of fabricating a high breakdown voltage junction field effect transistor
US8994078B2 (en) 2012-06-29 2015-03-31 Infineon Technologies Austria Ag Semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
DE19629088A1 (en) * 1995-07-20 1997-01-23 Fuji Electric Co Ltd Vertical silicon carbide field effect transistor for use in extreme environment
US5923051A (en) * 1996-04-24 1999-07-13 Abb Research Ltd. Field controlled semiconductor device of SiC and a method for production thereof
DE19833214C1 (en) * 1998-07-23 1999-08-12 Siemens Ag Vertical J-FET semiconductor device
US6034385A (en) * 1995-12-22 2000-03-07 Siemens Aktiengesellschaft Current-limiting semiconductor configuration
WO2000016403A1 (en) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Semiconductor device and semiconductor structure with contact
US6150671A (en) * 1996-04-24 2000-11-21 Abb Research Ltd. Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
US6204135B1 (en) * 1997-07-31 2001-03-20 Siced Electronics Development Gmbh & Co Kg Method for patterning semiconductors with high precision, good homogeneity and reproducibility
US6232625B1 (en) * 1997-06-24 2001-05-15 Siced Electronics Development Gmbh & Co. Kg Semiconductor configuration and use thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
DE19629088A1 (en) * 1995-07-20 1997-01-23 Fuji Electric Co Ltd Vertical silicon carbide field effect transistor for use in extreme environment
US6034385A (en) * 1995-12-22 2000-03-07 Siemens Aktiengesellschaft Current-limiting semiconductor configuration
US5923051A (en) * 1996-04-24 1999-07-13 Abb Research Ltd. Field controlled semiconductor device of SiC and a method for production thereof
US6150671A (en) * 1996-04-24 2000-11-21 Abb Research Ltd. Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
US6232625B1 (en) * 1997-06-24 2001-05-15 Siced Electronics Development Gmbh & Co. Kg Semiconductor configuration and use thereof
US6204135B1 (en) * 1997-07-31 2001-03-20 Siced Electronics Development Gmbh & Co Kg Method for patterning semiconductors with high precision, good homogeneity and reproducibility
DE19833214C1 (en) * 1998-07-23 1999-08-12 Siemens Ag Vertical J-FET semiconductor device
WO2000016403A1 (en) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Semiconductor device and semiconductor structure with contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264016B2 (en) 2010-07-14 2012-09-11 Infineon Technologies Austria Ag Semiconductor device including a channel stop zone

Also Published As

Publication number Publication date
DE10145765A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
EP1604404B1 (en) Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
DE10036208B4 (en) Semiconductor structure with buried island area and contact area
DE4001390C2 (en) Semiconductor device
DE112010005626T5 (en) Semiconductor device
DE112011100533T5 (en) Semiconductor device
DE102006050338A1 (en) Semiconductor component i.e. insulated gate bipolar transistor, has drift zone including region that passes through region of semiconductor component in polarity of charge carriers and another region in reverse polarity
DE102012201911A1 (en) Super junction Schottky oxide PiN diode with thin p-type layers under Schottky contact
DE112010005980T5 (en) Semiconductor element
DE102011080258A1 (en) Super junction Schottky oxide PiN diode
DE19859502C2 (en) Junction field effect transistor with a higher doped connection region
EP1412973B1 (en) Semiconductor structure comprising a field plate
DE10338259B4 (en) Semiconductor device
DE102016205331A1 (en) Vertical SiC-MOSFET
DE10145765B4 (en) Semiconductor structure with highly doped channel line area and method for producing a semiconductor structure
DE10213534B4 (en) Semiconductor structure with switching element and edge element
DE102018103836A1 (en) A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device
WO2000016403A1 (en) Semiconductor device and semiconductor structure with contact
DE10350160B4 (en) A method of fabricating a high breakdown voltage junction field effect transistor
DE10245089A1 (en) Doping process used in the production of a transistor, IGBT, thyristor or diode comprises preparing a semiconductor body, producing crystal defects in the body, introducing hydrogen ions into the body, and heat treating
DE10161139B4 (en) Semiconductor structure with Schottky diode for reverse operation
DE102013210546A1 (en) High voltage trench junction barrier Schottky diode with p-type layers under Schottky contact
DE102005046706B4 (en) JBS-SiC semiconductor device
DE10147696C2 (en) Semiconductor structure with two cathode electrodes and switching device with the semiconductor structure
EP1384269B1 (en) Metal insulator power semiconductor component (mis) and a method for producing the same
DE3632642A1 (en) SEMICONDUCTOR PERFORMANCE COMPONENT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91058 ERLANGEN, DE

Effective date: 20110419

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee