CN1713057A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN1713057A
CN1713057A CNA2005100771490A CN200510077149A CN1713057A CN 1713057 A CN1713057 A CN 1713057A CN A2005100771490 A CNA2005100771490 A CN A2005100771490A CN 200510077149 A CN200510077149 A CN 200510077149A CN 1713057 A CN1713057 A CN 1713057A
Authority
CN
China
Prior art keywords
gate
electrode
drain
channel
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100771490A
Other languages
English (en)
Other versions
CN100388104C (zh
Inventor
崔荣锡
安炳龙
庾弘宇
曹基述
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1713057A publication Critical patent/CN1713057A/zh
Application granted granted Critical
Publication of CN100388104C publication Critical patent/CN100388104C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种薄膜晶体管阵列基板及其制造方法。该薄膜晶体管阵列基板不需要保护膜来保护薄膜晶体管，由此降低了制造成本。在该薄膜晶体管阵列基板中，栅极与选通线相连。源极与数据线相连，该数据线与选通线交叉以限定像素区域。漏极与源极相对，并且其间具有沟道。半导体层位于该沟道中。像素区域中的像素电极在该像素电极与漏极之间的基本上整个交叠区域中与漏极接触。在半导体层上与沟道相对应的设置沟道保护膜，以保护半导体层。

Description

薄膜晶体管阵列基板及其制造方法
技术领域
本发明涉及薄膜晶体管阵列基板，更具体地，涉及薄膜晶体管阵列基板及其制造方法，其适于保护薄膜晶体管，而不需要保护膜，并且可以降低制造成本。
背景技术
通常，液晶显示器(LCD)使用电场来控制液晶的光透射率，由此显示图像。LCD通过形成在像素电极和公共电极之间的电场来驱动液晶，该像素电极和公共电极相对地设置在上基板和下基板上。
该LCD包括：相对地接合在一起的薄膜晶体管阵列基板(下阵列基板)和滤色器阵列基板(上阵列基板)；间隔物，用于在两个阵列基板之间保持恒定的单元间隙；填充在该单元间隙中的液晶。
该薄膜晶体管阵列基板包括：多个信号布线和薄膜晶体管；以及涂覆在其上的配向膜，用于提供液晶的初始取向。滤色器阵列基板包括：滤色器，用于实现颜色；黑底，用于防止光泄漏；以及涂覆在其上的配向膜，用于提供液晶的初始取向。
在这种LCD中，薄膜晶体管阵列基板具有复杂的制造工艺，这导致液晶显示板的制造成本大大增加，因为其涉及半导体工艺，并且使用多个掩模工艺。为了解决该问题，已经朝着减少掩模工艺的数量来开发薄膜晶体管阵列基板。这是因为一个掩模工艺包括许多单独的工艺，例如薄膜淀积、清洗、光刻、蚀刻、光刻胶剥离以及检查工艺等。近来，已经使用四道掩模工艺而不是标准的五道掩模工艺来制造薄膜晶体管。
图1是表示采用现有技术的四道掩模工艺的下晶体管阵列基板的平面图，而图2是表示沿图1的线II-II’截取的薄膜晶体管阵列基板的截面图。
参照图1和图2，现有技术的液晶显示板的薄膜晶体管阵列基板包括：设置在下基板1上的选通线2和数据线4，选通线2和数据线4相互交叉，并且其间具有栅极绝缘膜12；设置在各个交叉点处的薄膜晶体管30；设置在由该交叉结构限定的单元区域处的像素电极22；设置在选通线2和存储电极28之间的交叠部分处的存储电容器40；与选通线2相连的选通焊盘50；以及与数据线4相连的数据焊盘60。
以交叉结构设置用于施加选通信号的选通线2以及用于施加数据信号的数据线4，由此限定像素区域5。
薄膜晶体管30使得能够将数据线4上的像素信号充入像素电极22，并响应于选通线2上的选通信号而保持该像素信号。为此，薄膜晶体管30包括：与选通线2相连的栅极6；与数据线4相连的源极8；以及与像素电极22相连的漏极10。此外，薄膜晶体管30还包括与栅极6交叠的有源层14，并且其间具有栅极绝缘膜12，以限定源极8和漏极10之间的沟道。
有源层14还与数据线4、下数据焊盘电极62和存储电极28交叠。在有源层14上，还设置有用于与数据线4、源极8、漏极10、下数据焊盘电极62和存储电极28接触的欧姆接触层。
像素电极22通过穿透保护膜18的第一接触孔20与薄膜晶体管30的漏极10相连，并且该像素电极22设置在像素区域5中。
因此，在通过薄膜晶体管30施加了像素信号的像素电极22与施加了基准电压的公共电极(未示出)之间形成了电场。由于介电各向异性而由该电场使得薄膜晶体管阵列基板和滤色器阵列基板之间的液晶分子旋转。通过像素区域5的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。
存储电容器40包括：选通线2；以及存储电极28，与选通线2交叠，并且其间具有栅极绝缘膜12、有源层14和欧姆接触层28。这里，存储电极28通过在保护膜18处限定的第二接触孔42与像素电极22相连。存储电容器40使得能够稳定地保持被充入到像素电极22中的像素信号，知道充入下一像素信号为止。
选通焊盘50与选通驱动器(未示出)相连，以向选通线2施加选通信号。选通焊盘50包括：从选通线2延伸的下选通焊盘电极52；以及通过穿透栅极绝缘膜12和保护膜18的第三接触孔56与下选通焊盘电极52相连的上选通焊盘电极54。
数据焊盘60与数据驱动器(未示出)相连，以向数据线4施加数据信号。数据焊盘60包括：从数据线4延伸的下数据焊盘电极62；以及通过穿透保护膜18的第四接触孔66与下数据焊盘电极62相连的上数据焊盘电极64。
下面，将参照图3A到3D详细描述制造具有采用四道掩模工艺的上述结构的液晶显示板的薄膜晶体管阵列基板的方法。
参照图3A，通过第一掩模工艺在下基板1上设置包括选通线2、栅极6和下选通焊盘电极52的第一导电图案组。
更具体地，通过诸如溅射的淀积技术在下基板1上形成栅极金属层。然后，使用通过第一掩模进行光刻或蚀刻对该栅极金属层进行构图，由此形成包括选通线2、栅极6和下选通焊盘电极52的第一导电图案组。该栅极金属层由铝族金属等制成。
参照图3B，在设置有第一导电图案组的下基板1上涂覆栅极绝缘膜12。此外，通过第二掩模工艺在栅极绝缘膜12上形成包括有源层14和欧姆接触层16的半导体图案，以及包括数据线4、源极8、漏极10、下数据焊盘电极62和存储电极28的第二导电图案组。
更具体地，通过诸如等离子体增强化学汽相淀积(PECVD)和溅射等的淀积技术在设置有第一导电图案组的下基板1上依次设置栅极绝缘膜12、非晶硅层、n+非晶硅层以及数据金属层。这里，栅极绝缘膜12由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。数据金属层选自钼(Mo)、钛(Ti)、钽(Ta)或钼合金等。
然后，通过使用第二掩模进行光刻，在数据金属层上形成光刻胶图案。在这种情况下，使用在薄膜晶体管的沟道部分处具有衍射曝光部分的衍射曝光掩模作为第二掩模，由此使得沟道部分的光刻胶图案的高度低于其它源极/漏极图案部分。
随后，通过使用光刻胶图案进行湿蚀刻对数据金属层进行构图，由此提供包括数据线4、源极8、与源极8集成为一体的漏极10、以及存储电极28的第二导电图案组。
接下来，通过使用同一光刻胶图案进行干蚀刻工艺对n+非晶硅层和非晶硅层同时进行构图，由此提供欧姆接触层14和有源层16。
通过灰化处理从沟道部分去除高度相对较低的光刻胶图案，并且随后通过干蚀刻对沟道部分的数据金属层和欧姆接触层16进行蚀刻。因此，暴露出沟道部分的有源层14，以断开源极8和漏极10。
然后，通过剥离工艺去除剩余在第二导电图案组上的光刻胶图案。
参照图3C，在设置有第二导电图案组的栅极绝缘膜12上形成包括第一到第四接触孔20、42、56和66的保护膜18。
更具体地，通过诸如等离子体增强化学汽相淀积(PECVD)的淀积技术在设置有数据图案的栅极绝缘膜12上形成整个保护膜18。然后，通过使用第三掩模进行光刻或蚀刻对保护膜18进行构图，由此限定第一到第四接触孔20、42、56和66。第一接触孔20穿透保护膜18以暴露出漏极10，而第二接触孔42穿透保护膜18以暴露出存储淀积28。第三接触孔56穿透保护膜18和栅极绝缘膜12以暴露出下选通焊盘电极52，而第四接触孔66穿透保护膜18以暴露出下数据选通焊盘电极62。这里，当使用诸如钼(Mo)的具有大的蚀刻比的金属作为数据金属时，第一、第二和第四接触孔20、42、66分别穿透漏极10、存储电极28和下数据焊盘电极62，由此暴露出其侧面。
保护膜18由与栅极绝缘膜12相同的无机绝缘材料或者诸如具有小的介电常数的丙烯酸有机化合物、BCB(苯环丁烯)或PECB(全氟环丁烷)的有机绝缘材料制成。
参照图3D，通过第四掩模工艺在保护膜18上设置包括像素电极22、上选通焊盘电极54和上数据焊盘电极64的第三导电图案组图案。
更具体地，通过诸如溅射等的淀积技术将透明导电膜涂覆到保护膜18上。然后，通过使用第四掩模进行光刻和蚀刻对该透明导电膜进行构图，由此提供包括像素电极22、上选通焊盘电极54和上数据焊盘电极64的第三导电图案组。像素电极22通过第一接触孔20与漏极10电连接，同时通过第二接触孔42与存储电极28电连接。上选通焊盘电极54通过第三接触孔56与下选通焊盘电极52电连接。上数据焊盘电极64通过第四接触孔66与下数据焊盘电极62电连接。
这里，该透明导电膜由铟锡氧化物(ITO)、氧化锡(TO)、铟锡锌氧化物(ITZO)或铟锌氧化物(IZO)形成。
现有技术的薄膜晶体管阵列基板具有保护膜18，用于保护薄膜晶体管30。通过使用PECVD设备淀积无机绝缘材料，或者使用旋涂机或非旋涂机涂覆有机绝缘材料来形成保护膜18，增加了制造成本。
此外，在现有技术的薄膜晶体管阵列基板中，数据线经常断开。在这种情况下，使用用于修理数据线的单独工艺。
此外，在现有技术的薄膜晶体管阵列基板中，当由有机绝缘材料形成保护膜18时，由于保护膜18相对较厚，而使得形成在其上的像素电极22损坏。具体地，像素电极22在由用于使漏极10与像素电极22接触的接触孔20暴露出的保护膜18的侧面处损坏。因此，由于没有通过漏极10为像素电极22提供像素信号，所以产生点缺陷。
此外，在现有技术的薄膜晶体管阵列基板中，存储电容器40包括：选通线2；以及存储电极28，与栅极绝缘膜12相互交叠，并且其间具有有源层14和欧姆接触层16。在这种情况下，由于栅极绝缘膜12、有源层14和欧姆接触层16具有相对较大的厚度，以使选通线2与存储电极28绝缘，而使得存储电容器40的电容值减小。此外，由于存储电容器40的电容值较低，而产生诸如斑点的图像质量的劣化。
发明内容
因此，提出了一种薄膜晶体管阵列基板及其制造方法，其中不需要保护膜来保护薄膜晶体管，并且降低了制造成本。
在一个实施例中，仅通过介绍的方式，一种薄膜晶体管阵列基板，其包括：与选通线相连的栅极；与数据线相连的源极，该数据线与选通线交叉以限定像素区域；与源极相对的漏极，并且其间具有沟道；该沟道中的半导体层；位于像素区域中的像素电极，基本上所有的像素电极都与漏极交叠，并与漏极接触；以及沟道保护膜，设置在与沟道相对应的半导体层上，以保护沟道中的半导体层。
在另一实施例中，一种薄膜晶体管阵列基板包括晶体管，该晶体管具有：相对的电极及其间的沟道，以及设置在该相对电极中的至少一个上的像素电极，以使沟道保护膜位于相对电极之间，而不是位于像素电极与该至少一个相对电极的基本上整个重叠部分之间。
在另一实施例中，一种制造薄膜晶体管阵列基板的方法，包括：在基板上形成栅极；在栅极上形成栅极绝缘膜；形成源极和漏极，以及源极和漏极之间的沟道中的半导体层，并且在半导体层上形成沟道保护膜，以保护沟道中的半导体层；在栅极绝缘膜上形成漏极；以及形成像素电极，以使得与漏极交叠的基本上所有的像素电极都与漏极接触。
在另一实施例中，一种制造薄膜晶体管阵列基板的方法，包括：形成选通线、与选通线相连的栅极，以及包括从选通线延伸的下选通焊盘电极的第一导电图案组；形成栅极绝缘膜，以覆盖第一导电图案组；形成与选通线交叉的数据线、与该数据线相连的源极、与源极相对并且其间具有沟道的漏极、包括从数据线延伸的下数据焊盘电极的第二导电图案组、沟道中的半导体图案以及与沟道相对应的沟道保护膜；形成穿透栅极绝缘膜以暴露出下选通焊盘电极的接触孔；以及在漏极上形成像素电极，以使得与漏极交叠的基本上所有的像素电极都与漏极接触，在下数据焊盘电极上形成上数据焊盘电极，以使与下数据焊盘交叠的基本上所有的上数据焊盘电极都与下数据焊盘接触，并且形成包括上选通焊盘电极的第三导电图案组，该上选通焊盘电极通过接触孔与下选通焊盘电极相连。
附图说明
将参照附图详细描述本发明的实施例，在附图中；
图1是表示现有技术的液晶显示板的薄膜晶体管阵列基板的平面图；
图2是沿图1的II-II’线截取的薄膜晶体管阵列基板的截面图；
图3A到3D是表示逐步制造图2中所示的薄膜晶体管阵列基板的方法的截面图；
图4是表示根据本发明实施例的薄膜晶体管阵列基板的结构的平面图；
图5是表示沿图4中的V-V’线截取的薄膜晶体管阵列基板的截面图；
图6A和图6B分别表示通过第一掩模工艺形成的第一导电图案组的平面图和截面图；
图7A和图7B分别表示半导体图案、第二导电图案组以及沟道保护膜的平面图和截面图；
图8A到图8F是用于详细说明制造图7A和图7B中所示的半导体图案、第二导电图案组以及沟道保护膜的方法的截面图；
图9A和图9B是表示通过第三掩模工艺形成的接触孔的平面图和截面图；以及
图10A和图10B是表示通过第四掩模工艺形成的第三导电图案组的平面图和截面图。
具体实施方式
现将详细描述本发明的优选实施例，其示例在附图中示出。
下面，将参照图4到10B详细描述本发明的优选实施例。
图4是表示根据本发明实施例的薄膜晶体管阵列基板的结构的平面图，而图5是表示沿图4的V-V’线截取的薄膜晶体管阵列基板的截面图。
参照图4和图5，薄膜晶体管阵列基板包括：设置在下基板101上的选通线102和数据线104，该选通线102和数据线104相互交叉，并且其间具有栅极绝缘膜112；设置在各个交叉点处的薄膜晶体管130；设置在由该交叉结构限定的像素区域中的像素电极122；以及用于保护薄膜晶体管130的沟道保护膜120。此外，该薄膜晶体管阵列基板还包括：设置在像素电极122与选通线102之间的交叠部分中的存储电容器140；与选通线102相连的选通焊盘150；以及与数据线104相连的数据焊盘160。
用于提供选通信号的选通线102和用于提供数据信号的数据线104相互采用交叉结构，以限定像素区域105。
薄膜晶体管130使得数据线104上的像素信号能够充入像素电极122，并且能够响应于选通线102上的选通信号而保持该像素信号。为此，薄膜晶体管130包括：与选通线102相连的栅极106、与数据线104相连的源极108；以及与像素电极122相连的漏极110。此外，薄膜晶体管130包括与栅极106交叠的有源层114，并且其间具有栅极绝缘膜112，以在源极108和漏极110之间限定沟道。
有源层114还与数据线104和下数据焊盘电极162交叠。在有源层114上，还设置有用于形成数据线104、源极108、漏极110和下数据焊盘电极162的欧姆接触层116。
沟道保护膜120由限定源极108和漏极110之间的沟道的有源层114上的氮化硅(SiNx)或氧化硅(SiOx)形成。沟道保护膜120通过在形成源极108、漏极110和像素电极122时或者在所有工艺之前或之后进行清洗时剥离光刻胶图案，来防止形成沟道的有源层114损坏。
像素电极122通过穿透保护膜118的漏极接触孔154与薄膜晶体管130的漏极110相连，并且像素电极122设置在像素区域105中。
在源极108、漏极110和数据线104上由与像素电极122相同的材料形成透明导电图案118。形成在数据线104上的透明导电图案118使得能够在数据线104损坏时将数据信号施加给各个薄膜晶体管130的源极。形成在源极108和漏极110上的透明导电图案118防止由诸如钼(Mo)的易腐蚀金属制成的源极108和漏极110被腐蚀。该透明导电图案118被形成为与相邻的透明导电图案118或相邻的像素电极122间隔开，以防止短路。形成在源极108上的透明导电图案118与形成在漏极110上的透明导电图案118例如间隔开大约4到5μm，而形成在数据线104上的透明导电图案118与像素电极122例如间隔开大约4到5μm。
因此，在通过薄膜晶体管130施加了像素信号的像素电极122与施加有基准电压的公共电极(未示出)之间形成了电场。这种电场使滤色器阵列基板和薄膜晶体管阵列基板之间的液晶分子由于介电各向异性而旋转。穿过像素区域105的光的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。
存储电容器140包括：选通线102；以及存储电极128，该存储电极128与选通线102交叠，其间具有栅极绝缘膜112，并且与像素电极122直接相连。存储电容器140使得能够稳定地保持充入像素电极122的像素信号，直到充入下一像素信号为止。
选通焊盘150与选通驱动器(未示出)相连，以将由选通驱动器产生的选通信号施加给选通线120。选通焊盘150包括：从选通线102延伸的下选通焊盘电极152；以及通过穿透栅极绝缘膜112的接触孔154与下选通焊盘电极152相连的上选通焊盘电极156。
数据焊盘160与数据驱动器(未示出)相连，以将由数据驱动器产生的数据信号施加给数据线104。数据焊盘160包括：从数据线104延伸的下数据焊盘电极162；以及与下数据焊盘电极162直接相连的上数据焊盘电极166。
图6A和图6B分别是表示根据本发明实施例的制造薄膜晶体管阵列基板的第一导电图案组的方法的平面图和截面图。
参照图6A和图6B，通过第一掩模工艺在下基板101上形成包括选通线102、栅极106和下选通焊盘电极152的栅极图案。
更具体地，通过诸如溅射的淀积技术在下基板101上形成栅极金属层。然后，通过使用第一掩模进行光刻和蚀刻对栅极金属层进行构图，由此提供包括选通线102、栅极106和下选通焊盘电极152的栅极图案。该栅极图案由铝(Al)或包括Al/Nd在内的铝族金属形成。
图7A和图7B分别为根据本发明实施例的制造薄膜晶体管阵列基板的半导体图案、第二导电图案组以及沟道保护膜的方法的平面图和截面图。
参照图7A和图7B，将栅极绝缘膜112涂覆到设置有第一导电图案组的下基板101上。此外，通过第二掩模工艺在栅极绝缘膜112上形成包括有源层114和欧姆接触层116的半导体图案，以及包括数据线104、源极108和、漏极110和下数据焊盘电极162的第二导电图案组。此外，在限定源极108和漏极110之间的沟道的有源层114上形成沟道保护膜120。
更具体地，如图8A所述，通过诸如PECVD或溅射等的淀积技术在栅极绝缘膜112上依次形成第一半导体层147、第二半导体层149以及源极/漏极金属层151。这里，第一半导体层147是无意掺杂的非晶硅，而第二半导体层149是N型或P型非晶硅。源极/漏极金属层151由诸如钼(Mo)或铜(Cu)等的金属制成。
然后，在源极/漏极金属层151上形成光刻胶膜，并且随后下基板101的上部设置部分曝光第二掩模170，如图8B所示。该第二掩模170包括：由透明材料制成的掩模基底172；设置在掩模基底172的屏蔽区域S2处的屏蔽部分174；以及设置在掩模基底172的部分曝光区域S3处的衍射曝光部分(或半透射部分)176。这里，通过掩模基底172曝光的区域变成曝光区域S1。将使用第二掩模170的光刻胶膜曝光，并且随后进行显影，由此在与第二掩模170的屏蔽部分174和衍射曝光部分176相对应的屏蔽区域S2和部分曝光区域S3处提供具有阶梯覆盖的光刻胶图案178。换句话说，设置在部分曝光区域S3中的光刻胶图案178的第二高度h2低于设置在屏蔽区域S2中的光刻胶图案178的第一高度h1。
通过使用光刻胶图案178作为掩模进行湿蚀刻对源极/漏极金属层151进行构图，由此提供包括数据线104、与数据线104相连的源极108和漏极110、以及下数据焊盘电极152的第二导电图案组，如图8C所示。
此外，通过使用光刻胶图案178作为掩模进行干蚀刻对第一半导体层147和第二半导体图案149进行构图，由此沿第二导电图案组设置欧姆接触层116和有源层114，如图8D所示。然后，使用氧(O2)等离子体对该结构进行灰化处理，降低在部分曝光区域S3中的高度为第二高度h2的光刻胶图案178以及屏蔽区域S2中的高度为第一高度h1的光刻胶图案178的高度。通过使用上述光刻胶图案进行蚀刻处理来去除衍射曝光区域S3(即设置在薄膜晶体管的沟道部分中的源极/漏极金属层154和欧姆接触层116)。由此，暴露出沟道部分的有源层114，以将源极108与漏极110断开。
如图8E所示，通过使用光刻胶图案178作为掩模将沟道部分的已暴露的有源层114的表面暴露在Ox(例如，O2)或Nx(例如，N2)等离子体中。然后，Ox或Nx与包含在有源层114中的硅(Si)进行反应，由此提供由SiOx或SiNx形成的沟道保护膜。该沟道保护膜防止由于后期形成工艺(即，剥离和清洗)中使用的剥离液和清洗液而导致沟道部分的有源层114的损坏。
如图8F所示，通过剥离工艺去除第二导电图案组上的光刻胶图案178。
参照图9A和9B，通过第三掩模工艺提供用于暴露出栅极绝缘膜112的接触孔154，该栅极绝缘膜112被形成用来覆盖下选通焊盘电极152。
更具体地，通过使用第三掩模进行光刻或蚀刻对被形成用来覆盖下选通焊盘电极152的栅极绝缘膜112进行构图，由此提供用于暴露出下选通焊盘电极152的接触孔154。
参照10A和10B，通过第四掩模工艺在设置有接触孔154的下基板101上形成包括像素电极122、透明导电图案118、上选通焊盘电极156和上数据焊盘电极166的第三图案组。
更具体地，通过诸如溅射等的淀积技术将透明导电膜涂覆到设置有接触孔154的基板101上。这里，该透明导电膜由铟锡氧化物(ITO)、氧化锡(TO)、铟锡锌氧化物(ITZO)或铟锌氧化物(IZO)形成。然后，通过光刻和蚀刻对透明导电膜进行构图，由此提供包括像素电极122、透明导电图案118、上选通焊盘电极156和上数据焊盘电极166的第三导电图案组。像素电极122与漏极110直接相连。透明导电图案118形成在漏极110上，并与数据线104、源极108和漏极110直接相连。上选通焊盘电极156通过接触孔154与下选通焊盘电极152电连接。上数据焊盘电极166与下数据焊盘电极162直接相连。
如上所述，根据本发明，可以通过沟道保护膜来保护与薄膜晶体管的沟道相对应的暴露有源层，而不需要任何附加的保护膜。因此，可以消除现有技术中用于形成保护膜的淀积设备和涂覆设备，以降低制造成本，并且可以防止现有技术中由于暴露出漏极的接触孔的阶梯覆盖而导致像素电极断开。
此外，根据本发明，在数据线、源极和漏极上形成透明导电膜。因此，可以在透明导电图案的帮助下将像素信号提供给各个薄膜晶体管，而不需要在数据线断开的情况下修理数据线，或者防止数据线、源极和漏极被腐蚀。
此外，根据本发明，通过选通线与像素电极相互交叠(其间具有栅极绝缘膜)来形成存储电容器。因此，减小了构成存储电容器的两个导电材料之间的距离，以使得可以增大存储电容器的电容值，以改善图像质量并避免斑点等。
尽管通过上述附图中所示的实施例对本发明进行了说明，但是对于本领域的技术人员来说，应该理解，本发明并不限于这些实施例，而是可以在不脱离本发明的主旨的情况下，对本发明进行各种变化和修改。因此，本发明的范围应仅由所附权利要求及其等同物确定。
本申请要求2004年6月25日在韩国提交的韩国专利申请No.P2004-48259的优先权，在此通过引用将其并入。

Claims (27)

1、一种薄膜晶体管阵列基板，其包括：
与选通线相连的栅极；
与数据线相连的源极，该数据线与所述选通线交叉，以限定像素区域；
与所述源极相对的漏极，其间具有沟道；
所述沟道中的半导体层；
位于所述像素区域中的像素电极，与所述漏极交叠的基本上所有的像素电极都与所述漏极接触；以及
设置在所述半导体层上，与所述沟道相对应的沟道保护膜，用于保护所述沟道中的所述半导体层。
2、根据权利要求1所述的薄膜晶体管阵列基板，其中所述沟道保护膜包括氮化硅或氧化硅中的至少一种。
3、根据权利要求1所述的薄膜晶体管阵列基板，其中所述半导体层包括：
所述沟道中的有源层；以及
所述有源层上的欧姆接触层，该欧姆接触层暴露出所述源极和所述漏极之间的所述有源层。
4、根据权利要求3所述的薄膜晶体管阵列基板，其中所述沟道保护膜形成在由所述欧姆接触层暴露出的所述有源层上。
5、根据权利要求1所述的薄膜晶体管阵列基板，还包括：所述数据线和所述源极上的由与所述像素电极相同的材料形成的透明导电图案。
6、根据权利要求1所述的薄膜晶体管阵列基板，还包括：存储电容器，其包括选通线和像素电极的重叠部分，并且其间具有栅极绝缘膜。
7、根据权利要求6所述的薄膜晶体管阵列基板，其中仅将所述栅极绝缘膜设置在所述存储电容器的所述选通线和所述像素电极之间。
8、根据权利要求1所述的薄膜晶体管阵列基板，还包括从所述选通线延伸的选通焊盘，
其中所述选通焊盘包括：
与所述选通线相连的下选通焊盘电极；
穿透所述栅极绝缘膜以暴露所述下选通焊盘电极的接触孔；以及
通过所述接触孔与所述下选通焊盘电极相连的上选通焊盘电极。
9、根据权利要求1所述的薄膜晶体管阵列基板，还包括从所述数据线延伸的数据焊盘，
其中所述数据焊盘包括：
与所述数据线相连并设置在所述半导体层上的下数据焊盘电极；以及
所述下数据焊盘电极上的上数据焊盘电极，与所述下数据焊盘电极交叠的基本上所有的上数据焊盘电极都与所述下数据焊盘电极接触。
10、一种制造薄膜晶体管阵列基板的方法，该方法包括：
在基板上形成栅极；
在所述栅极上形成栅极绝缘膜；
形成源极、漏极，以及所述源极和漏极之间的沟道中的半导体层，并在所述半导体层上形成沟道保护膜，以保护所述沟道中的所述半导体层；
在所述栅极绝缘膜上形成所述漏极；以及
形成像素电极，以使得与所述漏极交叠的基本上所有的像素电极都与所述漏极接触。
11、根据权利要求10所述的方法，其中形成所述源极、所述漏极、所述半导体层以及所述沟道保护膜的步骤包括：
在所述栅极绝缘膜上依次形成第一和第二半导体层以及源极/漏极金属层；
使用部分曝光掩模在所述源极/漏极金属层上形成具有阶梯覆盖的光刻胶图案；
使用所述光刻胶图案对所述第一和第二半导体层以及所述源极/漏极金属层进行构图，以提供有源层、欧姆接触层和源极、漏极；
对所述光刻胶图案进行灰化处理；
使用所述经灰化处理的光刻胶图案与所述沟道相对应地对所述源极/漏极金属层和所述欧姆接触层进行构图，以暴露出所述沟道中的所述有源层；
将所述暴露的有源层的表面暴露在Ox或Nx中的至少一种中，以在所述暴露的有源层上提供所述沟道保护膜；以及
去除所述经灰化处理的光刻胶图案。
12、根据权利要求11所述的方法，其中形成所述保护膜的步骤包括：将包含在所述有源层中的硅与Ox或Nx中的至少一种结合，以在所述有源层上形成所述沟道保护膜。
13、根据权利要求10所述的方法，还包括：在与所述源极相连的数据线和所述源极上，由与所述像素电极相同的材料形成透明导电图案。
14、根据权利要求13所述的方法，其中形成所述透明导电图案的步骤包括：
在设置有所述源极、所述漏极、所述半导体层和所述沟道保护膜的所述基板上淀积透明导电膜；
在所述透明导电膜上形成光刻胶图案；
对所述光刻胶图案进行灰化处理；以及
使用所述经灰化处理的光刻胶图案对所述透明导电膜进行蚀刻。
15、根据权利要求10所述的方法，还包括形成存储电容器，该存储电容器包括：与所述栅极相连的所述选通线；与所述选通线交叠的像素电极，并且其间具有所述栅极绝缘膜。
16、根据权利要求10所述的方法，还包括：
形成从与所述栅极相连的选通线延伸的下选通焊盘电极；
形成穿透所述栅极绝缘膜以暴露出所述下选通焊盘电极的接触孔；以及
形成通过所述接触孔与所述下选通焊盘电极相连的上选通焊盘电极。
17、根据权利要求10所述的方法，还包括：
在所述半导体层上形成从与所述源极相连的数据线延伸的下数据焊盘电极；以及
在所述下数据焊盘电极上形成上数据焊盘电极，以使与所述下数据焊盘电极交叠的基本上所有的所述上数据焊盘电极都与所述下数据焊盘电极接触。
18、一种制造薄膜晶体管阵列基板的方法，该方法包括：
形成选通线、与所述选通线相连的栅极，以及包括从所述选通线延伸的下选通焊盘电极的第一导电图案组；
形成栅极绝缘膜，以覆盖所述第一导电图案组；
形成与所述选通线交叉的数据线、与所述数据线相连的源极、与所述源极交叠并且其间具有沟道的漏极、包括从所述数据线延伸的下数据焊盘电极、所述沟道中的半导体图案、以及与所述沟道相对应的沟道保护膜；
形成穿透所述栅极绝缘膜以暴露出所述下选通焊盘电极的接触孔；以及
在所述漏极上形成像素电极，以使得与所述漏极相对的基本上所有的所述像素电极都与所述漏极接触，在所述下数据焊盘电极上形成上数据焊盘电极，以使得与所述下数据焊盘电极交叠的基本上所有的所述上数据焊盘电极都与所述下数据焊盘电极接触，并且形成包括通过一接触孔与所述下选通焊盘电极相连的上选通焊盘电极的第三导电图案组。
19、根据权利要求18所述的方法，其中形成所述沟道保护膜的步骤包括：
将所述有源层的硅与Ox或Nx中的至少一种结合，以在所述有源层上形成所述沟道保护膜。
20、根据权利要求18所述的方法，还包括：在与所述源极相连的所述数据线、所述源极和所述漏极上，以与所述像素电极相同的材料形成透明导电图案。
21、一种薄膜晶体管阵列基板，其包括：
具有相对电极以及该相对电极之间的沟道的晶体管；
设置在所述相对电极之一上的像素电极，以使得沟道保护膜位于所述相对电极之间，而不是位于所述像素电极与所述一个相对电极的基本上整个交叠部分之间。
22、根据权利要求21所述的薄膜晶体管阵列基板，其中在所述相对电极中的另一个上设置与形成所述像素电极相同的材料，以使所述沟道保护膜位于所述相对电极之间，而不是位于形成所述像素电极的材料与任一相对电极的基本上整个交叠部分之间。
23、根据权利要求21所述的薄膜晶体管阵列基板，还包括：
与所述相对电极之一相连的选通线；
所述选通线上的栅极绝缘层；以及
包含所述像素电极与所述选通线的交叠部分以及其间的所述栅极绝缘膜的存储电容器。
24、根据权利要求23所述的薄膜晶体管阵列基板，其中所述栅极绝缘膜仅为所述像素电极和所述选通线的交叠部分之间的绝缘层。
25、根据权利要求21所述的薄膜晶体管阵列基板，还包括与所述相对电极之一相连的选通线、设置在所述选通线上的栅极绝缘膜、以及从所述选通线延伸的选通焊盘，该选通焊盘包括：
与所述选通线相连的下选通焊盘电极；
穿透所述栅极绝缘膜以暴露出所述下选通焊盘电极的接触孔；以及
通过所述接触孔与所述下选通焊盘电极相连的上选通焊盘电极。
26、根据权利要求21所述的薄膜晶体管阵列基板，还包括与所述相对电极之一相连的数据线，设置在所述数据线上的栅极绝缘膜、以及从所述数据线延伸的数据焊盘，该数据焊盘包括：
与所述数据线相连的下数据焊盘电极；
所述下数据焊盘电极上的上数据焊盘电极，以使得所述上数据焊盘和下数据焊盘之间没有绝缘层。
27、根据权利要求21所述得薄膜晶体管阵列基板，还包括与所述相对电极中的另一个相连的数据线，该数据线完全由与形成所述像素电极的相同材料覆盖。
CNB2005100771490A 2004-06-25 2005-06-14 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN100388104C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040048259 2004-06-25
KR1020040048259A KR101126396B1 (ko) 2004-06-25 2004-06-25 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1713057A true CN1713057A (zh) 2005-12-28
CN100388104C CN100388104C (zh) 2008-05-14

Family

ID=34858889

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100771490A Expired - Fee Related CN100388104C (zh) 2004-06-25 2005-06-14 薄膜晶体管阵列基板及其制造方法

Country Status (7)

Country Link
US (2) US7586123B2 (zh)
JP (1) JP4527615B2 (zh)
KR (1) KR101126396B1 (zh)
CN (1) CN100388104C (zh)
DE (1) DE102005027445B4 (zh)
FR (1) FR2872344B1 (zh)
GB (1) GB2415542B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044490A (zh) * 2009-10-14 2011-05-04 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN102243404A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN103280447A (zh) * 2013-04-25 2013-09-04 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置
CN101750825B (zh) * 2008-12-18 2014-05-14 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN104347677A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN104854706A (zh) * 2012-12-12 2015-08-19 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置
CN105336751A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN107342295A (zh) * 2016-05-03 2017-11-10 三星显示有限公司 薄膜晶体管阵列面板
WO2018032558A1 (zh) * 2016-08-17 2018-02-22 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN109216414A (zh) * 2017-06-30 2019-01-15 乐金显示有限公司 电致发光显示装置
CN114709251A (zh) * 2022-03-17 2022-07-05 Tcl华星光电技术有限公司 一种薄膜晶体管及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101350609B1 (ko) * 2005-12-30 2014-01-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101243395B1 (ko) * 2006-04-27 2013-03-13 엘지디스플레이 주식회사 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101245225B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101227408B1 (ko) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101238233B1 (ko) * 2006-06-30 2013-03-04 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101282404B1 (ko) 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101386284B1 (ko) * 2006-12-29 2014-04-17 엘지디스플레이 주식회사 오믹 저항 측정용 패턴 및 이를 이용한 박막 트랜지스터기판과 그 제조방법
JP5395566B2 (ja) * 2009-08-20 2014-01-22 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
JP5950638B2 (ja) 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR101960379B1 (ko) * 2012-07-11 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104716147B (zh) * 2015-04-01 2018-05-08 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
DE69125260T2 (de) 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP2738289B2 (ja) 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
JP3213196B2 (ja) * 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
JPH08264790A (ja) 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
KR100392909B1 (ko) 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100580398B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6403980B1 (en) 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP2001332740A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の製造方法
TW499605B (en) 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002337101A (ja) 2001-05-15 2002-11-27 Makita Corp ジグソー
KR100507283B1 (ko) * 2002-03-12 2005-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100682358B1 (ko) 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
KR200373569Y1 (ko) 2004-11-01 2005-01-15 윤주평 식물 소생장치
KR200382647Y1 (ko) 2005-01-15 2005-04-22 (주)코맨텍 마이크로 모션 검출기를 이용한 대상물 감지장치

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750825B (zh) * 2008-12-18 2014-05-14 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN102044490B (zh) * 2009-10-14 2013-09-04 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN102044490A (zh) * 2009-10-14 2011-05-04 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN102243404A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102243404B (zh) * 2010-05-14 2016-05-11 北京京东方光电科技有限公司 阵列基板及其制造方法
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置
CN104854706A (zh) * 2012-12-12 2015-08-19 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置
CN104854706B (zh) * 2012-12-12 2020-10-16 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置
WO2014172957A1 (zh) * 2013-04-25 2014-10-30 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
CN103280447B (zh) * 2013-04-25 2015-12-09 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
CN103280447A (zh) * 2013-04-25 2013-09-04 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
CN104347677A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 有机发光二极管显示器及其制造方法
US10134877B2 (en) 2013-07-30 2018-11-20 Lg Display Co., Ltd. Organic light emitting diode display having thin film transistor substrate using oxide semiconductor
CN105336751A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
CN105336751B (zh) * 2014-06-23 2018-06-22 上海箩箕技术有限公司 光电传感器及其制造方法
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN107342295A (zh) * 2016-05-03 2017-11-10 三星显示有限公司 薄膜晶体管阵列面板
WO2018032558A1 (zh) * 2016-08-17 2018-02-22 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN109216414A (zh) * 2017-06-30 2019-01-15 乐金显示有限公司 电致发光显示装置
CN109216414B (zh) * 2017-06-30 2023-06-13 乐金显示有限公司 电致发光显示装置
CN114709251A (zh) * 2022-03-17 2022-07-05 Tcl华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN114709251B (zh) * 2022-03-17 2025-07-04 Tcl华星光电技术有限公司 一种薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
DE102005027445B4 (de) 2012-10-25
US20100001278A1 (en) 2010-01-07
CN100388104C (zh) 2008-05-14
KR101126396B1 (ko) 2012-03-28
JP4527615B2 (ja) 2010-08-18
FR2872344A1 (fr) 2005-12-30
GB2415542B (en) 2008-12-10
US7960199B2 (en) 2011-06-14
GB0512103D0 (en) 2005-07-20
US20050285195A1 (en) 2005-12-29
DE102005027445A1 (de) 2006-02-16
US7586123B2 (en) 2009-09-08
GB2415542A (en) 2005-12-28
JP2006013513A (ja) 2006-01-12
KR20050122654A (ko) 2005-12-29
FR2872344B1 (fr) 2008-08-15

Similar Documents

Publication Publication Date Title
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1551367A (zh) 薄膜晶体管阵列基板及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1892382A (zh) 液晶显示面板及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1503042A (zh) Tft阵列电路板及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1614485A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1614490A (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN100345053C (zh) 利用水平电场的薄膜晶体管基板及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1614489A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1797151A (zh) 液晶显示装置及其制造方法
CN1288488C (zh) 液晶显示器的阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, Korea

Patentee after: LG Display Co., Ltd.

Address before: Seoul, Korea

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20200614