CN116072702A - 高压二极管 - Google Patents

高压二极管 Download PDF

Info

Publication number
CN116072702A
CN116072702A CN202211652391.6A CN202211652391A CN116072702A CN 116072702 A CN116072702 A CN 116072702A CN 202211652391 A CN202211652391 A CN 202211652391A CN 116072702 A CN116072702 A CN 116072702A
Authority
CN
China
Prior art keywords
type semiconductor
type
type doped
oxide
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211652391.6A
Other languages
English (en)
Inventor
李伟聪
伍济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Shenzhen Vergiga Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Vergiga Semiconductor Co Ltd filed Critical Shenzhen Vergiga Semiconductor Co Ltd
Priority to CN202211652391.6A priority Critical patent/CN116072702A/zh
Publication of CN116072702A publication Critical patent/CN116072702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开一种高压二极管，包括阴极、N型半导体衬底、N型半导体漂移层、第一氧化部、第一P型掺杂部、第二P型掺杂部、第二氧化部以及阳极，N型半导体衬底设置于阴极上，N型半导体漂移层设置于N型半导体衬底远离阴极的一侧，第一氧化部位于N型半导体衬底中并延伸入部分N型半导体漂移层中，第一P型掺杂部设置于N型半导体漂移层中且与第一氧化部连接，第二P型掺杂部设置于N型半导体漂移层远离阴极的一侧，第二氧化部位于第二P型掺杂部中，并延伸入部分N型半导体漂移层中，阳极设置于第二P型掺杂部远离阴极的一侧。在本申请中，通过引入第一P型掺杂部，可以降低电磁干扰EMI噪声产生的风险。

Description

高压二极管
技术领域
本申请涉及半导体技术领域，具体涉及一种高压二极管。
背景技术
高压二极管通常用在逆变器中，且是逆变器中不可或缺的部分，其起到电流换向后续流的重要作用，因此，高压二极管的反向恢复速度快慢直接影响到逆变器的最终效率。
现有的高压二极管通常是基于传统PiN结构获得，并采用重金属掺杂技术控制寿命，但是，该高压二极管在高频率下工作，容易出现较严重的电磁干扰(ElectromagneticInterference，EMI)噪声。
发明内容
鉴于此，本申请提供一种高压二极管，以降低EMI噪声产生的风险的问题。
本申请提供的一种高压二极管，包括：
阴极；
N型半导体衬底，设置于所述阴极上；
N型半导体漂移层，设置于所述N型半导体衬底远离所述阴极的一侧；
第一氧化部，位于所述N型半导体衬底中并延伸入部分所述N型半导体漂移层中；
第一P型掺杂部，设置于所述N型半导体漂移层中且与所述第一氧化部连接；
第二P型掺杂部，设置于所述N型半导体漂移层远离所述阴极的一侧；
第二氧化部，位于所述第二P型掺杂部中，并延伸入部分所述N型半导体漂移层中；以及
阳极，设置于所述第二P型掺杂部远离所述阴极的一侧。
其中，所述阳极的厚度小于所述第二P型掺杂部的厚度，所述第一P型掺杂部位于所述第一氧化部远离所述阴极的一侧。
其中，自一所述第二氧化部到另一所述第二氧化部的方向上，所述第一P型掺杂部的宽度小于所述第一氧化部的宽度，所述第一P型掺杂部为轻掺杂部。
其中，所述第一P型掺杂部的掺杂浓度为1e14cm-3～1e16cm-3。
其中，所述第二氧化部与所述第一氧化部一一对应设置，所述第二P型掺杂部为轻掺杂部。
其中，所述第二P型掺杂部的掺杂浓度为1e14cm-3～1e16cm-3。
其中，所述第一氧化部具有多个，所述第一P型掺杂部具有多个，每一所述第一P型掺杂部与一所述第一氧化部连接，每两相邻的所述第一P型掺杂部间隔设置。
其中，所述第一P型掺杂部的截面形状为椭圆形。
其中，所述N型半导体衬底具有第一沟槽，所述第一沟槽还延伸入所述N型半导体漂移层，所述第一沟槽中填充有所述第一氧化部。
其中，还包括第一多晶硅部，所述第一多晶硅部填充于所述第一沟槽中，所述第一氧化部围绕所述第一多晶硅部。
本申请公开一种高压二极管，包括阴极、N型半导体衬底、N型半导体漂移层、第一氧化部、第一P型掺杂部、第二P型掺杂部、第二氧化部以及阳极，N型半导体衬底设置于阴极上，N型半导体漂移层设置于N型半导体衬底远离阴极的一侧，第一氧化部位于N型半导体衬底中并延伸入部分N型半导体漂移层中，第一P型掺杂部设置于N型半导体漂移层中且与第一氧化部连接，第二P型掺杂部设置于N型半导体漂移层远离阴极的一侧，第二氧化部位于第二P型掺杂部中，并延伸入部分N型半导体漂移层中，阳极设置于第二P型掺杂部远离阴极的一侧。在本申请中，通过在N型半导体漂移层中引入与第一氧化部连接的第一P型掺杂部，使得正向导通时，可以降低背面电子的注入效率，从而可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部的设置，可以为该N型半导体漂移层提供持续的载流子，从而降低该反向恢复阶段内出现电流阶跃现象的风险，进一步降低电磁干扰EMI噪声产生的风险，尤其在高电流的变化率(di/dt)反向恢复时，该结构抑制效果更优，从而保证了高压二极管的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的高压二极管的结构示意图。
附图标记：
10、高压二极管；100、阴极；200、N型半导体衬底；210、第一沟槽；300、N型半导体漂移层；400、第一氧化部；500、第一多晶硅部；600、第一P型掺杂部；700、第二P型掺杂部；710、第二沟槽；800、第二氧化部；900、第二多晶硅部；1000、阳极。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
本申请提供一种高压二极管，包括阴极、N型半导体衬底、N型半导体漂移层、第一氧化部、第一P型掺杂部、第二P型掺杂部、第二氧化部以及阳极，N型半导体衬底设置于阴极上，N型半导体漂移层设置于N型半导体衬底远离阴极的一侧，第一氧化部位于N型半导体衬底并延伸入部分N型半导体漂移层中，第一P型掺杂部设置于N型半导体漂移层中且与第一氧化部连接，第二P型掺杂部设置于N型半导体漂移层远离阴极的一侧，第二氧化部位于第二P型掺杂部，并延伸入部分N型半导体漂移层中，阳极设置于第二P型掺杂部远离阴极的一侧。
在本申请中，通过在N型半导体漂移层中引入与第一氧化部连接的第一P型掺杂部，使得正向导通时，可以降低背面电子的注入效率，从而可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部的设置，可以为该区域提供持续的载流子，从而降低该阶段内出现电流阶跃现象的风险，进一步降低电磁干扰EMI噪声产生的风险，尤其在高di/dt反向恢复时，该结构抑制效果更优，从而保证了高压二极管的性能。
请参阅图1，图1是本申请提供的高压二极管的结构示意图。本申请提供一种高压二极管10，包括阴极100、N型半导体衬底200、第一沟槽210、N型半导体漂移层300、第一氧化部400、第一多晶硅部500、第一P型掺杂部600、第二P型掺杂部700、第二沟槽710、第二氧化部800、第二多晶硅部900以及阳极1000。
N型半导体衬底200设置于阴极100上，N型半导体衬底200是由硅膜层掺杂杂质离子形成，杂质离子包括磷和砷等五价元素，N型半导体衬底200具有第一沟槽210，第一沟槽210的槽口朝向阴极100。
N型半导体漂移层300设置于N型半导体衬底200远离阴极100的一侧，N型半导体漂移层300是由硅膜层掺杂杂质离子形成，杂质离子包括磷和砷等五价元素，第一沟槽210还延伸入部分N型半导体漂移层300中。
第一氧化部400位于N型半导体衬底200并延伸入部分N型半导体漂移层300中。具体的，第一氧化部400填充于第一沟槽210中。
第一P型掺杂部600设置于N型半导体漂移层300中且与第一氧化部400连接。具体的，第一P型掺杂部600与第一沟槽210的侧壁连接，第一P型掺杂部600由硅膜层掺杂杂质离子形成，杂质离子包括硼和铝等三价元素。
第二P型掺杂部700设置于N型半导体漂移层300远离阴极100的一侧，第二氧化部800位于第二P型掺杂部700中，并延伸入部分N型半导体漂移层300中。具体的，第二P型掺杂部700由硅膜层掺杂杂质离子形成，杂质离子包括硼和铝等三价元素，第二P型掺杂部700具有第二沟槽710，第二沟槽710还延伸入部分N型半导体漂移层300，第二沟槽710的槽口朝向阳极1000的一侧。
第二氧化部800填充于第二沟槽710中。第二多晶硅部900填充于第二沟槽710中，并被第二氧化部800围绕。第二氧化部800与第一P型掺杂部600被N型半导体漂移层300间隔开，也即第二氧化部800与第一P型掺杂部600间隔设置。
阳极1000设置于第二P型掺杂部700远离阴极100的一侧。阳极1000覆盖第二P型掺杂部700以及第二氧化部800。
在本申请中，通过在N型半导体漂移层300中引入与第一氧化部400连接的第一P型掺杂部600，使得正向导通时，可以降低背面电子的注入效率，从而可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部600的设置，可以为该区域提供持续的载流子，从而降低该阶段内出现电流阶跃现象的风险，进一步降低EMI噪声产生的风险，尤其在高di/dt反向恢复时，该结构抑制效果更优，从而保证了高压二极管10的性能。
在一实施例中，阳极1000的厚度小于第二P型掺杂部700的厚度，第一P型掺杂部600位于第一氧化部400远离阴极100的一侧。具体的，第一P型掺杂部600位于第一氧化部400与第一P型掺杂部600之间。
在本申请中，将第一P型掺杂部600设置在位于第一氧化部400与第一P型掺杂部600之间，可以进一步使得正向导通时，进一步降低背面电子的注入效率，进一步可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，可以进一步使得在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部600的设置，可以为该区域提供持续的载流子，从而降低该阶段内出现电流阶跃现象的风险，进一步降低EMI的产生，保证了高压二极管10的性能；将阳极1000的厚度设置为小于第二P型掺杂部700的厚度，可以降低高压二极管10的成本。
在另一实施例中，第一P型掺杂部600位于一第一氧化部400靠近另一氧化部的侧边，也即第一P型掺杂部600不位于第一氧化部400与第一P型掺杂部600之间。
在本申请中，将第一P型掺杂部600设置在位于第一氧化部400与第一P型掺杂部600之间，可以进一步使得正向导通时，进一步降低背面电子的注入效率，进一步可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，可以进一步使得在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部600的设置，可以为该区域提供持续的载流子，从而降低该阶段内出现电流阶跃现象的风险，进一步降低EMI噪声产生的风险，保证了高压二极管10的性能。
在一实施例中，自一第二氧化部800到另一第二氧化部800的方向上，第一P型掺杂部600的宽度w1小于第一氧化部400的宽度w2，第一P型掺杂部600为轻掺杂部。在本申请中，将第一P型掺杂部600设置为轻掺杂部，并将第一P型掺杂部600的宽度w1设置为小于第一氧化部400的宽度w2，使得在动态过程中提供适量的空穴以抑制电流阶跃现象；若将第一P型掺杂部600设置为重掺杂结构，因掺杂浓度较高，会导致高压二极管10的动态雪崩能力降低。
在一实施例中，第一P型掺杂部600的掺杂浓度为1e14cm-3～1e16cm-3。具体的，第一P型掺杂部600的掺杂浓度可以为1e14cm-3、1e15cm-3或1e16cm-3等。
在本申请中，将第一P型掺杂部600的掺杂浓度设置为1e14cm-3～1e16cm-3，进一步使得在动态过程中提供适量的空穴以抑制电流阶跃现象；若将第一P型掺杂部600设置为大于此范围，掺杂浓度较高，会导致高压二极管10的动态雪崩能力降低。
在一实施例中，第二氧化部800与第一氧化部400一一对应设置，第二P型掺杂部700为轻掺杂部。将第二P型掺杂部700设置为轻掺杂部，使得可以进一步降低正面空穴的注入效率，从而提高反向恢复速度。
在一实施例中，第二P型掺杂部700的掺杂浓度为1e14cm-3～1e16cm-3。具体的，第二P型掺杂部700的掺杂浓度可以为1e14cm-3、1e15cm-3或1e16cm-3等。
在本申请中，将第二P型掺杂部700的掺杂浓度设置为1e14cm-3～1e16cm-3，使得可以进一步降低正面空穴的注入效率，从而提高反向恢复速度。
在一实施例中，第一氧化部400具有多个，第一P型掺杂部600具有多个，每一第一P型掺杂部600与一第一氧化部400连接，每两相邻的第一P型掺杂部600间隔设置。
在本申请中，将每两相邻的第一P型掺杂部600设置为间隔设置，以使得能够给背面注入的电子提供正常通道，避免影响正向导通的压降，从而保证了高压二极管10的性能。
在一实施例中，每两相邻的第一P型掺杂部600之间的距离相等。
在本申请中，将每两相邻的第一P型掺杂部600之间的距离设置为相等，使得可以抑制EMI噪声产生的同时，简化了第一P型掺杂部600的制备方法，从而降低成本。
在一实施例中，第一P型掺杂部600的截面形状为椭圆形。在本申请中，将第一P型掺杂部600的截面形状为椭圆形，使得可以抑制EMI噪声产生的同时，简化了第一P型掺杂部600的制备方法，从而简化了高压二极管10的制备方法，从而降低成本。
在另一实施例中，第一P型掺杂部600的截面形状也可以为圆形、正方形或三角形等，此处不限制。将第一P型掺杂部600的形状设置成此设计，使得可以进一步抑制EMI噪声产生的同时，简化了第一P型掺杂部600的制备方法，从而简化了高压二极管10的制备方法，从而降低成本。
在另一实施例中，第一氧化部400具有多个，第一P型掺杂部600具有多个，多个间隔设置的第一P型掺杂部600与一第一氧化部400连接，也即多个间隔设置的第一P型掺杂部600围绕第一氧化部400设置，第一P型掺杂部600不止设置于第一氧化部400靠近第二氧化部800的一侧，还设置于第二氧化部800的侧边。
在本申请中，将一第一氧化部400设置有多个与其连接的第一P型掺杂部600，使得可以抑制EMI噪声产生的同时，进一步使得能够给背面注入的电子提供正常通道，从而进一步避免影响正向导通的压降，从而保证了高压二极管10的性能。
在一实施例中，第一沟槽210延伸入N型半导体漂移层300的深度大于第二沟槽710延伸入N型半导体漂移层300的深度，以使得进一步抑制EMI噪声产生的。
需要说明的是，本申请中的部分结构可以根据需要去除，如第二氧化部800和第二沟槽710等。
在一实施例中，本申请提供的高压二极管10可以为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)或快恢复二极管(Fast Recovery Diode，FRD)等。
本申请提供一种高压二极管10，通过在N型半导体漂移层300中引入与第一氧化部400连接的第一P型掺杂部600，使得正向导通时，可以降低背面电子的注入效率，从而可降低正面空穴的有效注入，使得储存的载流子减少，开关速度加快；同时，在反向偏置时，在反向恢复过程中，反向恢复电流在达到反向峰值电流后下降阶段，空穴会被不断抽取及复合导致载流子浓度降低，而第一P型掺杂部600的设置，可以为该N型半导体漂移层提供持续的载流子，从而降低该反向恢复阶段内出现电流阶跃现象的风险，进一步降低EMI噪声的产生，尤其在高di/dt反向恢复时，该结构抑制效果更优，从而保证了高压二极管10的性能。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种高压二极管，其特征在于，包括：
阴极；
N型半导体衬底，设置于所述阴极上；
N型半导体漂移层，设置于所述N型半导体衬底远离所述阴极的一侧；
第一氧化部，位于所述N型半导体衬底中并延伸入部分所述N型半导体漂移层中；
第一P型掺杂部，设置于所述N型半导体漂移层中且与所述第一氧化部连接；
第二P型掺杂部，设置于所述N型半导体漂移层远离所述阴极的一侧；
第二氧化部，位于所述第二P型掺杂部中，并延伸入部分所述N型半导体漂移层中；以及
阳极，设置于所述第二P型掺杂部远离所述阴极的一侧。
2.根据权利要求1所述的高压二极管，其特征在于，所述阳极的厚度小于所述第二P型掺杂部的厚度，所述第一P型掺杂部位于所述第一氧化部远离所述阴极的一侧。
3.根据权利要求2所述的高压二极管，其特征在于，自一所述第二氧化部到另一所述第二氧化部的方向上，所述第一P型掺杂部的宽度小于所述第一氧化部的宽度，所述第一P型掺杂部为轻掺杂部。
4.根据权利要求3所述的高压二极管，其特征在于，所述第一P型掺杂部的掺杂浓度为1e14cm-3～1e16cm-3。
5.根据权利要求4所述的高压二极管，其特征在于，所述第二氧化部与所述第一氧化部一一对应设置，所述第二P型掺杂部为轻掺杂部。
6.根据权利要求5所述的高压二极管，其特征在于，所述第二P型掺杂部的掺杂浓度为1e14cm-3～1e16cm-3。
7.根据权利要求6所述的高压二极管，其特征在于，所述第一氧部与一所述第一氧化部连接，每两相邻的所述第一P型掺杂部间隔设置。
8.根据权利要求7所述的高压二极管，其特征在于，所述第一P型掺杂部的截面形状为椭圆形。
9.根据权利要求1至8任一项所述的高压二极管，其特征在于，所述N型半导体衬底具有第一沟槽，所述第一沟槽还延伸入所述N型半导体漂移层，所述第一沟槽中填充有所述第一氧化部。
10.根据权利要求9所述的高压二极管，其特征在于，还包括第一多晶硅部，所述第一多晶硅部填充于所述第一沟槽中，所述第一氧化部围绕所述第一多晶硅部。
CN202211652391.6A 2022-12-21 2022-12-21 高压二极管 Pending CN116072702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211652391.6A CN116072702A (zh) 2022-12-21 2022-12-21 高压二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211652391.6A CN116072702A (zh) 2022-12-21 2022-12-21 高压二极管

Publications (1)

Publication Number Publication Date
CN116072702A true CN116072702A (zh) 2023-05-05

Family

ID=86172542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211652391.6A Pending CN116072702A (zh) 2022-12-21 2022-12-21 高压二极管

Country Status (1)

Country Link
CN (1) CN116072702A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170243963A1 (en) * 2015-04-30 2017-08-24 Infineon Technologies Ag Producing a Semiconductor Device by Epitaxial Growth
DE102018103973A1 (de) * 2018-02-22 2019-08-22 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
CN113659014A (zh) * 2021-10-20 2021-11-16 四川洪芯微科技有限公司 一种含有阴极短接槽栅结构的功率二极管
CN113823679A (zh) * 2021-11-23 2021-12-21 成都蓉矽半导体有限公司 栅控二极管整流器
CN115084226A (zh) * 2022-06-15 2022-09-20 国网智能电网研究院有限公司 一种快恢复二极管及其制作方法
CN115312581A (zh) * 2022-10-10 2022-11-08 深圳市威兆半导体股份有限公司 快恢复二极管及其制备方法
CN219123242U (zh) * 2022-12-21 2023-06-02 深圳市威兆半导体股份有限公司 高压二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170243963A1 (en) * 2015-04-30 2017-08-24 Infineon Technologies Ag Producing a Semiconductor Device by Epitaxial Growth
DE102018103973A1 (de) * 2018-02-22 2019-08-22 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
CN113659014A (zh) * 2021-10-20 2021-11-16 四川洪芯微科技有限公司 一种含有阴极短接槽栅结构的功率二极管
CN113823679A (zh) * 2021-11-23 2021-12-21 成都蓉矽半导体有限公司 栅控二极管整流器
CN115084226A (zh) * 2022-06-15 2022-09-20 国网智能电网研究院有限公司 一种快恢复二极管及其制作方法
CN115312581A (zh) * 2022-10-10 2022-11-08 深圳市威兆半导体股份有限公司 快恢复二极管及其制备方法
CN219123242U (zh) * 2022-12-21 2023-06-02 深圳市威兆半导体股份有限公司 高压二极管

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
CN105322002B (zh) 反向传导igbt
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
US12408398B2 (en) Power semiconductor device and preparation method thereof
JPWO2019111572A1 (ja) 半導体装置
JPWO2018052098A1 (ja) 半導体装置およびその製造方法
CN106997899B (zh) 一种igbt器件及其制备方法
WO2023071237A1 (zh) 一种绝缘栅双极晶体管及其制造方法、电子设备
JP2019186312A (ja) 半導体装置
US11967631B1 (en) Power semiconductor device and manufacturing method thereof
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN111834449A (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
WO2024119963A1 (zh) 一种功率半导体器件及功率转换电路、制备方法
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN103872108A (zh) 一种igbt结构及其制备方法
CN219123243U (zh) 二极管器件
WO2016113865A1 (ja) 半導体装置及びその製造方法
GB2612636A (en) Semiconductor device
CN103915489B (zh) 绝缘栅双极型晶体管
CN219123242U (zh) 高压二极管
CN115312591A (zh) 一种快恢复二极管及其制备方法
CN110610986A (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN107845673B (zh) 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备
CN103855197B (zh) 一种igbt器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination