CN111105761B - 显示面板及其控制方法、显示装置 - Google Patents

Abstract

本公开是关于一种显示面板及其控制方法、显示装置，属于显示器技术领域。显示面板包括：阵列布置的多个像素单元，每个像素单元包括多个子像素单元；多根栅线和多根数据线；驱动电路，驱动电路用于在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元加载数据信号，在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元加载数据信号，且每个像素单元中的多个子像素单元依次加载数据信号；任一列像素单元中，位于第N行的像素单元中最后加载数据信号的子像素单元和位于第N+1行的像素单元中最先加载数据信号的子像素单元与同一根数据线相连，且连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

Description

显示面板及其控制方法、显示装置

技术领域

本公开涉及显示器技术领域，尤其涉及一种显示面板及其控制方法、显示装置。

背景技术

显示面板是显示器的重要组成部分。显示面板通常包括阵列布置的多个像素单元，每个像素单元包括多个子像素单元，例如红（Red，R）、绿（Green，G）、蓝（Blue，B）三个子像素单元。每行子像素单元通过一根栅线控制开启或关闭，每列子像素单元通过一根数据线在开启时写入数据信号。

通过数据线写入的数据信号由液晶显示器的源驱动集成电路（IntegratedCircuit，IC）提供。为了简化数据线和源驱动IC之间的传输通道，源驱动IC将一列像素对应的三根数据线的数据信号分时复用成一路驱动信号进行传输。设置在源驱动IC和数据线之间的驱动电路，接收源驱动IC输出的驱动信号，并将该驱动信号转化为三根数据线的数据信号，然后分时依次输出给三根数据线。

驱动电路输出到三根数据线的数据信号的高电平和栅极导通电平之间预留有间隔时间，来保证在栅线的电平达到栅极导通电平后给数据线加载数据信号。同时，驱动电路输出到三根数据线的数据信号的高电平之间也预留有间隔时间。这些间隔时间导致一帧画面的扫描时间长，不利于该技术应用到大尺寸高刷新率显示屏或者触摸屏中。

发明内容

本公开提供一种显示面板及其控制方法、显示装置，节省了信号加载时间，从而使得该技术能够应用到大尺寸高刷新率显示屏或者触摸屏中。

根据本公开实施例的第一方面，提供一种显示面板，所述显示面板包括：阵列布置的多个像素单元，每个所述像素单元包括多个子像素单元；多根栅线和多根数据线，所述多根栅线中的每根栅线分别与唯一一行所述像素单元中的所有子像素单元连接，所述多根数据线中的每根数据线分别与唯一一列所述像素单元连接，且所述每根数据线与每行所述像素单元中一个子像素单元连接；驱动电路，所述驱动电路用于在第N根栅线加载栅极导通电平时，同时向第N行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；其中，任一列所述像素单元中，位于所述第N行的所述像素单元中最后加载数据信号的第一子像素单元和位于所述第N+1行的所述像素单元中最先加载数据信号的第二子像素单元与同一根数据线相连，且所述第一子像素单元和所述第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

在本公开中，通过驱动电路对显示面板的子像素单元的信号加载进行控制，在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；并且，在一列像素单元中，第N行中最后加载数据信号的子像素单元和第N+1行中最先加载数据信号的子像素单元连接同一根数据线，这两个子像素单元连续加载数据信号，所以之间不需要预留间隔时间，所以这种方式节省了信号加载时间，进而缩短了一帧画面的扫描时间，从而使得该技术能够应用到大尺寸高刷新率显示屏；并且，由于扫描时间变短，那么能够分配给触摸的时间就会大大增加，有利于该技术应用到触摸屏中。

在本公开的一种实现方式中，任一列所述像素单元中，位于所述第N行和第N+2行中最先加载数据信号的所述子像素单元与同一根数据线相连，最后加载数据信号的所述子像素单元与同一根数据线相连。

在该实现方式中，在一列像素单元中，各行最先加载数据信号的子像素单元和最后加载数据信号的子像素单元连接在两根数据线上，这样便于对数据信号加载时序的控制。

在本公开的一种实现方式中，在任一列所述像素单元中，所述驱动电路用于控制在所述第N根栅线加载栅极导通电平时，向位于所述第N行的所述多个子像素单元加载数据信号的顺序，与在所述第N+1根栅线加载栅极导通电平时，向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序相反。

在该实现方式中，第N行和第N+1行中向多个子像素单元依次加载数据信号的顺序相反，这样便于对数据信号加载时序的控制。

在本公开的一种实现方式中，每个所述像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元，且与同一根数据线相连的子像素单元为相同颜色的子像素单元；

所述驱动电路用于向位于所述第N行的所述多个子像素单元加载数据信号的顺序为：红色子像素单元、绿色子像素单元和蓝色子像素单元；

所述驱动电路用于向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序为：蓝色子像素单元、绿色子像素单元和红色子像素单元。

在该实现方式中，像素单元为最常见的RGB子像素单元设计，两行像素单元分别按照RGB和BGR的顺序加载，便于对数据信号加载时序的控制。

在本公开的一种实现方式中，所述驱动电路向位于奇数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列所述像素单元中多个子像素单元的排布顺序相同；所述驱动电路向位于偶数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列所述像素单元中多个子像素单元的排布顺序相反；

或者，所述驱动电路向位于奇数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列所述像素单元中多个子像素单元的排布顺序相反；所述驱动电路向位于偶数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列所述像素单元中多个子像素单元的排布顺序相同。

在该实现方式中，子像素单元的排布顺序与子像素单元加载数据信号的顺序相同或相反，使得子像素单元工作的顺序与排列顺序相同或相反，一方面时序便于设计，另一方面，使得显示效果更好。

在本公开的一种实现方式中，所述驱动电路包括控制子电路和多个开关，每根所述数据线的输入端设置有一个所述开关；所述多个开关分为多组，每组所述开关对应的数据线与驱动集成电路的一个输出通道连接；所述控制子电路用于控制一组所述开关中的各个开关依次打开和关闭，将所述驱动集成电路的一个输出通道输出的数据信号分时加载到一组所述开关对应的数据线上。

在该实现方式中，通过开关来控制驱动集成电路的输出通道与数据线的连接和断开，来控制数据信号的加载，驱动电路结构方便，且控制方法简单。

根据本公开实施例的第二方面，提供一种显示面板控制方法，适用于控制如第一方面所述的显示面板，所述方法包括：按照多根栅线的排列顺序，依次向各根栅线加载栅极导通电平；在第N根栅线加载栅极导通电平时，同时向第N行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；其中，任一列所述像素单元中，位于所述第N行的像素单元中最后加载数据信号的第一子像素单元和位于所述第N+1行的像素单元中最先加载数据信号的第二子像素单元与同一根数据线相连，且所述第一子像素单元和所述第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

在本公开的一种实现方式中，任一列所述像素单元中，位于所述第N行和第N+2行中最先加载数据信号的所述子像素单元与同一根数据线相连，最后加载数据信号的所述子像素单元与同一根数据线相连。

在本公开的一种实现方式中，所述在第N根栅线加载栅极导通电平时，同时向第N行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号，包括：在任一列所述像素单元中，控制在所述第N根栅线加载栅极导通电平时，向位于所述第N行的所述多个子像素单元加载数据信号的顺序，与在所述第N+1根栅线加载栅极导通电平时，向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序相反。

在本公开的一种实现方式中，每个所述像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元，且与同一根数据线相连的所述子像素单元为相同颜色的子像素单元，所述控制在所述第N根栅线加载栅极导通电平时，向位于所述第N行的所述多个子像素单元加载数据信号的顺序，与在所述第N+1根栅线加载栅极导通电平时，向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序相反，包括：向位于所述第N行的所述多个子像素单元加载数据信号的顺序为：红色子像素单元、绿色子像素单元和蓝色子像素单元；向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序为：蓝色子像素单元、绿色子像素单元和红色子像素单元。

在本公开的一种实现方式中，位于奇数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列所述像素单元中多个子像素单元的排布顺序相同；位于偶数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列所述像素单元中多个子像素单元的排布顺序相反；或者，位于奇数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列所述像素单元中多个子像素单元的排布顺序相反；所述驱动电路向位于偶数列的所述像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列所述像素单元中多个子像素单元的排布顺序相同。

根据本公开实施例的第三方面，提供一种显示装置，所述显示装置包括如第一方面任一项所述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

图1是相关技术中显示面板的结构示意图；

图2是相关技术中显示面板的控制时序图；

图3是根据一示例性实施例示出的一种显示面板的结构示意图；

图4是根据一示例性实施例示出的控制时序图；

图5是根据一示例性实施例示出的一种显示面板控制方法的流程图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

为了便于理解，下面先对相关技术中的显示面板的控制进行简单说明。

图1是相关技术中一种显示面板的结构示意图。如图1所示，该显示面板包括阵列布置的多个像素单元，图1中的一个虚线框表示一个像素单元。每个像素单元通常包括三个或四个子像素单元，图1所示子像素单元的分布仅为一种举例。参见图1，每个像素单元包括R、G、B三个子像素单元，且每一行中R、G、B子像素单元依次排列。每行子像素单元通过一根栅线（图中G1、G2）控制开关，例如，图1中，第一行子像素单元通过栅线G1控制各个子像素单元的开关，第二行子像素单元通过栅线G2控制各个子像素单元的开关。具体地，栅极驱动IC通过栅线向一行子像素单元的薄膜晶体管的栅极加栅极导通电平，从而使得一行子像素单元的薄膜晶体管导通，也即子像素单元打开。其中，栅极导通电平是指控制薄膜晶体管导通的电平信号，该电平信号根据薄膜晶体管的类型既可以是高电平信号，也可以是低电平信号。每列子像素单元通过一根数据线（图中L1~L6）加载数据信号，例如，图1中，第一列子像素单元通过数据线L1向各个子像素单元加载数据信号，第二列子像素单元通过数据线L2向各个子像素单元加载数据信号，依次类推。其中，数据信号是指用于控制子像素单元的亮度的信号。

子像素单元的数据信号由源驱动IC提供。如图1所示，源驱动IC的一根源极线S1连接三根数据线L1、L3和L5，源驱动IC的另一根源极线S2连接三根数据线L2、L4和L6。数据线和源极线连接处设置有开关，例如，图1中，数据线L1、L3和L5与源极线S1连接处分别设置有开关SW1、SW3和SW5，数据线L2、L4和L6与源极线S2连接处分别设置有开关SW2、SW4和SW6，通过控制开关的导通顺序来控制源极线依次向相应的三根数据线输出数据信号。

为了避免液晶特性的固化，液晶驱动需要采用交流电压，所以显示面板通常会采用极性反转设计。以列反转（相邻列数据信号极性相反）为例，在图1所示的显示面板中，每根源极线连接的三根数据线中，相邻的两根数据线中间间隔设置有一根与其他源极线连接的数据线，从而使得每根源极线连接的三根数据线的数据信号的极性相同，实现显示面板的列反转设计。

图2是图1所示显示面板的控制时序图，其中，G1、G2分别为图1中栅线G1、G2加载的信号，R、G和B分别是图1中L1、L2和L3加载的数据信号。初始状态下，SW1~SW6均断开。结合图1和图2，当G1加载栅极导通电平（如图2中的高电平）时，先控制SW1和SW4导通，S1和S2上的数据信号分别通过L1和L4输出到第一行子像素单元中的R子像素单元；然后控制SW1和SW4断开、SW2和SW5导通，S1和S2上的数据信号分别通过L2和L5输出到第一行子像素单元中的G子像素单元；再控制SW2和SW5断开、SW3和SW6导通，S1和S2上的数据信号分别通过L3和L6输出到第一行子像素单元中的B子像素单元。当G2加载栅极导通电平时，按照第一行相同的方式依次向第二行子像素单元中的R、G、B子像素单元输出数据信号，从而控制第二行子像素单元中的R子像素单元、G子像素单元和B子像素单元依次工作。

由于在电平升高和降低并非瞬间变化，即并非如图2中在某一时刻突变，而需要一个变化过程，所以为了避免在栅线的电平达到栅极导通电平之前给数据线加载数据信号，数据信号的高电平和栅极导通电平之间预留有间隔时间。同时，由于在通过开关（SW1~SW6）切换数据信号所加载到的数据线时存在延迟，因此源驱动IC加载到R子像素单元、G子像素单元和B子像素单元的数据信号的高电平之间也预留有间隔时间。如图2中数据信号的高电平和栅极导通电平之间预留的间隔时间t1、t7和t8，数据信号的高电平之间预留的间隔时间t3和t5，该间隔时间导致一帧画面的扫描时间较长，不利于该技术应用到大尺寸高刷新率显示屏中；并且由于扫描时间长，那么能够分配给触摸的时间就会大大减少，不利于该技术应用到触摸屏中。

本公开提供了一种显示面板及其控制方法、显示装置，节省了信号加载时间，从而使得该技术能够应用到大尺寸高刷新率显示屏或者触摸屏中。

图3是根据一示例性实施例示出的一种显示面板的结构示意图，如图3所示，该显示面板包括阵列布置的多个像素单元101，每个像素单元101均包括多个子像素单元102。图3中像素单元101的数量以及每个像素单元101中子像素单元102的数量均为示例，不作为本公开的限制。

该显示面板还包括多根栅线103和多根数据线104，多根栅线103中的每根栅线103分别与唯一一行像素单元中的所有子像素单元102连接，多根数据线104中的每根数据线104分别与唯一一列像素单元101连接，且每根数据线104与每行像素单元101中一个子像素单元102连接。如图3所示，一行像素单元101只包括一行子像素单元102，每行像素单元101通过一根栅线103控制该行中所有子像素单元102的开启或关闭。每列像素单元101包括三列子像素单元102，每列像素单元101通过三根数据线104在子像素单元102开启时写入数据信号。如图3所示，多根栅线103平行间隔设置，栅线103的长度方向沿行方向布置。多根数据线104平行间隔设置，数据线104的长度方向沿列方向布置。

该显示面板还包括驱动电路105，驱动电路105用于在第N根栅线103加载栅极导通电平时，同时向第N行的所有像素单元101加载数据信号，且每个像素单元101中的多个子像素单元102依次加载数据信号。在第N+1根栅线103加载栅极导通电平时，同时向第N+1行的所有像素单元101加载数据信号，且每个像素单元101中的多个子像素单元102依次加载数据信号。其中，数据信号可以由源驱动IC提供。

其中，任一列像素单元101中，位于第N行的像素单元101中最后加载数据信号的第一子像素单元和位于第N+1行的像素单元101中最先加载数据信号的第二子像素单元与同一根数据线104相连，且第一子像素单元和第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

其中，位于第N行像素单元101中的第一子像素单元加载的数据信号和位于第N+1行像素单元101中的第二子像素单元加载的数据信号的电压可以相同，也可以不相同。

在本公开中，通过驱动电路对显示面板的子像素单元的信号加载进行控制，在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；并且，在一列像素单元中，第N行中最后加载数据信号的子像素单元和第N+1行中最先加载数据信号的子像素单元连接同一根数据线，这两个子像素单元连续加载数据信号，所以之间不需要预留间隔时间，所以这种方式节省了信号加载时间，进而缩短了一帧画面的扫描时间，从而使得该技术能够应用到大尺寸高刷新率显示屏；并且，由于扫描时间变短，那么能够分配给触摸的时间就会大大增加，有利于该技术应用到触摸屏中。

其中，每个子像素单元102均包括一个薄膜晶体管，栅线103与该薄膜晶体管的栅极连接，通过控制薄膜晶体管的导通或断开来控制子像素单元102的开启或关闭，数据线104与该薄膜晶体管的源极连接，通过薄膜晶体管的源极写入数据信号。

在本公开实施例中，每个像素单元101包括的子像素单元102的颜色（子像素单元发光颜色）和数量均相同，不同像素单元101中相同种类的子像素单元102同时发光。

由于液晶显示器（Liquid Crystal Display，LCD）的电路可以采用图3所示的结构，所以，本公开实施例提供的显示面板的方案可以应用在LCD中。当然，本公开实施例也不限定其他类型的显示器采用本公开实施例提供的显示面板的方案，如有机发光二极管（Organic LightEmitting Diode，OLED）显示器。

在本公开实施例中，任一列像素单元101中，位于第N行和第N+2行中最先加载数据信号的子像素单元102与同一根数据线104相连，最后加载数据信号的子像素单元102与同一根数据线104相连。

在该实现方式中，对于任一列像素单元101而言，不仅限定了相邻两行中，第N行最后加载数据信号的子像素单元102和第N+1行最先加载数据信号的子像素单元102与同一根数据线104相连，而且限定了第N行和第N+2行中最先加载数据信号的子像素单元102与同一根数据线104相连，最后加载数据信号的子像素单元102与同一根数据线104相连。这样就使得，各行最先加载数据信号的子像素单元102和最后加载数据信号的子像素单元104连接在两根数据线104上，这样设计，便于对数据信号加载时序的控制。

按照上述实现方式，对于任一列像素单元101而言，奇数行中最先加载数据信号的子像素单元102与同一根数据线104相连，奇数行中最后加载数据信号的子像素单元102与同一根数据线104相连；偶数行中最先加载数据信号的子像素单元102与同一根数据线104相连，偶数行中最后加载数据信号的子像素单元102与同一根数据线104相连。在其他实现方式中，也可以只限定第N行最后加载数据信号的子像素单元102和第N+1行最先加载数据信号的子像素单元102与同一根数据线104相连，而不限定第N行和第N+2行的位置关系。

在本公开实施例中，在任一列像素单元101中，驱动电路105用于控制在第N根栅线103加载栅极导通电平时，向位于第N行的多个子像素单元102加载数据信号的顺序，与在第N+1根栅线103加载栅极导通电平时，向位于第N+1行的多个子像素单元102加载数据信号的顺序相反。例如，参见图3，位于第一行的像素单元101中多个子像素单元102加载数据信号的顺序依次为RBG，也就是说先向所有R子像素单元加载数据信号，然后向所有B子像素单元加载数据信号，最后向所有G子像素单元加载数据信号；位于第二行的像素单元101中多个子像素单元102加载数据信号的顺序依次为GBR。

在该实现方式中，第N行和第N+1行中向多个子像素单元依次加载数据信号的顺序相反，这样设计，便于控制各个开关的开启和关闭的顺序，从而方便了对数据信号加载时序的控制。

在其他实施例中，驱动电路105控制第N行和第N+1行中向多个子像素单元102依次加载数据信号的顺序也可以不相反。例如，参见图3，位于第一行的像素单元101中多个子像素单元102加载数据信号的顺序依次为RBG，位于第二行的像素单元101中多个子像素单元102加载数据信号的顺序依次为GRB。

如图3所示，每个像素单元102包括R子像素单元、G子像素单元和B子像素单元，且与同一根数据线104相连的子像素单元102为相同颜色的子像素单元102。驱动电路105用于向位于第N行的多个子像素单元102依次加载数据信号的顺序为：R子像素单元、G子像素单元和B子像素单元；驱动电路105用于向位于第N+1行的多个子像素单元102依次加载数据信号的顺序为：B子像素单元、G子像素单元和R子像素单元。

在该实现方式中，像素单元为最常见的RGB子像素单元设计，两行像素单元分别按照RGB和BGR的顺序加载，便于对数据信号加载时序的控制。

其中，任一行中相同颜色的子像素单元102是同时加载数据信号的。

图3所示的像素单元102的结构为常规的RGB设计，该像素单元102中，R子像素单元、G子像素单元和B子像素单元依次排列。在其他实施例中，像素单元102中的RGB子像素单元也可以按照其他方式排列，例如R子像素单元、B子像素单元和G子像素单元依次排列，此时上述数据信号的顺序相应也可以为RBG和GBR。在其他实施例中，像素单元102还可以包括4个子像素单元，例如像素单元102包括两个R子像素单元、G子像素单元和B子像素单元，此时上述数据信号的顺序相应也可以为RRGB和BGRR。

下面通过结合附图对上述驱动电路105的驱动方案进行说明。图4是根据一示例性实施例示出的控制时序图。参见图4，当栅线G1加载栅极导通电平（图4中a段）时，依次向位于第一行的R、G、B子像素单元输出数据信号；当栅线G2加载栅极导通电平（图4中b段）时，依次向位于第二行的B、G、R子像素单元输出数据信号。由于在该方案中，第一行B子像素单元和第二行B子像素单元的数据信号是连续加载的，即不需要通过开关切换源极线连接的数据线，所以之间不存在延迟时间，所以这种方式节省了信号加载时间。相比于图1，减少了t7（0.25微秒）和t8（0.25微秒）的延迟时间，节省的时间可以用来作为显示或触控时间，使得该方案能够满足高刷新率、高报点率的触摸屏的需求，例如该方案能够应用在120Hz刷新率（每秒120帧画面）+120Hz报点率（每秒120个触控信号）的触摸屏上。

在本公开实施例中，在第N行的所有像素单元101中，驱动电路105向位于奇数列的像素单元101中多个子像素单元102依次加载数据信号的顺序，与位于奇数列像素单元101中多个子像素单元102的排布顺序相同；驱动电路105向位于偶数列的像素单元101中多个子像素单元102依次加载数据信号的顺序，与位于偶数列像素单元101中多个子像素单元102的排布顺序相反。

在第N+1行的所有像素单元101中，驱动电路105向位于奇数列的像素单元101中多个子像素单元102依次加载数据信号的顺序，与位于奇数列像素单元101中多个子像素单元102的排布顺序相反；驱动电路105向位于偶数列的像素单元101中多个子像素单元102依次加载数据信号的顺序，与位于偶数列像素单元101中多个子像素单元102的排布顺序相同。

其中，任一行中所有像素单元101内子像素单元102加载数据信号的顺序相同。

如图3所示，一个像素单元101中从左到右子像素单元102的排序依次为RGB，位于第一行的像素单元101中多个子像素单元102依次加载数据信号的顺序同样为RGB，与子像素单元102的排序相同。位于第二行的像素单元101中多个子像素单元102依次加载数据信号的顺序为BGR，与子像素单元102的排序相反。

在该实现方式中，子像素单元的排布顺序与子像素单元加载数据信号的顺序相同，使得子像素单元工作的顺序与排列顺序相同，一方面时序便于设计，另一方面，使得显示效果更好。

在其他实施例中，每一行中像素单元101中多个子像素单元102的排布顺序与驱动电路105向像素单元中多个子像素单元102依次加载数据信号的顺序不同且不相反，例如一个像素单元101中从左到右子像素单元102的排序依次为RGB，位于第一行的像素单元101中多个子像素单元102依次加载数据信号的顺序为GRB，位于第二行的像素单元101中多个子像素单元102依次加载数据信号的顺序为BRG。

如图3所示，驱动电路105包括多个开关106和控制子电路107，每根数据线104的输入端设置有一个开关106。通过控制子电路107控制开关106的通断，从而控制数据信号所要加载到的数据线104，由于任一列像素单元中，位于第N行像素单元中的第一子像素单元加载数据信号和位于第N+1行像素单元中的第二子像素单元加载数据信号是连续进行的，所以不需要控制开关进行切换，因而不需要预留间隔时间。

多个开关106分为多组，每组开关106对应的数据线104与驱动集成电路的一个输出通道连接。

控制子电路107用于控制一组开关106中的各个开关106依次打开和关闭，将驱动集成电路的一个输出通道输出的数据信号分时加载到一组开关106对应的数据线104上。

在该实现方式中，通过开关来控制驱动集成电路的输出通道与数据线的连接和断开，来控制数据信号的加载，驱动电路结构方便，且控制方法简单。

如图3所示，开关SW1、SW3和SW5为一组，开关SW2、SW4和SW6为一组，驱动集成电路的一个输出通道通过源极线S1向数据线L1、L3和L5加载数据信号，驱动集成电路的另一个输出通道通过源极线S2向数据线L2、L4和L6加载数据信号。

在该驱动电路105中，控制子电路107包括多个控制端，相同颜色的子像素单元102的数据线上的多个开关106与同一个控制端连接。

在本公开实施例中，控制子电路107按照预定的顺序依次通过的多个控制端输出控制信号，控制多个控制端所连的开关打开。这里，预定的顺序是根据源驱动IC输出的信号中需要加载到各个子像素单元的顺序设计的，例如源驱动IC输出的信号按顺序分别需要加载到RGB子像素单元，则预定的顺序为依次通过的多个控制端向RGB子像素单元对应列的开关输出控制信号。

在本公开实施例中，开关106可以采用数据选择器（MUX）实现。

在本公开实施例中，开关106集成在基板上。控制子电路107可以集成在基板上，也可以集成在源驱动IC上，此外，控制子电路107还可以采用单独的IC实现。

图5是根据一示例性实施例示出的一种显示面板控制方法的流程图，显示面板如前文，如图5所示，该方法包括：

在步骤S201中，按照多根栅线的排列顺序，依次向各根栅线加载栅极导通电平。

如图3和图4所示，按照栅线的排列顺序，先向栅线G1加载栅极导通电平（图4中a段），然后向栅线G2加载栅极导通电平（图4中b段）。

在步骤S202中，在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元加载数据信号，且每个像素单元中的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元加载数据信号，且每个像素单元中的多个子像素单元依次加载数据信号。其中，任一列像素单元中，位于第N行的像素单元中最后加载数据信号的第一子像素单元和位于第N+1行的像素单元中最先加载数据信号的第二子像素单元与同一根数据线相连，且第一子像素单元和第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

其中，位于第N行像素单元中的第一子像素单元加载的数据信号和位于第N+1行像素单元中的第二子像素单元加载的数据信号的电压可以相同，也可以不相同。

在本公开中，通过驱动电路对显示面板的子像素单元的信号加载进行控制，在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元同时加载数据信号，且每个像素单元里的多个子像素单元依次加载数据信号；并且，在一列像素单元中，第N行中最后加载数据信号的子像素单元和第N+1行中最先加载数据信号的子像素单元连接同一根数据线，这两个子像素单元连续加载数据信号，所以之间不需要预留间隔时间，所以这种方式节省了信号加载时间，进而缩短了一帧画面的扫描时间，从而使得该技术能够应用到大尺寸高刷新率显示屏；并且，由于扫描时间变短，那么能够分配给触摸的时间就会大大增加，有利于该技术应用到触摸屏中。

在本公开实施例中，任一列像素单元中，位于第N行和第N+2行中最先加载数据信号的子像素单元与同一根数据线相连，最后加载数据信号的子像素单元与同一根数据线相连。

在该实现方式中，对于任一列像素单元而言，不仅限定了相邻两行中，第N行最后加载数据信号的子像素单元和第N+1行最先加载数据信号的子像素单元与同一根数据线相连，而且限定了第N行和第N+2行中最先加载数据信号的子像素单元与同一根数据线相连，最后加载数据信号的子像素单元与同一根数据线相连。这样就使得，各行最先加载数据信号的子像素单元和最后加载数据信号的子像素单元连接在两根数据线上，这样设计，便于对数据信号加载时序的控制。

按照上述实现方式，对于任一列像素单元而言，奇数行中最先加载数据信号的子像素单元与同一根数据线相连，奇数行中最后加载数据信号的子像素单元与同一根数据线相连；偶数行中最先加载数据信号的子像素单元与同一根数据线相连，偶数行中最后加载数据信号的子像素单元与同一根数据线相连。在其他实现方式中，也可以只限定第N行最后加载数据信号的子像素单元和第N+1行最先加载数据信号的子像素单元与同一根数据线相连，而不限定第N行和第N+2行的位置关系。

在本公开实施例中，在第N根栅线加载栅极导通电平时，同时向第N行的所有像素单元加载数据信号，且每个像素单元中的多个子像素单元依次加载数据信号；在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有像素单元加载数据信号，且每个像素单元中的多个子像素单元依次加载数据信号，包括：

在任一列像素单元中，控制在第N根栅线加载栅极导通电平时，向位于第N行的多个子像素单元加载数据信号的顺序，与在第N+1根栅线加载栅极导通电平时，向位于第N+1行的多个子像素单元加载数据信号的顺序相反。

例如，参见图3，位于第一行的像素单元中多个子像素单元加载数据信号的顺序依次为RBG，也就是说先向所有R子像素单元加载数据信号，然后向所有B子像素单元加载数据信号，最后向所有G子像素单元加载数据信号；位于第二行的像素单元中多个子像素单元加载数据信号的顺序依次为GBR。

在该实现方式中，第N行和第N+1行中向多个子像素单元依次加载数据信号的顺序相反，这样设计，便于控制各个开关的开启和关闭的顺序，从而方便了对数据信号加载时序的控制。

在其他实施例中，第N行和第N+1行中向多个子像素单元依次加载数据信号的顺序也可以不相反。例如，参见图3，位于第一行的像素单元中多个子像素单元加载数据信号的顺序依次为RBG，位于第二行的像素单元中多个子像素单元加载数据信号的顺序依次为GRB。

在本公开实施例中，每个像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元，且与同一根数据线相连的子像素单元为相同颜色的子像素单元，控制在第N根栅线加载栅极导通电平时，向位于第N行的多个子像素单元加载数据信号的顺序，与在第N+1根栅线加载栅极导通电平时，向位于第N+1行的多个子像素单元加载数据信号的顺序相反，包括：

向位于第N行的多个子像素单元加载数据信号的顺序为：红色子像素单元、绿色子像素单元和蓝色子像素单元；

向位于第N+1行的多个子像素单元加载数据信号的顺序为：蓝色子像素单元、绿色子像素单元和红色子像素单元。

在该实现方式中，像素单元为最常见的RGB子像素单元设计，两行像素单元分别按照RGB和BGR的顺序加载，便于对数据信号加载时序的控制。

在本公开实施例中，位于奇数列的像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列像素单元中多个子像素单元的排布顺序相同；位于偶数列的像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列像素单元中多个子像素单元的排布顺序相反。

或者，位于奇数列的像素单元中多个子像素单元依次加载数据信号的顺序，与位于奇数列像素单元中多个子像素单元的排布顺序相反；驱动电路向位于偶数列的像素单元中多个子像素单元依次加载数据信号的顺序，与位于偶数列像素单元中多个子像素单元的排布顺序相同。

如图3所示，一个像素单元中从左到右子像素单元的排序依次为RGB，位于第一行的像素单元中多个子像素单元依次加载数据信号的顺序同样为RGB，与子像素单元的排序相同。位于第二行的像素单元中多个子像素单元依次加载数据信号的顺序为BGR，与子像素单元的排序相反。

在该实现方式中，子像素单元的排布顺序与子像素单元加载数据信号的顺序相同，使得子像素单元工作的顺序与排列顺序相同，一方面时序便于设计，另一方面，使得显示效果更好。

在其他实施例中，每一行中像素单元中多个子像素单元的排布顺序与驱动电路向像素单元中多个子像素单元依次加载数据信号的顺序不同且不相反，例如一个像素单元中从左到右子像素单元的排序依次为RGB，位于第一行的像素单元中多个子像素单元依次加载数据信号的顺序为GRB，位于第二行的像素单元中多个子像素单元依次加载数据信号的顺序为BRG。

本公开实施例还提供了一种显示装置，所述显示装置包括如前所述的显示面板。该显示装置可以为液晶显示器。

进一步地，该显示装置还包括源驱动IC，该源驱动IC与显示面板的驱动电路连接，用于向数据线提供数据信号。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (5)

1.一种显示面板，其特征在于，所述显示面板包括：

阵列布置的多个像素单元（101），每个所述像素单元（101）包括多个子像素单元（102）；

多根栅线（103）和多根数据线（104），所述多根栅线（103）中的每根栅线（103）分别与唯一一行所述像素单元（101）中的所有子像素单元（102）连接，所述多根数据线（104）中的每根数据线（104）分别与唯一一列所述像素单元（101）连接，且所述每根数据线（104）与每行所述像素单元（101）中一个子像素单元（102）连接；

驱动电路（105），所述驱动电路（105）用于在第N根栅线（103）加载栅极导通电平时，同时向第N行的所有所述像素单元（101）加载数据信号，且每个所述像素单元（101）中的多个子像素单元（102）依次加载数据信号；在第N+1根栅线（103）加载栅极导通电平时，同时向第N+1行的所有所述像素单元（101）加载数据信号，且每个所述像素单元（101）中的多个子像素单元（102）依次加载数据信号；其中，任一列所述像素单元（101）中，位于所述第N行的所述像素单元（101）中最后加载数据信号的第一子像素单元和位于所述第N+1行的所述像素单元（101）中最先加载数据信号的第二子像素单元与同一根数据线（104）相连，且所述第一子像素单元和所述第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元（101）的行数；

所述驱动电路（105）用于控制在所述第N根栅线（103）加载栅极导通电平时，向位于所述第N行的所述多个子像素单元（102）加载数据信号的顺序，与在所述第N+1根栅线（103）加载栅极导通电平时，向位于所述第N+1行的所述多个子像素单元（102）加载数据信号的顺序相反；

在所述第N行的所有所述像素单元（101）中，所述驱动电路（105）向位于奇数列的所述像素单元（101）中多个子像素单元（102）依次加载数据信号的顺序，与位于奇数列所述像素单元（101）中多个子像素单元（102）的排布顺序相同；所述驱动电路（105）向位于偶数列的所述像素单元（101）中多个子像素单元（102）依次加载数据信号的顺序，与位于偶数列所述像素单元（101）中多个子像素单元（102）的排布顺序相反；

在所述第N+1行的所有所述像素单元（101）中，所述驱动电路（105）向位于奇数列的所述像素单元（101）中多个子像素单元（102）依次加载数据信号的顺序，与位于奇数列所述像素单元（101）中多个子像素单元（102）的排布顺序相反；所述驱动电路（105）向位于偶数列的所述像素单元（101）中多个子像素单元（102）依次加载数据信号的顺序，与位于偶数列所述像素单元（101）中多个子像素单元（102）的排布顺序相同；

任一行中所有所述像素单元（101）内子像素单元（102）加载数据信号的顺序相同，且任一行中相同颜色的子像素单元（102）同时加载数据信号；

所述驱动电路（105）包括多个开关（106）和控制子电路（107），每根所述数据线（104）的输入端设置有一个所述开关（106）；

所述多个开关（106）分为多组，每组所述开关（106）对应的数据线（104）与驱动集成电路的一个输出通道连接，每组所述开关（106）对应的数据线（104）所连接的子像素单元（102）均位于奇数列或偶数列，且处于相邻的两列所述像素单元（101）中；

所述控制子电路（107）用于控制一组所述开关（106）中的各个开关（106）依次打开和关闭，将所述驱动集成电路的一个输出通道输出的数据信号分时加载到一组所述开关（106）对应的数据线（104）上。

2.根据权利要求1所述的显示面板，其特征在于，每个所述像素单元（101）包括红色子像素单元、绿色子像素单元和蓝色子像素单元，且与同一根数据线（104）相连的子像素单元（102）为相同颜色的子像素单元（102）；

所述驱动电路（105）用于向位于所述第N行的所述多个子像素单元（102）加载数据信号的顺序为：红色子像素单元、绿色子像素单元和蓝色子像素单元；

所述驱动电路（105）用于向位于所述第N+1行的所述多个子像素单元（102）加载数据信号的顺序为：蓝色子像素单元、绿色子像素单元和红色子像素单元。

3.一种显示面板控制方法，其特征在于，适用于控制如权利要求1所述的显示面板，所述方法包括：

按照多根栅线的排列顺序，依次向各根栅线加载栅极导通电平；

在第N根栅线加载栅极导通电平时，同时向第N行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；

在第N+1根栅线加载栅极导通电平时，同时向第N+1行的所有所述像素单元加载数据信号，且每个所述像素单元中的多个子像素单元依次加载数据信号；

其中，任一列所述像素单元中，位于所述第N行的像素单元中最后加载数据信号的第一子像素单元和位于所述第N+1行的像素单元中最先加载数据信号的第二子像素单元与同一根数据线相连，且所述第一子像素单元和所述第二子像素单元连续加载数据信号，N和K均为整数，且K＞N＞0，K为像素单元的行数。

4.根据权利要求3所述的方法，其特征在于，每个所述像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元，且与同一根数据线相连的所述子像素单元为相同颜色的子像素单元，所述控制在所述第N根栅线加载栅极导通电平时，向位于所述第N行的所述多个子像素单元加载数据信号的顺序，与在所述第N+1根栅线加载栅极导通电平时，向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序相反，包括：

向位于所述第N行的所述多个子像素单元加载数据信号的顺序为：红色子像素单元、绿色子像素单元和蓝色子像素单元；

向位于所述第N+1行的所述多个子像素单元加载数据信号的顺序为：蓝色子像素单元、绿色子像素单元和红色子像素单元。

5.一种显示装置，其特征在于，所述显示装置包括如权利要求1或2所述的显示面板。

Images