CN107996002A - 阵列基板及阵列基板制造方法 - Google Patents

阵列基板及阵列基板制造方法 Download PDF

Info

Publication number
CN107996002A
CN107996002A CN201680042773.3A CN201680042773A CN107996002A CN 107996002 A CN107996002 A CN 107996002A CN 201680042773 A CN201680042773 A CN 201680042773A CN 107996002 A CN107996002 A CN 107996002A
Authority
CN
China
Prior art keywords
layer
array substrate
protective layer
metal
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680042773.3A
Other languages
English (en)
Inventor
叶江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN107996002A publication Critical patent/CN107996002A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板，包括基板(10)、形成于所述基板(10)上的TFT开关(12)、覆盖所述基板(10)及TFT开关(12)的保护层(13)及形成于所述保护层(13)的像素电极(14)，所述TFT开关(12)包括栅极绝缘层(121)、位于所述栅极绝缘层(121)上的沟道区(122)及连接所述沟道区(122)的源极(123)和漏极(125)，所述像素电极(14)与所述源极(123)或漏极(125)通过一过孔(15)连接，所述过孔(15)位于所述沟道区(122)的一侧并且所述过孔(15)贯穿所述保护层(13)及所述源极(123)或漏极(125)；以及一种阵列基板制造方法。

Description

阵列基板及阵列基板制造方法
技术领域
本发明涉及显示面板制造技术领域，尤其涉及一种阵列基板、阵列基板制造方法。
背景技术
显示面板的光线经由背光板发射出来时，并不是所有的光线都能穿过显示面板，比如面板驱动芯片用的信号走线，以及TFT(Thin Film Transistor，薄膜晶体管)本身等。传统的像素电极与源极连接采用的是面接触的方式进行电流的传导，因源极和漏极采用的是不透光金属材料制成，故当背光从后面照射时，像素电极与源极连接区域因不透光金属遮挡影响开口率而造成光穿透率的降低。
发明内容
基于上述问题，本申请提供一种阵列基板，减小遮光区提高开口率。
本申请所述的阵列基板，包括基板、形成于所述基板上的TFT开关、覆盖所述基板及TFT开关的保护层及形成于所述保护层的像素电极，所述TFT开关包括栅极绝缘层、位于所述栅极绝缘层上的沟道区及连接所述沟道区的源极和漏极，所述像素电极与所述源极或漏极通过一过孔连接，所述过孔位于所述沟道区的一侧并且所述过孔贯穿所述保护层及所述源极或漏极。
本申请提供一种阵列基板制造方法，所述方法包括：
提供形成有TFT开关的基板；其中，TFT开关包括源极和漏极；
形成覆盖所述基板及TFT开关的保护层；
在保护层上形成一具有第一开口区域的光阻层，且第一开口区域正投影于所述源极或漏极的一侧；
以光阻层为掩膜板进行干蚀刻所述保护层及源极或漏极，以在第一开口区域形成贯穿所述保护层及源极或漏极的过孔；
去除所述光阻层，并在所述保护层上形成通过过孔与所述源极或漏极连接的像素电极层。
本申请提供的阵列基板制造方法，还包括：在所述基板上形成外围桥接结构，外围桥接结构包括双层金属堆叠结构外围桥接金属线；
形成覆盖所述基板及外围桥接结构的绝缘层及保护层；
在保护层上形成一具有第二开口区域的光阻层，且第二开口区域正投影于所述外围桥接金属线；
以光阻层为掩膜板进行干蚀刻所述保护层及绝缘层，以在第二开口区域形成贯穿所述保护层及绝缘层的缺口；
去除所述光阻层。
本申请所述的阵列基板在TFT开关一侧形成贯穿了金属材质的源极或漏极的过孔来连接像素电极与源极或漏极，保证电流传输的同时，以使过孔位置为透光区，进而增加了整个阵列基板的开口率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请的阵列基板的结构示意图。
图2是本申请的阵列基板制造方法流程图。
图3是本申请的阵列基板制造方法中外围桥接结构方法流程图。
图4是图2与图3所述的阵列基板制造方法的具体实施方式流程图。
图5-图7是图4所述的阵列基板的对应各个步骤工艺的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述。
本申请实施例涉及的阵列基板可以用于但不限于OLED显示屏或者液晶显示屏中，且显示屏可以是柔性的也可以是非柔性的，本申请实施例对此不作具体限定。
请参阅图1，本申请所述的阵列基板，包括基板10、形成于所述基板10上的TFT开关12、覆盖所述基板及TFT开关的保护层13及形成于所述保护层13的像素电极14，所述TFT开关12包括栅极绝缘层121、位于所述栅极绝缘层121上的沟道区122及连接所述沟道区的源极123及漏极125。本实施例中，所述像素电极14与所述源极123通过一过孔15连接，所述过孔15位于所述沟道区122的一侧并且所述过孔15贯穿所述保护层13及所述源极123。可以理解的是，根据阵列基板的性能选择及设计需求，也可以是漏极上设置过孔用来连接漏极与像素电极。
所述阵列基板为TFT阵列基板或者LTPS-TFT(Low Temperature Poly Si ThinFilm Transistor，低温多晶硅薄膜晶体管)阵列基板。本实施例中，以TFT阵列基板通过过孔连接源极与像素电极为例进行说明。
所述TFT开关12还包括被所述栅极绝缘层121覆盖的栅极120、位于栅极绝缘层121上的与所述栅极120对应的半导体层124，所述源极123与所述漏极125连接所述半导体层124两侧构成所述沟道区122。本实施例中，所述半导体层124为非晶硅材料制成。在其他实施例中，阵列基板为LTPS-TFT阵列基板，所述半导体层为多晶硅材料制成。
进一步的需要说明的，位于所述过孔位置的所述保护层13与所述源极123、栅极绝缘层121层叠设置，所述过孔15贯穿所述绝缘层并露出所述栅极绝缘层。
优选的，所述像素电极14覆盖所述过孔15的孔内侧表面，也就是说，所述过孔15贯穿了所述保护层13及源极123，那么孔的内侧表面就是源极123的截面及绝缘层的截面侧面，所述像素电极14通过与源极123的截面侧面连接。
进一步的，所述过孔15通过一道蚀刻工艺形成，具体的，在形成所述保护层13之后，通过干蚀机对保护层13及源极123进行干蚀刻，同一道干蚀刻分两步来分别蚀刻所述保护层13及源极123，进而形成露出所述栅极绝缘层的过孔15。
本申请所述的阵列基板在TFT开关一侧形成过孔，来连接像素电极与源极，保证电流传输的同时，过孔贯穿了金属材质的源极123，以使过孔15位置为透光区，进而增加了整个阵列基板的开口率。根据现有技术的常规设计，该像素电极与源极连接的区域占用面积为15％，那么此处设置透光的过孔，那么增加了阵列基板开口率大概为15％，这对显示屏的显示有大幅度的提高。
请参阅图2，本申请提供一种阵列基板制造方法，所述方法包括：
步骤S1，提供形成有TFT开关的基板；其中，TFT开关包括源极和漏极；
步骤S2，形成覆盖所述基板及TFT开关的保护层；
步骤S3，在保护层上形成一具有第一开口区域的光阻层，且第一开口区域正投影于所述源极或漏极的一侧；本实施例中第一开口区域正投影于所述源极的一侧。
步骤S4，以光阻层为掩膜板干蚀刻保护层及源极(也可以是漏极，根据阵列基板具体设置而定)，以在第一开口区域形成贯穿所述保护层及源极或者漏极的过孔；
步骤S5，去除所述光阻层，并在所述保护层上形成通过过孔与所述源极连接的像素电极层。
本实施例中，所述基板上还形成有包括有外围桥接金属线的外围桥接结构。外围桥接结构包括双层金属堆叠结构外围桥接金属线。
请参照图3，所述外围桥接结构的形成方法包括：
步骤S101，在所述基板上还形成包括有外围桥接金属线的外围桥接结构；
步骤S102，形成覆盖所述基板及外围桥接结构的绝缘层及保护层；
步骤S103，在保护层上形成一具有第二开口区域的光阻层，且第二开口区域正投影于所述外围桥接金属线；
步骤S104，以光阻层为掩膜板进行干蚀刻所述保护层及绝缘层，以在第二开口区域形成贯穿所述保护层及绝缘层的缺口；
步骤S105，去除所述光阻层。
实际上，所述外围桥接金属线与所述栅极同一制程形成，所述缺口与过孔是同一制程形成，下面以具体实施例进行说明，
请参照图4，以源极上设置过孔为例进行说明。步骤S11，提供形成有TFT开关及外围桥接结构的基板10；其中，TFT开关包括栅极120、栅极绝缘层121、沟道区及源极123及漏极125。所述外围桥接结构包括外围桥接金属线层150及覆盖外围桥接金属线层150的绝缘层。所述栅极120和外围桥接金属线150为同一层的同一道制程形成，栅极绝缘层121与绝缘层为同一层。
如图5，步骤S12，形成覆盖所述基板及TFT开关的外围桥接结构的外围桥接金属线150的保护层13。
一并参阅图5与图6，步骤S13，在保护层13上形成一具有第一开口区域21及第二开口区域22的光阻层20，且第一开口区域21正投影于所述源极123远离漏极125的一侧；第二开口区域22正投影于所述外围桥接金属线150。
一并参阅图6与图7，步骤S14，以光阻层20为掩膜板干蚀刻，以形成贯穿所述保护层13及源极123的与第一开口区域21相对的过孔15，在第二开口区域22形成露出外围桥接金属线150的缺口152，本步骤是以光阻层20为掩膜板对保护层蚀刻。本实施例的过孔是开在所述源极上的。
本步骤中，干蚀刻是通过两种不同气体分别进行。当然在其他实施例中，也可以通过一种气体蚀刻形成。具体的，所述使用两种不同气体分别干蚀刻包括：同一干蚀刻步骤使用第一蚀刻气体在所述保护层上蚀刻形成第一孔及第一缺口，第一孔及第一缺口分别对应所述第一开口区域及第二开口区域；然后转换成第二蚀刻气体在所述源极上继续蚀刻形成第二孔，由于覆盖外围桥接金属线150的绝缘层与所述源极123在同一层，所述绝缘层上形成第二缺口，第一孔与第二孔连通形成所述过孔，第一缺口与第二缺口形成所述缺口。所述第一蚀刻气体为四氟化碳(CF4)与氧气的混合体。所述第二蚀刻气体为六氟化硫与氧气的混合体。
所以在以光阻层20为掩膜板干蚀刻的实际蚀刻过程中还包括，预设副产物浓度范围值；
在蚀刻所述过孔及缺口时通过四氟化碳检测蚀刻生成的副产物浓度值；当蚀刻生成的副产物浓度值在所述预设的副产物浓度范围值内时，停止蚀刻。
其中，所述蚀刻生成的副产物浓度值包括蚀刻源极生成的副产物浓度值以及外围桥接金属线时生成的副产物浓度值。
具体的，所述保护层及绝缘层被蚀刻时，会产生具有第一浓度范围的蚀刻生成的副产物浓度，在所述源极被蚀刻且未击穿的时候，第一浓度范围上升是第二浓度范围，直到所述源极被击穿第二浓度范围下降到所述的预设的副产物浓度值。
当蚀刻生成的副产物浓度值在所述预设的副产物浓度范围值内时，停止蚀刻，避免过多的蚀刻所述外围桥接金属线150。
所述栅极及外围桥接金属线150为双层金属堆叠结构，其中所述栅极的顶层金属刻蚀速率小于底层金属，实际上所述栅极120及外围桥接金属线150是通过金属钼和铝两层层叠设置形成，其中金属钼位于铝的表层，由于刻蚀的时候非金属的速度要快于金属。在刻蚀源极123形成过孔的过程中时候，在源极123还未被完全击穿时，外围桥接金属线150的顶层部分已经开始有损耗产生副产物浓度，设置两层的作用就是减缓外围桥接金属线的刻蚀，而检测副产物浓度范围值及是为了能及时停止蚀刻，防止外围桥接金属线150被击穿。
复参阅图1，步骤S15，去除所述光阻层20，并在所述保护层13上形成像素电极层14，所述像素电极成14通过过孔15与所述源极123连接。
以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (15)

1.一种阵列基板，其特征在于，包括基板、形成于所述基板上的TFT开关、覆盖所述基板及TFT开关的保护层及形成于所述保护层的像素电极，所述TFT开关包括栅极绝缘层、位于所述栅极绝缘层上的沟道区及连接所述沟道区的源极和漏极，所述像素电极与所述源极或漏极通过一过孔连接，所述过孔位于所述沟道区的一侧并且所述过孔贯穿所述保护层及所述源极或漏极。
2.如权利要求1所述的阵列基板，其特征在于，所述像素电极覆盖所述过孔的孔内侧表面。
3.如权利要求1所述的阵列基板，其特征在于，所述TFT开关还包括被所述栅极绝缘层覆盖的栅极、位于栅极绝缘层上的与所述栅极对应的半导体层，所述源极及漏极连接所述半导体层两侧构成所述沟道区。
4.如权利要求3所述的阵列基板，其特征在于，所述半导体层为多晶硅材料、非晶硅材料、金属氧化物中的一种制成。
5.如权利要求1所述的阵列基板，其特征在于，所述保护层通过所述过孔覆盖所述栅极绝缘层。
6.如权利要求1所述的阵列基板，其特征在于，所述像素电极、保护层和栅极绝缘层为透明材料制成。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括形成于所述基板上的外围桥接结构，所述外围桥接结构包括外围桥接金属线，所述栅极绝缘层和所述保护层覆盖所述外围桥接金属线。
8.如权利要求7所述的阵列基板，其特征在于，所述外围桥接金属线为双层金属堆叠结构，其中所述外围桥接金属线的顶层金属刻蚀速率小于底层金属。
9.如权利要求8所述的阵列基板，其特征在于，所述栅极为双层金属堆叠结构，所述栅极和外围桥接金属线通过同一道制程形成。
10.一种阵列基板制造方法，其特征在于，所述方法包括：
提供形成有TFT开关的基板，其中，TFT开关包括源极和漏极；
形成覆盖所述基板及TFT开关的保护层；
在保护层上形成一具有第一开口区域的光阻层，且第一开口区域正投影于所述源极或漏极的一侧；
以光阻层为掩膜板进行干蚀刻所述保护层及源极或漏极，以在第一开口区域形成贯穿所述保护层及源极或漏极的过孔；
去除所述光阻层，并在所述保护层上形成通过过孔与所述源极或漏极连接的像素电极层。
11.如权利要求10所述的阵列基板制造方法，其特征在于，还包括：
在所述基板上形成外围桥接结构，外围桥接结构包括双层金属堆叠结构外围桥接金属线；
形成覆盖所述基板及外围桥接结构的绝缘层及保护层；
在保护层上形成一具有第二开口区域的光阻层，且第二开口区域正投影于所述外围桥接金属线；
以光阻层为掩膜板进行干蚀刻所述保护层及绝缘层，以在第二开口区域形成贯穿所述保护层及绝缘层的缺口；
去除所述光阻层。
12.如权利要求11所述的阵列基板制造方法，其特征在于，所述外围桥接金属线与所述TFT开关的的栅极在同一制程形成；
设有所述第二开口区域的光阻层与设有第一开口区域的光阻层为同一光阻层，并且所述第二开口区域与所述第一开口区域为同一制程形成；
所述缺口与所述过孔在同一制程形成。
13.如权利要求12所述的阵列基板制造方法，其特征在于，所述以光阻层为掩膜板进行干蚀刻包括：使用第一蚀刻气体在所述保护层上蚀刻形成第一孔及第一缺口，然后转换成第二蚀刻气体在所述源极上继续蚀刻形成第二孔，在栅极绝缘层上形成第二缺口，第一孔与第二孔连通形成所述过孔，第一缺口与第二缺口形成所述缺口。
14.如权利要求13所述的阵列基板制造方法，其特征在于，所述外围桥接金属线为双层金属堆叠结构，其中所述外围桥接金属线的顶层金属刻蚀速率小于底层金属；所述栅极为双层金属堆叠结构，其中所述栅极的顶层金属刻蚀速率小于底层金属，栅极和外围桥接金属线为同一道制程形成。
15.如权利要求14所述的阵列基板制造方法，其特征在于，所述方法还包括，预设副产物浓度范围值；
在蚀刻所述过孔及缺口时检测蚀刻生成的副产物浓度值；当蚀刻生成的副产物浓度值在所述预设副产物浓度范围值内时，停止蚀刻。
CN201680042773.3A 2016-12-30 2016-12-30 阵列基板及阵列基板制造方法 Pending CN107996002A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/113657 WO2018120087A1 (zh) 2016-12-30 2016-12-30 阵列基板及阵列基板制造方法

Publications (1)

Publication Number Publication Date
CN107996002A true CN107996002A (zh) 2018-05-04

Family

ID=62028857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680042773.3A Pending CN107996002A (zh) 2016-12-30 2016-12-30 阵列基板及阵列基板制造方法

Country Status (2)

Country Link
CN (1) CN107996002A (zh)
WO (1) WO2018120087A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616496A (zh) * 2018-11-15 2019-04-12 武汉华星光电半导体显示技术有限公司 Oled触控显示屏的制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1797163A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101038925A (zh) * 2006-02-09 2007-09-19 三星电子株式会社 薄膜晶体管面板及其制造方法
CN101556415A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 像素结构及其制备方法
CN103247633A (zh) * 2012-02-08 2013-08-14 株式会社日本显示器西 电路基板、制造电路基板的方法以及光电装置
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104733384A (zh) * 2013-08-22 2015-06-24 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
CN104966719A (zh) * 2015-06-29 2015-10-07 武汉华星光电技术有限公司 显示面板、薄膜晶体管阵列基板及其制作方法
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
CN105652541A (zh) * 2016-01-20 2016-06-08 深圳市华星光电技术有限公司 阵列基板的制作方法及液晶显示面板
CN106033765A (zh) * 2015-03-17 2016-10-19 上海和辉光电有限公司 有机发光二极管触控显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152188A (ja) * 2001-11-14 2003-05-23 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060054889A1 (en) * 2004-09-16 2006-03-16 Jang-Soo Kim Thin film transistor array panel
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1797163A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101038925A (zh) * 2006-02-09 2007-09-19 三星电子株式会社 薄膜晶体管面板及其制造方法
CN101556415A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 像素结构及其制备方法
CN103247633A (zh) * 2012-02-08 2013-08-14 株式会社日本显示器西 电路基板、制造电路基板的方法以及光电装置
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104733384A (zh) * 2013-08-22 2015-06-24 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106033765A (zh) * 2015-03-17 2016-10-19 上海和辉光电有限公司 有机发光二极管触控显示面板
CN104966719A (zh) * 2015-06-29 2015-10-07 武汉华星光电技术有限公司 显示面板、薄膜晶体管阵列基板及其制作方法
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN105652541A (zh) * 2016-01-20 2016-06-08 深圳市华星光电技术有限公司 阵列基板的制作方法及液晶显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616496A (zh) * 2018-11-15 2019-04-12 武汉华星光电半导体显示技术有限公司 Oled触控显示屏的制作方法
WO2020098010A1 (zh) * 2018-11-15 2020-05-22 武汉华星光电半导体显示技术有限公司 Oled触控显示屏的制作方法
CN109616496B (zh) * 2018-11-15 2020-08-11 武汉华星光电半导体显示技术有限公司 Oled触控显示屏的制作方法

Also Published As

Publication number Publication date
WO2018120087A1 (zh) 2018-07-05

Similar Documents

Publication Publication Date Title
JP5357493B2 (ja) 半導体装置の作製方法
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
TWI569421B (zh) 畫素結構及其製作方法
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
WO2020154876A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
WO2018166190A1 (zh) 阵列基板及其制备方法、显示面板
CN104485333A (zh) 一种ltps阵列基板
CN108807421B (zh) Tft阵列基板的制作方法及tft阵列基板
US20160197191A1 (en) Array Substrate, Method for Fabricating the Same and Display Device
US9653578B2 (en) Thin film transistor, its manufacturing method and display device
CN104952934B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
WO2015096374A1 (zh) 阵列基板及其制作方法、显示装置和薄膜晶体管
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
US8383518B1 (en) Method for forming contact holes
WO2016078169A1 (zh) 薄膜晶体管的制造方法
WO2016023303A1 (zh) 阵列基板及其制造方法、显示装置
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
CN107735853A (zh) 薄膜晶体管制造方法及阵列基板
CN107910301B (zh) 显示基板的制作方法、显示基板及显示装置
CN106206623A (zh) 一种显示基板、其制作方法、显示面板及显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
JP6134766B2 (ja) 垂直型薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Ruoyu Technology Co.,Ltd.

Address before: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN ROYOLE TECHNOLOGIES Co.,Ltd.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180504

WD01 Invention patent application deemed withdrawn after publication