CN102117836B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN102117836B
CN102117836B CN201010226031.0A CN201010226031A CN102117836B CN 102117836 B CN102117836 B CN 102117836B CN 201010226031 A CN201010226031 A CN 201010226031A CN 102117836 B CN102117836 B CN 102117836B
Authority
CN
China
Prior art keywords
semiconductor layer
gate
drain
source
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010226031.0A
Other languages
English (en)
Other versions
CN102117836A (zh
Inventor
许宰硕
徐知延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102117836A publication Critical patent/CN102117836A/zh
Application granted granted Critical
Publication of CN102117836B publication Critical patent/CN102117836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管，所述薄膜晶体管用于增大沟道区域的电导率并抑制背沟道区域的漏电流，以及包括所述薄膜晶体管的显示装置。根据一个实施方式，所述薄膜晶体管包括布置在基板上的栅极；在基板上相互隔开的源极和漏极；使栅极与源极和漏极绝缘的栅极绝缘膜；和通过栅极绝缘膜与栅极绝缘的半导体层，所述半导体层包括沟道区域和背沟道区域，所述半导体层由(In2O3)x(Ga2O3)y(ZnO)z(0≤x≤5，0≤y≤5，0≤z≤5)制成，其中在所述半导体层的沟道区域中X或Z大于Y，而在所述半导体层的背沟道区域中Y大于X和Z。

Description

薄膜晶体管
相关申请的交叉引用
本申请要求2009年12月31日递交的韩国专利申请第10-2009-0135447号的优先权，将其在此以引用的方式引入，就如同其在本文中进行了完整陈述。
技术领域
本发明涉及薄膜晶体管，更具体而言，本发明涉及用于增大沟道区域的电导率并抑制背沟道区域的漏电流的薄膜晶体管。
背景技术
随着对供信息依赖性用户使用的各种形式的显示装置的需求的增加，大量对诸如液晶显示器(LCD)、等离子体显示板(PDP)、电致发光显示器(ELD)、场发射显示器(FED)和真空荧光显示器(VFD)等平板显示装置的研究正在积极地进行。
薄膜晶体管(TFT)广泛用作构成LCD等显示装置的各像素的开关装置，所述薄膜晶体管具有设置在半导体层上的沟道区域，所述半导体层布置在具有绝缘表面的基板上。
通常用于显示装置的薄膜晶体管的电流电压性质受到诸如薄膜晶体管中的半导体层和栅极绝缘膜的特性、栅极绝缘膜与半导体层之间的界面性质、薄膜晶体管中的半导体层与源极-漏极之间的欧姆接触性质以及场效应电子迁移率等因素的影响。
当将不低于阈值电压的电压施加至薄膜晶体管的栅极时，活动载流子（自由电子）通过场效应被诱导至半导体层中，并因源极和漏极之间形成的偏压所致而移动，由此电流流经薄膜晶体管，后者随之进入导通态。
薄膜晶体管的半导体层通常由非晶硅或多晶硅等半导体材料制成。半导体层由非晶硅制成时，实现电路在高速下运行将由于低迁移率而变得困难，这是不利的。由多晶硅制成的半导体层具有较高的迁移率，但由于不均一的阈值电压所致需要额外的补偿电路，这是不利的。
使用低温多晶硅(LTPS)制造薄膜晶体管的常用方法不适于大型基板，因为激光热处理等过程昂贵，且难以控制薄膜晶体管的特性。为解决这些问题，目前正在进行将氧化物用于半导体层的研究。
与硅半导体层相比，氧化物半导体层通常显示出优异的迁移率和较高的I开/I关比。不过，当半导体层全部由氧化物制成时，其沟道区域的电导率增大，同时其背沟道区域的电导率也增大。也就是说，当使用氧化物形成全部半导体层时，所述半导体层的沟道区域和背沟道区域由相同组分制成。鉴于此，在沟道区域的电导率增大时，处于断开状态的背沟道区域中产生的通过泄露通道的漏电流增大。另一方面，如果降低电导率以抑制背沟道区域中的漏电流，则沟道区域中的电导率也降低，由此造成薄膜晶体管的性质劣化。
如此，当半导体层完全由氧化物等相同材料制成时，由此使得沟道区域和背沟道区域之间顾此失彼，这限制了具有该半导体层的薄膜晶体管的工作性质的改善。
发明内容
因此，本发明涉及薄膜晶体管，所述薄膜晶体管基本上避免了由于现有技术的局限和缺点所带来的一个或多个问题。
本发明的一个目的是提供一种薄膜晶体管，所述薄膜晶体管能够增大沟道区域的电导率并防止背沟道区域的漏电流。
本发明的另一个目的是提供诸如具有多个薄膜晶体管的液晶显示器装置等的显示装置，其改善了所述显示装置的特性。
为实现这些目的和其他优点并根据本发明的目的，正如本文中具体体现和概括描述的，提供了根据一个实施方式的薄膜晶体管，所述薄膜晶体管包括：布置在装置基板上的栅极；在所述基板上相互隔开的源极和漏极；使所述栅极与所述源极和漏极绝缘的栅极绝缘膜；和通过所述栅极绝缘膜与所述栅极绝缘的半导体层，所述半导体层包括沟道区域和背沟道区域，所述半导体层由(In2O3)x(Ga2O3)y(ZnO)z(0≤x≤5，0≤y≤5，0≤z≤5)制成，其中在所述半导体层的所述沟道区域中X或Z大于Y，和在所述半导体层的所述背沟道区域中Y大于X和Z。根据一个实施方式，X、Y和Z可以为任何值，例如，整数、有理数等。
所述栅极可具有下栅极结构，其中沟道区域布置在半导体层之下，背沟道区域布置在半导体层之上。所述栅极还可具有上栅极结构，其中背沟道区域布置在半导体层之下，沟道区域布置在半导体层之上。此外，在半导体层的沟道区域中X可大于Z，或者在半导体层的沟道区域中X可等于Z。
根据一个实施方式，栅极布置在装置基板上，栅极绝缘膜布置在设置有栅极的装置基板上，源极和漏极布置在栅极绝缘膜上以致源极和漏极与栅极部分交叠，半导体层布置在栅极绝缘膜上以致半导体层覆盖源极和漏极。
根据一个实施方式，栅极布置在装置基板上，栅极绝缘膜布置在设置有栅极的装置基板上，半导体层布置在栅极绝缘膜上以致半导体层与栅极交叠，源极和漏极布置在半导体层上以致源极和漏极相互隔开并与栅极部分交叠。
根据一个实施方式，源极和漏极在装置基板上相互隔开，半导体层布置在装置基板上以致半导体层覆盖源极和漏极，栅极绝缘膜布置在设置有半导体层的装置基板上，栅极布置在栅极绝缘膜上以致栅极与源极和漏极部分交叠。
根据一个实施方式，半导体层布置在装置基板上，源极和漏极在半导体层上相互隔开，栅极绝缘膜布置在设置有源极和漏极的半导体层上，栅极布置在栅极绝缘膜上以致栅极与源极和漏极部分交叠。
应当理解本发明的以上概述和以下详细描述是示例性和解释性的，并旨在对所要求保护的本发明提供更多说明。
附图说明
附图包括在本文中以提供对本发明的进一步理解，将其引入并构成本申请的一部分，所述附图描述了本发明的实施方式并与说明书一起用于解释本发明的原理。在所述图中：
图1A和1B分别是图示根据本发明第一和第二实施方式的具有下栅极结构的薄膜晶体管的截面图；
图1C和1D分别是图示根据本发明第三和第四实施方式的具有上栅极结构的薄膜晶体管的截面图；
图2是根据本发明一个实施方式的In2O3-ZnO-Ga2O3三元体系中通过霍耳效应绘制的迁移率和载流子水平的图的实例；和
图3是比较现有技术和本发明一个实例的效果的图的实例。
具体实施方式
下面将参考附图描述根据本发明各实施方式的薄膜晶体管(TFT)。
根据本发明一个实施方式的薄膜晶体管(TFT)包括栅极、栅极绝缘膜、氧化物半导体层和相互隔开的源极和漏极。氧化物半导体层由沟道区域和背沟道区域所限定。
所述半导体层可以由ZnO、Ga2O3、In2O3或其组合形成。
当半导体层的沟道区域布置在下部时，半导体层的下部包含的Zn或In（摩尔%）多于Ga（摩尔%）以增大沟道区域的电导率，而布置有背沟道区域的半导体层的上部包含的Ga（摩尔%）多于Zn和In（摩尔%）以减小背沟道区域的电导率。
作为选择，当半导体层的沟道区域布置在上部时，半导体层的上部包含的Zn或In（摩尔%）多于Ga（摩尔%），以增大沟道区域的导电率，而布置有背沟道区域的半导体层的下部包含的Ga（摩尔%）多于Zn或In（摩尔%）。
下面将详细探讨本发明优选实施方式的薄膜晶体管。
图1A和1B分别是图示根据本发明的第一和第二实施方式的具有下栅极结构的薄膜晶体管的截面图。图1C和1D分别是图示根据本发明第三和第四实施方式的具有上栅极结构的薄膜晶体管的截面图。
参考图1A，根据第一实施方式的设置有下栅极结构的薄膜晶体管(TFT)包括装置基板110、布置在装置基板110上的栅极122、布置在栅极122上的栅极绝缘膜114、和在栅极绝缘膜114上相互隔开的源极126和漏极128以及覆盖源极126和漏极128的半导体层124。薄膜晶体管的所有元件以运转方式配置。此外，在第一至第四实施方式中，装置基板110、210、310或410可以是LCD、PDP、ELD、FED、VFD或OLED等显示装置中的基板，或是其他电子装置中的基板。
栅极122由金属制成，并处于例如岛状形式或其它形式。构成栅极122的金属可具有层积结构。
栅极绝缘膜114由位于设置有栅极122的装置基板110的整个表面上的氮化硅层、氧化硅层或氮化硅氧化物层构成。栅极绝缘膜114增大了装置基板110与栅极绝缘膜114之间的附着力，并防止了杂质由装置基板110至半导体层124的扩散以及栅极122的氧化。
源极126和漏极128由金属制成，在栅极绝缘膜114上相互隔开。此时，源极126的一端和漏极128的一端与栅极122交叠。构成源极126和漏极128的金属可具有层积结构。
半导体层124布置在栅极绝缘膜114上以致其覆盖源极126和漏极128。半导体层124包括在相互隔开的源极126和漏极128之间形成沟道区域(C)的下部区域，和形成有背沟道区域(BC)的上部区域。
半导体层124由氧化物形成。构成半导体层124的氧化物可以是(Ga2O3)x(In2O3)1-x、(In2O3)x(ZnO)1-x、(ZnO)x(Ga2O3)1-x或(In2O3)x(Ga2O3)y(ZnO)z，其中0≤x≤5，0≤y≤5，0≤z≤5。此处，x、y和z可以是任何值，例如，整数、有理数等。
根据第二实施方式，参考图1B，具有下栅极结构的薄膜晶体管(TFT)包括装置基板210、布置在装置基板210上的栅极222、布置在栅极222上的栅极绝缘膜214、栅极绝缘膜214上与栅极222交叠的半导体层224、和半导体层224上相互隔开的源极226和228。图1B的薄膜晶体管的所有元件以运转方式配置。
栅极222由金属制成，并处于例如岛状形式或其它形式。构成栅极222的金属可具有层积结构。栅极绝缘膜214由位于设置有栅极222的整个表面上的氮化硅层、氧化硅层或氮化硅氧化物层构成。
半导体层224布置在栅极绝缘膜214上以致半导体层224与栅极222交叠。半导体层224包括下部区域——该区域包括其中的半导体层224与栅极222交叠的沟道区域(C)，和在半导体层224中的相互隔开的源极226和漏极228之间形成背沟道区域(BC)的上部区域。
半导体层224由氧化物形成。构成半导体层224的氧化物可以是(Ga2O3)x(In2O3)1-x、(In2O3)x(ZnO)1-x、(ZnO)x(Ga2O3)1-x或(In2O3)x(Ga2O3)y(ZnO)z，其中0≤x≤5，0≤y≤5，0≤z≤5。此处，x、y和z可以是任何值，例如，整数、有理数等。
源极226和漏极228由金属制成，在半导体层224上相互隔开。此时，源极226的一端和漏极228的一端与栅极222交叠。构成源极226和漏极228的金属可具有层积结构。
根据第三实施方式，参考图1C，具有上栅极结构的薄膜晶体管(TFT)包括在装置基板310上相互隔开的源极326和漏极328，布置在装置基板310上以与源极326和漏极328交叠或覆盖源极326和漏极328的半导体层324、布置在半导体层324上的栅极绝缘膜314和布置在栅极绝缘膜314上的栅极322，由此栅极322部分与在装置基板310的整个表面上布置的源极326和漏极328交叠。
源极326和漏极328由金属制成，在装置基板310上相互隔开。源极326的一端和漏极328的一端通过布置在栅极322的下面而与栅极322交叠。构成源极326和漏极328的金属可具有层积结构。
半导体层324由氧化物制成，并布置在装置基板310上以致其与源极326和漏极328交叠或覆盖源极326和漏极328。半导体层324包括在相互隔开的源极326和漏极328之间布置有背沟道区域(BC)的下部区域，和包括有与栅极绝缘膜314接触的沟道区域C的上部区域。
构成半导体层324的氧化物可以是(Ga2O3)x(In2O3)1-x、(In2O3)x(ZnO)1-x、(ZnO)x(Ga2O3)1-x或(In2O3)x(Ga2O3)y(ZnO)z，其中0≤x≤5，0≤y≤5，0≤z≤5。此处，x、y和z可以是任何值，例如，整数、有理数等。
栅极绝缘膜314由位于设置有源极326和漏极328以及半导体层324的装置基板310的整个表面上的氮化硅层、氧化硅层或氮化硅氧化物层构成。栅极322例如以岛状形式或其它形式形成在半导体层324上以致其与源极326和漏极328部分交叠。构成栅极322的金属可具有层积结构。
根据第四实施方式，参考图1D，具有上栅极结构的薄膜晶体管(TFT)包括装置基板410、布置在装置基板410上的半导体层424、在半导体层424上相互隔开的源极426和漏极428、布置在设置有源极426和漏极428的半导体层424上的栅极绝缘膜414和布置在栅极绝缘膜414上的栅极422，由此栅极422与布置在半导体层424上的源极426和漏极428部分交叠。
半导体层424由氧化物制成，并在装置基板410上形成。半导体层424包括形成有背沟道区域(BC)的下部区域，和其中沟道区域(C)与布置在相互隔开的源极426和漏极428之间和之上的栅极绝缘膜414接触的上部区域。
构成半导体层424的氧化物可以是(Ga2O3)x(In2O3)1-x、(In2O3)x(ZnO)1-x、(ZnO)x(Ga2O3)1-x或(In2O3)x(Ga2O3)y(ZnO)z，其中0≤x≤5，0≤y≤5，0≤z≤5。此处，x、y和z可以是任何值，例如，整数、有理数等。
源极426和漏极428由金属制成，并在栅极绝缘膜414上相互隔开。源极426的一端和漏极428的一端与栅极422交叠。构成源极426和漏极428的金属可具有层积结构。
栅极绝缘膜414使用氮化硅层、氧化硅层或氮化硅氧化物层形成在装置基板410的整个表面上。栅极422以例如岛状形式或其它形式形成在半导体层424上，以致其与源极426和漏极428部分交叠。构成栅极422的金属可具有层积结构。
在本发明的各实施方式中，半导体层（例如124、224、324、424）可使用已知技术形成。例如，半导体层可以使用涂层法施用至栅极绝缘层或基板上。在那样的情况中，不同的材料可以在涂布过程中混合施用以提供具有分别由不同材料构成的第一和第二区域的半导体层。在一个实例中，当将用于半导体层的第一材料涂布在栅极绝缘层或基板上时，随后可加入用于半导体层的第二材料，从而以第一和第二材料的混合物选择性地涂布在栅极绝缘层或基板的某些区域中。结果，可以形成本发明的半导体层。在另一个实例中，具有不同材料的第一和第二半导体子层可以形成在栅极绝缘层或基板上，以提供本发明的半导体层。
图2是根据本发明一个实施方式的In2O3-ZnO-Ga2O3三元体系中通过霍耳效应绘制的迁移率和载流子水平的图的实例。基于在实验过程中改变X的值而得到的一些测定值生成该图。
参考图2，当In和Zn增加时，迁移率和载流子水平升高。当Ga增加时，迁移率和载流子水平降低。因此，关于本发明第一和第二实施方式的具有下栅极结构的薄膜晶体管，半导体层124或224的下部区域基于沟道区域(C)而包含大量的A区组分，而半导体层124或224的上部区域基于背沟道区域(BC)而包含大量的B区组分。
也就是说，关于第一和第二实施方式的具有下栅极结构的薄膜晶体管，基于沟道区域(C)，半导体层124或224的下部区域包含的ZnO或In2O3(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层124或224的上部区域包含的Ga2O3(摩尔%)多于ZnO或In2O3(摩尔%)。
具体而言，当半导体层124或224由(In2O3)x(ZnO)1-x构成时，基于沟道区域(C)，半导体层124的下部区域包含的In2O3(摩尔%)的量等于或大于ZnO(摩尔%)的量。
同样，当半导体层124或224由(Ga2O3)x(In2O3)1-x构成时，基于沟道区域(C)，半导体层124或224的下部区域包含的In2O3(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层124或224的上部区域包含的Ga2O3(摩尔%)多于In2O3(摩尔%)。
同样，当半导体层124或224由(ZnO)x(Ga2O3)1-x构成时，基于沟道区域(C)，半导体层124或224的下部区域包含的ZnO(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层124或224的上部区域包含的Ga2O3(摩尔%)多于ZnO(摩尔%)。
同样，当半导体层124或224由(In2O3)x(ZnO)y(Ga2O3)Z构成时，基于沟道区域(C)，半导体层124或224的下部区域包含的ZnO(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层124或224的上部区域包含的Ga2O3(摩尔%)多于In2O3(摩尔%)或ZnO(摩尔%)。
对于构成半导体层124或224的氧化物，x、y和z如下：0≤x≤5，0≤y≤5，0≤z≤5。
关于本发明第三和第四实施方式的具有上栅极结构的薄膜晶体管，半导体层324或424的上部区域基于沟道区域(C)而包含大量的A区组分，而其下部区域基于背沟道区域(BC)而包含大量的B区组分。也就是说，半导体层324或424的上部区域基于沟道区域(C)而包含的ZnO或In2O3(摩尔%)多于Ga2O3(摩尔%)，而半导体层324或424的下部区域基于背沟道区域(BC)而包含的Ga2O3(摩尔%)多于ZnO或In2O3(摩尔%)。
具体而言，当半导体层324或424由(In2O3)x(ZnO)1-x构成时，基于沟道区域(C)，半导体层324或424的上部区域包含的In2O3(摩尔%)的量等于或大于ZnO(摩尔%)的量。
同样，当半导体层324或424由(Ga2O3)x(In2O3)1-x构成时，基于沟道区域(C)，半导体层324或424的上部区域包含的In2O3(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层324或424的下部区域包含的Ga2O3(摩尔%)多于In2O3(摩尔%)。
同样，当半导体层324或424由(ZnO)x(Ga2O3)1-x构成时，基于沟道区域(C)，半导体层324或424的上部区域包含的ZnO(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层324或424的下部区域包含的Ga2O3(摩尔%)多于ZnO(摩尔%)。
同样，当半导体层324或424由(In2O3)x(ZnO)y(Ga2O3)Z构成时，基于沟道区域(C)，半导体层324或424的上部区域包含的In2O3或ZnO(摩尔%)多于Ga2O3(摩尔%)，而基于背沟道区域(BC)，半导体层324或424的下部区域包含的Ga2O3(摩尔%)多于In2O3(摩尔%)或ZnO(摩尔%)。
在构成半导体层324或424的氧化物中，x、y和z如下：0≤x≤5，0≤y≤5，0≤z≤5。
如此，基于沟道区域(C)，具有下栅极结构的薄膜晶体管(TFT)在半导体层的下部区域包含比Ga更多的Zn或In（以增大迁移率和载流子水平），而基于背沟道区域(BC)，在半导体层的上部区域包含比In或Zn更多的Ga（与氧的结合强度更高）。
同样，基于沟道区域(C)，具有上栅极结构的薄膜晶体管(TFT)在半导体层的上部区域包含比Ga更多的Zn或In（以增大迁移率和载流子水平），而基于背沟道区域(BC)，在半导体层的下部区域包含比In或Zn更多的Ga（以减小迁移率和载流子水平）。
因此，关于本发明的具有上栅极结构的薄膜晶体管和具有下栅极结构的薄膜晶体管，由于半导体层的沟道区域(C)的电导率增加，所以断开状态的半导体层的背沟道区域(BC)中由氧损失导致的载流子的生成受到抑制，并且通过泄露通道的漏电流减少，由此改善了薄膜晶体管(TFT)的性质。
同时，半导体层124、224、324或424的沟道区域(C)和背沟道区域(BC)并不限于图中所示的圆点，而可具有扩大的范围或具有不同的形状和/或大小。
图3是比较现有技术的薄膜晶体管（装置A和B）和根据本发明一个实例的薄膜晶体管（装置C）的效果的图的实例。参考图3，根据本发明一个实例的薄膜晶体管（装置C）包括如上文所述的具有下部区域和上部区域的半导体层，其中设置有沟道区域的下部区域由例如(In2O3)4(ZnO)4(Ga2O3)1制成，设置有背沟道区域的上部区域由例如(In2O3)1.7(ZnO)3.3(Ga2O3)5制成。在该实例中，与半导体层的整个区域由(In2O3)4(ZnO)4(Ga2O3)1制成的现有技术的装置A相比，本发明的薄膜晶体管（装置C）显示了较低的切断电流，而与半导体层的整个区域由(In2O3)1.7(ZnO)3.3(Ga2O3)5制成的现有技术的装置B相比，显示了较高的切断电流。
因此，本发明的薄膜晶体管增大了导通电流和迁移率，并抑制了漏电流，由此改善了薄膜晶体管的工作性质。
本发明的薄膜晶体管的栅极结构不限于前述实施方式的结构，而可以是单栅极或双栅极。本发明的薄膜晶体管可用于集成电路，或包括该集成电路的结构体，如显示面板（例如，平板显示器如LCD、PDP、ELD、FED、VFD或OLED）。例如，本发明的LCD包括多个根据以上本发明任何实施方式所讨论的TFT和其他已知的元件，如数据线、栅极线、像素区、液晶层、黑色矩阵层(black matrix layer)、滤色片等等。同样，PDP、ELD、FED、VFD或OLED包括多个根据以上本发明任何实施方式所讨论的TFT和其他已知的元件。
对于本领域技术人员显而易见的是可在不背离本发明的实质或范围的条件下获得本发明的各种改进和变化。因此，倘若本发明的改进和变化进入了所附权利要求和其等价变换的范围内，则本发明将涵盖所述改进和变化。

Claims (17)

1.一种薄膜晶体管，所述薄膜晶体管包括：
布置在基板上的栅极；
在所述基板上相互隔开的源极和漏极；
使所述栅极与所述源极和漏极绝缘的栅极绝缘层；和
通过所述栅极绝缘层与所述栅极绝缘的半导体层，所述半导体层包括第一区域和第二区域，所述半导体层由(In2O3)x(Ga2O3)y(ZnO)z制成，其中0≤x≤5，0≤y≤5，0≤z≤5，
其中在所述半导体层的所述第一区域中X或Z大于Y，和
在所述半导体层的所述第二区域中Y大于X和Z，
所述第一和第二区域分别是沟道区域和背沟道区域，并且在所述背沟道区域中X和Z中的至少一个不为0。
2.如权利要求1所述的薄膜晶体管，其中所述栅极具有下栅极结构，其中所述沟道区域布置在所述半导体层中的所述源极和漏极之间，所述背沟道区域布置在所述沟道区域上方。
3.如权利要求1所述的薄膜晶体管，其中所述栅极具有上栅极结构，其中所述背沟道区域布置在所述半导体层中的所述源极和漏极之间，所述沟道区域布置在所述背沟道区域上方。
4.如权利要求1所述的薄膜晶体管，其中在所述半导体层的所述第一区域中X大于Z。
5.如权利要求1所述的薄膜晶体管，其中在所述半导体层的所述第一区域中X等于Z。
6.如权利要求1所述的薄膜晶体管，其中在所述基板上布置所述栅极，
在设置有所述栅极的所述基板上布置所述栅极绝缘层，
在所述栅极绝缘层上布置所述源极和漏极，其中所述源极和漏极与所述栅极部分交叠，和
在所述栅极绝缘层上布置所述半导体层，其中所述半导体层覆盖所述源极和漏极。
7.如权利要求1所述的薄膜晶体管，其中在所述基板上布置所述栅极，
在设置有所述栅极的所述基板上布置所述栅极绝缘层，
在所述栅极绝缘层上布置所述半导体层，其中所述半导体层与所述栅极交叠，和
在所述半导体层上布置所述源极和漏极，其中所述源极和漏极相互隔开并与所述栅极部分交叠。
8.如权利要求1所述的薄膜晶体管，其中所述源极和漏极在所述基板上相互隔开，
在所述基板上布置所述半导体层，其中所述半导体层覆盖所述源极和漏极，
在设置有所述半导体层的所述基板上布置所述栅极绝缘层，和
在所述栅极绝缘层上布置所述栅极，其中所述栅极与所述源极和漏极部分交叠。
9.如权利要求1所述的薄膜晶体管，其中在所述基板上布置所述半导体层，
所述源极和漏极在所述半导体层上相互隔开，
在设置有所述源极和漏极的所述半导体层上布置所述栅极绝缘层，和
在所述栅极绝缘层上布置所述栅极，其中所述栅极与所述源极和漏极部分交叠。
10.一种薄膜晶体管，所述薄膜晶体管包括：
布置在基板上的栅极；
在所述基板上相互隔开的源极和漏极；
使所述栅极与所述源极和漏极绝缘的栅极绝缘层；
通过所述栅极绝缘层与所述栅极绝缘的半导体层，所述半导体层包括第一区域和第二区域，
其中所述第一区域包含的ZnO和In2O3中的至少一种多于Ga2O3，和
其中所述第二区域包含的Ga2O3多于ZnO和In2O3中的至少一种，
其中所述第一区域是沟道区域，所述第二区域是背沟道区域，在所述背沟道区域中ZnO和In2O3中的至少一种的量不为0。
11.一种显示装置，所述显示装置包括：
包括多个薄膜晶体管的显示板，
所述薄膜晶体管中的每一个包括：
布置在基板上的栅极；
在所述基板上相互隔开的源极和漏极；
使所述栅极与所述源极和漏极绝缘的栅极绝缘层；和
通过所述栅极绝缘层与所述栅极绝缘的半导体层，所述半导体层包括第一区域和第二区域，
其中所述第一区域包含的ZnO和In2O3中的至少一种多于Ga2O3，和
其中所述第二区域包含的Ga2O3多于ZnO和In2O3中的至少一种，
其中所述第一区域是沟道区域，和所述第二区域是背沟道区域，在所述背沟道区域中ZnO和In2O3中的至少一种的量不为0。
12.如权利要求11所述的显示装置，其中所述栅极具有下栅极结构，其中所述下栅极结构包括：
形成在基板上的栅极；和
覆盖所述栅极的所述栅极绝缘层，
其中所述栅极处于所述源极和漏极的下方。
13.如权利要求12所述的显示装置，其中所述源极和漏极形成在所述栅极绝缘层上并由所述半导体层覆盖，所述半导体层中的沟道区域形成在所述半导体层下部的所述源极和漏极之间。
14.如权利要求12所述的显示装置，其中所述半导体层形成在所述栅极绝缘层上，所述源极和漏极形成在所述半导体层上，沟道区域形成在所述半导体层的下部。
15.如权利要求11所述的显示装置，其中所述栅极具有上栅极结构，其中所述上栅极结构包括：
在形成于基板上的所述半导体层上形成的所述栅极绝缘层；和
形成在所述栅极绝缘层上的所述栅极，
其中所述栅极形成在所述源极和漏极的上方。
16.如权利要求15所述的显示装置，其中所述源极和漏极形成在所述基板上并由所述半导体层覆盖，沟道区域形成在所述半导体层的上部。
17.如权利要求15所述的显示装置，其中所述源极和漏极形成在所述半导体层上并由所述栅极绝缘层覆盖，沟道区域形成在所述半导体层的上部。
CN201010226031.0A 2009-12-31 2010-07-06 薄膜晶体管 Active CN102117836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0135447 2009-12-31
KR1020090135447A KR101603246B1 (ko) 2009-12-31 2009-12-31 박막 트랜지스터

Publications (2)

Publication Number Publication Date
CN102117836A CN102117836A (zh) 2011-07-06
CN102117836B true CN102117836B (zh) 2013-06-05

Family

ID=44186318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010226031.0A Active CN102117836B (zh) 2009-12-31 2010-07-06 薄膜晶体管

Country Status (3)

Country Link
US (1) US8779426B2 (zh)
KR (1) KR101603246B1 (zh)
CN (1) CN102117836B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWM441878U (en) * 2012-03-13 2012-11-21 Inv Element Inc Embedded touch display panel structure
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102078991B1 (ko) * 2012-08-01 2020-02-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
US9240354B2 (en) 2012-11-14 2016-01-19 Globalfoundries Inc. Semiconductor device having diffusion barrier to reduce back channel leakage
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN106783887B (zh) * 2017-01-03 2019-12-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102187129B1 (ko) * 2019-07-23 2020-12-04 연세대학교 산학협력단 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管
CN101350313A (zh) * 2007-07-16 2009-01-21 三星Sdi株式会社 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8566246B2 (en) * 2007-05-30 2013-10-22 Red Hat, Inc. Hosted system monitoring service
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
TWI508304B (zh) * 2008-11-28 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管
CN101350313A (zh) * 2007-07-16 2009-01-21 三星Sdi株式会社 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管

Also Published As

Publication number Publication date
KR20110078596A (ko) 2011-07-07
US20110156021A1 (en) 2011-06-30
CN102117836A (zh) 2011-07-06
US8779426B2 (en) 2014-07-15
KR101603246B1 (ko) 2016-03-15

Similar Documents

Publication Publication Date Title
JP7456042B2 (ja) 半導体装置
CN102117836B (zh) 薄膜晶体管
CN101621076B (zh) 薄膜晶体管及其制造方法和平板显示装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
TWI575663B (zh) 半導體裝置
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
US20120001167A1 (en) Thin film transistor and display device
US8779478B2 (en) Thin film transistor
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2014063141A (ja) 半導体装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US9117705B2 (en) Thin-film transistor active device
CN105575803B (zh) 场效应晶体管的制造方法
KR20100082935A (ko) 박막트랜지스터 및 그 제조방법
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
CN113348562B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
CN115425070B (zh) 一种氧化物薄膜晶体管、阵列基板、显示面板和电子设备
JP5319816B2 (ja) 薄膜半導体装置と薄膜半導体装置を用いた表示装置
CN118866692B (zh) 一种金属氧化物薄膜晶体管器件的制备方法及器件
KR20150138881A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20180010207A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant