KR950008453B1 - 내부전원전압 발생회로 - Google Patents

내부전원전압 발생회로 Download PDF

Info

Publication number
KR950008453B1
KR950008453B1 KR1019920005350A KR920005350A KR950008453B1 KR 950008453 B1 KR950008453 B1 KR 950008453B1 KR 1019920005350 A KR1019920005350 A KR 1019920005350A KR 920005350 A KR920005350 A KR 920005350A KR 950008453 B1 KR950008453 B1 KR 950008453B1
Authority
KR
South Korea
Prior art keywords
power supply
voltage
supply voltage
internal power
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920005350A
Other languages
English (en)
Other versions
KR930020449A (ko
Inventor
서영호
김석빈
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920005350A priority Critical patent/KR950008453B1/ko
Priority to TW082101970A priority patent/TW217476B/zh
Priority to US08/035,761 priority patent/US5321653A/en
Priority to RU93004646A priority patent/RU2137178C1/ru
Priority to JP5073697A priority patent/JPH06103793A/ja
Priority to EP93302561A priority patent/EP0564280B1/en
Priority to CN93103554A priority patent/CN1043694C/zh
Priority to DE69321017T priority patent/DE69321017T2/de
Publication of KR930020449A publication Critical patent/KR930020449A/ko
Application granted granted Critical
Publication of KR950008453B1 publication Critical patent/KR950008453B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

내부전원전압 발생회로
제1도는 종래 기술에 의한 내부전원전압 발생회로.
제2도는 본 발명에 의한 내부전원전압 발생회로.
제3도는 제2도에서의 저 전원전압 레퍼런스회로의 실시예.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 고집적 반도체 메모리 장치내에 구비되는 내부전원전압 발생회로에 관한 것이다.
반도체 메모리 장치가 고집적화 됨에 따라 칩(chip)내에 구성되는 각 트랜지스터등의 소자의 크기는 점점 작아지게 된다. 이에 따라 상기의 작아진 트랜지스터등에 작아지기 이전에 인가되던 외부전원전압을 그대로 인가할시에는 강한 전계(electric field)의 형성등 칩내부에 인가되는 스트레스(stress)가 커지게 되어 상기의 각 트랜지스터등의 불량 발생증가를 초래하게 된다. 따라서 16M(mega : 106)급 이상의 고집적 반도체메모리 장치에서는 외부전원전압을 칩 내부에서 소정의 레벨로 강하시켜 칩내의 동작 전원전압으로 사용하도록 내부전원전압 발생회로의 탑재를 필수적으로 하고 있다. 예를 들어 16M급의 반도체 메모리 장치에서는 약 5V로 인가되는 외부전원전압을 4V로 강하시킨 내부전원전압을 사용하고 있으며 16M급 이상의 반도체 메모리 장치에서는 외부전원전압과 더불어 내부전원전압도 더욱 낮아지게 사용될 추세이다. 상기 외부전원전압을 소정 레벨로 강하된 내부전원전압으로 전환하여 사용하기 위해서는 칩내에 내부전원전압을 일정하게 출력시키기위한 내부전원전압 발생회로를 구비해야 하며, 종래에 제시된 내부전원전압 발생회로를 제1도에 도시하였다.
상기 제1도의 구성은, 소정의 원하는 내부전원전압을 발생시키도록 하기 위하여 소정의 비교용 기준전압(Vref)을 발생시키는 동작전압 레퍼런스회로(100)와, 상기의 내부전원전압과 기준전압(Vref)을 입력하여 비교하고 그 결과에 따라 상기 내부전원전압의 출력량을 제어하기 위한 차동증폭기등으로 이루어진 비교기(200)와, 상기 비교기(200)의 제어에 따라 외부전원전압(ext.VCC)을 내부전원전압(int.VCC)으로 출력하기 위한 드라이버(90)와, 번-인(burn-in)용 전압 레퍼런스회로(300)로 이루어진다. 상기 구성에 따른 동작특성은 다음과 같다.
상기 드라이버(90)의 출력단을 통해 출력되는 내부전원전압(int.VCC)이 칩내의 각 메모리 소자부(도시되지 않음)에 인가됨과 동시에 상기 비교기(200)의 일입력으로도 연결된다. 그래서 각 메모리 소자부에서 상기의 내부전원전압(int.VCC)을 사용하여 상기 내부전원전압(int.VCC)이 소정의 레벨 이하로 강하되면 이는 바로 상기 비교기(200)에 감지되어 상기 비교기(200)의 출력 전압인 G1의 전압 레벨이 낮아지고 이에따라 상기 드라이버(90)는 더 크게 "턴온(turn-on)"되어 상기 내부전원전압(int.VCC)을 다시 보상하게 된다. 그리고 상기 내부전원전압(int.VCC)이 상기 기준전압(Vref)보다 높은 레벨로 상승하면 이는 바로 상기 비교기(200)에 감지되어 상기 비교기(200)의 출력 전압인 G1의 전압 레벨이 높아지고, 이에따라 상기 드라이버(90)는 "턴오프(tum-off)"되는 방향으로 동작되어 상기 내부전원전압(int.VCC)을 상기 기준전압(Vref)레벨로 강하하여 유지시킨다. 한편 상기 비교기(200)의 동작특성은 이 분야에 공지된 사항이므로 이에 관한 상세한 설명은 생략한다.
또한 번-인(이는 이 분야에 사용되는 전문 용어로서 칩의 완성이 끝나면 불량칩을 단시간에 쉽게 발견하기 위하여 칩의 사양에 규정된 외부전원전압 이상의 고전압을 장시간 고온 상태에서 인가하는 테스트 방법으로, 이렇게 되면 칩내의 각 구성소자에 인가되는 스트레스가 가중되어 초기에 불량을 쉽게 걸러 낼 수 있다)시 번-인 전압 이상이 외부전원전압에 인가될 때에는, 번-인용 전압 레퍼런스회로(300)의 출력전압인 G3이 "하이"상태가 되어 드라이버용 인버터(I1,I2)를 통해서 트랜스미션게이트(N4,P3)를 "턴오프"시키고, 풀다운 트랜지스터(N5)를 "턴온"시킨다. 그래서 상기 드라이버(90)를 통해 외부전원전압(ext.VCC)이 칩내부에 직접 전달되고, 동시에 상기 비교기(200)의 출력전압인 G1은 상기 드라이버(90)의 게이트 전압인 G2에 영향을 미치지 못하게 된다. 이와 같이 상기 제1도와 같은 종래 회로를 탑재하는 반도체 메모리 장치에서는 전원만 공급되면 바로 상기 내부전원 발생회로가 동작해서 외부전원전압(ext.VCC)이 일정 레벨 이상이 되면 일정한 내부전원전압(int.VCC)을 공급하게 된다.
그러나 상기 제1도의 구성을 가지는 종래의 회로 경우에는 외부전원전압(ext.VCC)에 상기 기준전압(Vref) 이하의 저 전압이 인가될 시에는 다음과 같은 문제가 발생된다. 즉, 이때에는 트랜스미션게이트(N4,P3)가 계속 "턴온"되어 있어서(상기 트랜스미션게이트(N4,P3)는 번-인시에만 "턴오프"된다.) 상기 비교기(200)의 출력이 계속 드라이버(90)에 영향을 미치게 된다. 그래서 예를 들어 칩내부에 피크전류(peak current)등이 발생하여 내부전원전압(int.VCC)의 전압 레벨이 변화하면 G2 전압도 변화하므로, 상기 내부전원전압(int.VCC)이 상기 비교기(200)의 영향을 받아 오실레이션(oscillation)되므로서 순간적으로 외부의 인가전압 이하로 강하된다. 그래서 칩 내부의 각 메모리 소자의 동작속도가 느려지게 된다. 특히 저전압 동작에서 일어나는 전원전압 강하현상이므로 고속동작을 수행하여야 하는 메모리 소자의 제품특성에 악영향을 미치게 된다.
따라서 본 발명의 목적은 소정의 기준전압보다 낮은 저 전원전압에서는 칩의 외부전원전압이 바로 칩 내부로 공급되도록 하는 내부전원전압 발생회로를 제공함에 있다.
또한 본 발명의 다른 목적은 소정의 기준전압 이하의 저 전압이 외부전원에 인가될 시에 상기 외부전원전압이 칩 내부로 직접 인가되므로서, 전원의 순간적인 상기 기준전압 이하로의 강하에 의한 칩 내부소자의 동작속도 감소를 방지하는 내부전원전압 발생회로를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은 소정의 기준전압을 출력하는 동작전압 레퍼런스회로와, 상기 기준전압 및 소정의 내부전원전압을 입력하는 비교기와, 상기 비교기의 제어에 의하여 상기 내부전원전압을 출력하는 드라이버를 가지고 소정의 외부전원전압이 인가되면 상기 내부전원전압을 칩 내의 각 메모리 소자부에 공급하는 내부전원전압 발생회로에 있어서, 상기 기준전압 이하의 저 전압이 외부전원에 인가될시에 상기 드라이버를 풀턴온 동작시키도록 하는 소정의 제어신호를 출력하는 저 전압 레퍼런스회로를 구비하고, 상기 제어신호에 의해서 상기 드라이버가 상기 비교기의 출력신호로부터의 연결이 단절되고 외부전원전압이 칩 내부로 바로 공급되도록 하는 내부전원전압 발생회로임을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 의한 내부전원전압 발생회로의 실시예를 제2도에 도시하였다. 그리고 상기 본 발명에 의한 제2도에서의 저 전원전압 레퍼런스회로의 실시예를 제3도에 도시하였다.
본 발명에 의한 내부전원전압 발생회로의 실시예인 제2도의 구성은, 소정의 원하는 내부전원전압을 발생시키도록 하기 위하여 소정의 비교용 기준전압(Vref)을 발생시키는 동작전압 레퍼런스회로(100)와, 상기의 내부전원전압과 기준전압(Vref)을 입력하여 비교하고 그 결과에 따라 상기 내부전원전압의 출력량을 제어하기 위한 차동증폭기로 이루어진 비교기(200)와, 상기 비교기(200)의 출력에 연결되고 상기 비교기(200)의 제어에 따라 외부전원전압(ext.VCC)을 내부전원전압(int.VCC)으로 전환하여 출력하기 위한 드라이버(90)와, 번-인시 상기 비교기의 출력(G1)을 상기 드라이버(90)로부터 단절하고 상기 드라이버(90)을 풀턴온시키는 번-인(burn-in)용 전압 레퍼런스회로(300)와, 상기 기준전압 이하의 저 전압이 외부전원에 인가될시에 상기 비교기(200)의 출력을 상기 드라이버(90)로부터 단절하고 상기 드라이버(90)를 풀턴온 동작시키는 소정의 제어신호를 출력하는 저 전압 레퍼런스회로(400)로 이루어진다. 상기 제2도에 도시된 구성에서 알 수 있는 바와 같이, 본 발명에 따른 사상을 종래의 회로인 상기 제1도에 적용한 실시예로서 상기 제2도에 도시된 구성에서 점선블럭(500)이 본 발명에 의한 회로 구성부이다. 즉, 소정의 기준전압보다 전압레벨이 낮은 저 전압이 외부전원에 인가될 시에 이를 감지하고 이로부터 소정의 제어신호(G4)를 출력하는 저전압 레퍼런스회로(400)를 구비하고, 상기 제어신호(G4)가 인에이블될 시에 상기 비교기(200)의 출력신호(G1)를 상기 드라이버(90)로 연결하는 트랜스미션게이트(N4,P3)를 "턴오프"시키고 상기 드라이버(90)를 풀다운 트랜지스터(N6)에 의해서 풀턴온시키므로서, 외부전원전압이 칩 내부로 바로 공급되도록 하는 것이 본 발명의 요지임을 유의하기 바란다.
본 발명에 의한 상기 제2도의 구성에 따른 동작특성을 설명한다. 본 발명에 의한 상기 제2도 회로가 기준전압내의 동작전압시와, 번-인시의 동작은 상기 제1도와 같은 종래회로의 동작과 동일하게 된다. 즉, 동작전압 범위내에서는 비교기(200)가 내부전원전압 발생회로의 출력전압인 내부전원전압(int.VCC)과 동작전압 레퍼런스회로(100)의 출력전압인 기준전압(Vref)을 각각 비교하고, 이에 따라 상기 드라이버(90)를제어하므로서 상기 내부전원전압(int.VCC)이 일정한 전압레벨로 유지하게 한다. 그리고 번-인시에는 번-인용 전압 레퍼런스회로(300)의 출력(G3)이 "하이(H)"레벨로 되어 상기 트랜스미션게이트(N4,P3)가 "턴오프"하고 상기 드라이버(90)의 제어전압인 G2가 "로우(L)"레벨로 되므로서, 외부전원전압(ext.VCC)이 상기 드라이버(90)를 통해서 직접 칩 내부로 공급된다. 한편, 상기 기준전압(Vref) 이하의 저 전압이 외부전원에 인가될 시에는, 상기 저 전압 레퍼런스회로(400)의 출력이 강하되어(즉, "로우(L)"레벨로 되어) 이로부터 인버터(I4)를 통해 G4 전압이 "하이(H)"로 되고 노아게이트(NOR1)의 출력이 "로우(L)"레벨로 되므로서, 상기 트랜스미션게이트(N4,P3)가 "턴오프"되고 풀다운 트랜지스터(N6)가 "턴온"되어 G2 전압이 접지전압단(VSS) 레벨로 된다. 그래서 상기 드라이버(90)는 풀턴온되고 이로부터 외부전원전압(ext.VCC)이 상기 드라이버(90)를 통해 (전압레벨의 강하없이) 바로 칩 내부로 공급된다. 이때 상기 트랜스미션게이트(N4,P3)가 (상기 저 전압 레퍼런스회로(400)의 출력이 "하이(H)"레벨로 될 때까지) 상기 비교기(200)의 출력이 상기 드라이버(90) 로부터 단절되도록 "턴오프"되므로서, 내부전원전압(int.VCC)이 기준전압(Vref) 이하의 저 전압시에 상기 비교기(200)의 영향을 받지않고 안정된 외부전원전압(ext.VCC)이 칩 내부로 공급된다. 그래서 상기 내부전원전압(int.VCC)의 전압강하로 인한 저 전압하에서의 동작속도 특성의 저하를 방지하게 된다.
본 발명에 의한 상기 제2도에서의 저 전압 레퍼런스회로(400)는 제3도와 같은 공지의 회로구성으로 간단하게 실시할 수 있다. 즉, Vref'를 정전압이라고 할때, 다이오드(diode) 특성을 가지는 피(P)모오스 트랜지스터(P14)(P15)의 트랜지스터 사이즈와 저항 R의 저항치를 조정하면, 저항비에 의한 전압분배로 노드ND1의 전압을 원하는 전압레벨로 할 수 있다는 것은 이 분야에 공지된 사실이다.
그래서 특정의 전원전압에서 상기 노드 ND1의 전압을 상기 정전압인 Vref'와 같도록 하면, 특정 전원전압 이하의 외부전원전압(ext.VCC)가 인가될 때, 상기 노드 ND1의 전압이 상기 Vref' 보다 낮음을 전압비교기(201)가 인식하고, 이로부터 출력단인 Vout이 "로우(L)"레벨로 된다. 따라서, 상기 "로우(L)"레벨의 Vout으로부터 상기 제2도의 G4전압이 인버터(I4)를 통해 "하이(H)"레벨로 되어, 상기의 설명과 같이 외부전원전압(ext.VCC)이 칩 내부로 직접 인가되는 저 전압동작 특성을 얻게 된다.
상기 제2도는 본 발명의 사상에 입각하여 실현한 최적의 실시예이지만, 이는 본 발명의 기술적 범주내에서는 (즉, 내부전원전압이 기준전압보다 낮은 상태가 발생이 되었을시에 드라이버(90)를 비교기(200)의 출력으로부터 단절시키고 풀턴온시켜, 외부전원전압이 직접 칩 내부로 공급되는 방식내에서는) 다른 실시가 이루어질 수 있음을 유의하기 바란다. 이는 또한 본 발명의 기술적 사상을 상기 제1도 회로와 같은 종래기술외에 다른 기술에다가도 적용할 수 있음을 의미하는 것을 아울러 유의하기 바란다.
상술한 바와같이, 본 발명은 소정의 기준전압 이상의 외부전원전압이 인가될 시에는 종래회로와 같이 내부전원전압 발생회로가 동작하여 발생한 일정한 내부전압이 칩 내부에 공급되고, 번-인시에는 고전압대의 외부전원전압이 직접 칩 내부에 인가되어 번-인이 이루어지고, 상기 기준전압 이하의 저 전압대의 외부전원전압이 인가될 시에는 외부의 저 전압원이 직접 칩 내부에 인가되므로서, 종래와 같은 내부전원전압 발생회로의 특성을 유지하면서도, 상기 기준전압 이하의 외부전원전압이 인가될 시에 발생되었던 동작속도의 저하문제를 해결하게 된다.

Claims (2)

  1. 반도체 메모리 장치의 내부전원전압 발생회로에 있어서, 소정의 원하는 내부전원전압을 발생시키도록 하기 위해 소정의 전압을 발생시키는 동작 전압 레퍼렌스회로와, 상기 내부전원전압과 상기 기준전압을 입력하여 비교하고, 그 결과에 따라 상기 내부전원전압의 출력량을 제어하기 위한 비교기와, 상기 비교기의 출력에 연결되고 상기 비교기의 제어에 따라 상기 외부전원전압을 내부전원전압으로 출력하기위한 전원전압드라이버와, 상기 외부전원이 기준전압 이하의 저 전압이 외부전원에 인가될시 상기 비교기의 출력을 상기 전원전압 드라이버로부터 단절하고, 상기 전원전압 드라이버를 "풀턴온" 동작시키도록 소정의 제어신호를 출력하는 저 전압 레퍼런스회로와, 상기 외부전원전압이 기준전압 이하로 인가될 시 저 전압 레퍼런스회로의 제어에 의해 상기 전원전압 드라이버의 입력을 다운 시켜주는 풀다운 트랜지스터와, 상기 비교기와 상기 전원전압 드라이버 사이에 위치하여 상기 저 전압 레퍼런스회로의 제어에 따라 상기 비교기로부터 출력된 내부전원전압의 출력량을 단속하기 위한 신호를 단속하는 전송게이트를 구비하여 상기 외부전원전압이 상기 기준전압 이하로 인가되는 경우에 상기 저전압 레퍼런스회로의 출력 신호에 의해서 상기 풀다운 트랜지스터가 동작하여 상기 전원전압 드라이버의 입력단의 전압을 다운시켜 상기 전원전압 드라이버가 "풀다운" 동작을 하도록 하여 상기 외부전원전압이 칩 내부로 직접 공급되게 하는 동작을 가짐을 특징으로 하는 내부전원전압 발생회로.
  2. 제1항에 있어서, 상기 풀다운 트랜지스터는, 피(P)모오스 트랜지스터로 이루어짐을 특징으로 하는 장치.
KR1019920005350A 1992-03-31 1992-03-31 내부전원전압 발생회로 Expired - Fee Related KR950008453B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019920005350A KR950008453B1 (ko) 1992-03-31 1992-03-31 내부전원전압 발생회로
TW082101970A TW217476B (ko) 1992-03-31 1993-03-17
US08/035,761 US5321653A (en) 1992-03-31 1993-03-24 Circuit for generating an internal source voltage
RU93004646A RU2137178C1 (ru) 1992-03-31 1993-03-30 Цепь для генерирования на основе данного напряжения внешнего источника, напряжения внутреннего источника
JP5073697A JPH06103793A (ja) 1992-03-31 1993-03-31 内部電源電圧発生回路
EP93302561A EP0564280B1 (en) 1992-03-31 1993-03-31 Circuit for generating an internal source voltage
CN93103554A CN1043694C (zh) 1992-03-31 1993-03-31 内源电压发生电路
DE69321017T DE69321017T2 (de) 1992-03-31 1993-03-31 Schaltung zur Erzeugung einer Innenquellenspannung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005350A KR950008453B1 (ko) 1992-03-31 1992-03-31 내부전원전압 발생회로

Publications (2)

Publication Number Publication Date
KR930020449A KR930020449A (ko) 1993-10-19
KR950008453B1 true KR950008453B1 (ko) 1995-07-31

Family

ID=19331163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005350A Expired - Fee Related KR950008453B1 (ko) 1992-03-31 1992-03-31 내부전원전압 발생회로

Country Status (8)

Country Link
US (1) US5321653A (ko)
EP (1) EP0564280B1 (ko)
JP (1) JPH06103793A (ko)
KR (1) KR950008453B1 (ko)
CN (1) CN1043694C (ko)
DE (1) DE69321017T2 (ko)
RU (1) RU2137178C1 (ko)
TW (1) TW217476B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
KR0140673B1 (ko) * 1993-01-27 1998-06-01 모리시다 요이찌 반도체 메모리
EP0623997B1 (en) * 1993-05-07 1998-08-12 STMicroelectronics S.r.l. Hysteresis comparator working with a low voltage supply
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
JPH07130170A (ja) * 1993-10-29 1995-05-19 Mitsubishi Electric Corp 基準電圧発生回路
US5440519A (en) * 1994-02-01 1995-08-08 Micron Semiconductor, Inc. Switched memory expansion buffer
JPH07229932A (ja) * 1994-02-17 1995-08-29 Toshiba Corp 電位検知回路
US5497348A (en) * 1994-05-31 1996-03-05 Texas Instruments Incorporated Burn-in detection circuit
US5625305A (en) * 1994-10-20 1997-04-29 Acer Incorporated Load detection apparatus
JP2785732B2 (ja) * 1995-02-08 1998-08-13 日本電気株式会社 電源降圧回路
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
JP2830799B2 (ja) * 1995-10-25 1998-12-02 日本電気株式会社 半導体集積回路装置
KR100214466B1 (ko) * 1995-12-26 1999-08-02 구본준 반도체 메모리의 셀프 번인회로
US5892394A (en) * 1996-07-19 1999-04-06 Holtek Microelectronics Inc. Intelligent bias voltage generating circuit
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
JP3709246B2 (ja) * 1996-08-27 2005-10-26 株式会社日立製作所 半導体集積回路
US5838171A (en) * 1996-11-22 1998-11-17 National Semiconductor Corporation Low power real-time clock circuit having system and battery power arbitration
US5818764A (en) * 1997-02-06 1998-10-06 Macronix International Co., Ltd. Block-level wordline enablement to reduce negative wordline stress
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
JPH11231954A (ja) 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
KR19990073643A (ko) * 1998-03-02 1999-10-05 김영환 전원 제어회로
US6023176A (en) * 1998-03-27 2000-02-08 Cypress Semiconductor Corp. Input buffer
ATE314095T1 (de) * 1998-10-21 2006-01-15 Us Health Virusähnliche partikel zur induktion von autoantikörpern
JP2000228084A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 電圧発生回路
KR100323981B1 (ko) * 1999-09-01 2002-02-16 윤종용 반도체 메모리 장치의 내부전원전압 발생회로
GB2360863B (en) * 1999-11-15 2002-08-28 Scott C Harris Automatic cell phone detection at a combustible delivery station
KR100550637B1 (ko) * 2000-12-30 2006-02-10 주식회사 하이닉스반도체 저전압 감지기를 내장한 고전압 검출기
JP4030409B2 (ja) * 2002-10-31 2008-01-09 株式会社ルネサステクノロジ レベル判定回路
JP4393182B2 (ja) * 2003-05-19 2010-01-06 三菱電機株式会社 電圧発生回路
KR100626367B1 (ko) * 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
US7057447B1 (en) * 2004-03-04 2006-06-06 National Semiconductor Corporation Voltage regulator using a single voltage source and method
KR100616194B1 (ko) * 2004-04-20 2006-08-25 주식회사 하이닉스반도체 지연 고정 루프 회로용 내부 전원 전압 발생기
JP4354360B2 (ja) * 2004-07-26 2009-10-28 Ｏｋｉセミコンダクタ株式会社 降圧電源装置
US9317051B2 (en) * 2014-02-06 2016-04-19 SK Hynix Inc. Internal voltage generation circuits
JP2016080623A (ja) * 2014-10-21 2016-05-16 旭化成エレクトロニクス株式会社 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JP2904276B2 (ja) * 1987-02-24 1999-06-14 沖電気工業株式会社 半導体集積回路装置
US5046052A (en) * 1988-06-01 1991-09-03 Sony Corporation Internal low voltage transformation circuit of static random access memory
JPH03198296A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体メモリ
JP2888898B2 (ja) * 1990-02-23 1999-05-10 株式会社日立製作所 半導体集積回路
JPH03296118A (ja) * 1990-04-13 1991-12-26 Oki Micro Design Miyazaki:Kk 基準電圧発生回路
US5283762A (en) * 1990-05-09 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device containing voltage converting circuit and operating method thereof
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로

Also Published As

Publication number Publication date
JPH06103793A (ja) 1994-04-15
EP0564280A3 (en) 1994-08-24
RU2137178C1 (ru) 1999-09-10
KR930020449A (ko) 1993-10-19
DE69321017D1 (de) 1998-10-22
CN1043694C (zh) 1999-06-16
DE69321017T2 (de) 1999-03-04
EP0564280A2 (en) 1993-10-06
CN1077048A (zh) 1993-10-06
US5321653A (en) 1994-06-14
EP0564280B1 (en) 1998-09-16
TW217476B (ko) 1993-12-11

Similar Documents

Publication Publication Date Title
KR950008453B1 (ko) 내부전원전압 발생회로
KR930008886B1 (ko) 전기적으로 프로그램 할 수 있는 내부전원 발생회로
KR940008286B1 (ko) 내부전원발생회로
KR950004858B1 (ko) 내부전원전압 발생회로
US6583644B2 (en) Output buffer for reducing slew rate variation
US5434498A (en) Fuse programmable voltage converter with a secondary tuning path
KR100224669B1 (ko) 내부 전원 전압 발생기 회로
KR100399437B1 (ko) 내부 전원전압 발생장치
US6160392A (en) Start-up circuit for voltage reference generator
US5581209A (en) Adjustable current source
KR0127318B1 (ko) 백바이어스전압 발생기
US5548241A (en) Voltage reference circuit using an offset compensating current source
EP1316871A2 (en) Reduced potential generation circuit operable at low power-supply potential
JP4743938B2 (ja) 半導体集積回路装置
US5315167A (en) Voltage burn-in scheme for BICMOS circuits
KR19990060766A (ko) 반도체메모리장치의내부전압발생회로
US6515934B2 (en) Semiconductor device including internal potential generating circuit allowing tuning in short period of time and reduction of chip area
US6459329B1 (en) Power supply auxiliary circuit
KR100379554B1 (ko) 내부 전원 발생 장치
US6906545B1 (en) Voltage measurement device tolerant of undershooting or overshooting input voltage of pad
KR100434967B1 (ko) 센스 앰프 구동장치
KR100303995B1 (ko) 내부전압 강하회로
KR950008454B1 (ko) 내부전원전압 발생회로
KR20010020892A (ko) 정전류원 회로를 구비한 반도체 장치
KR20030008476A (ko) 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100801

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100801

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000