KR101480313B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101480313B1
KR101480313B1 KR20070045036A KR20070045036A KR101480313B1 KR 101480313 B1 KR101480313 B1 KR 101480313B1 KR 20070045036 A KR20070045036 A KR 20070045036A KR 20070045036 A KR20070045036 A KR 20070045036A KR 101480313 B1 KR101480313 B1 KR 101480313B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
gate
voltage
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20070045036A
Other languages
English (en)
Other versions
KR20080063020A (ko
Inventor
김두진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to TW096144125A priority Critical patent/TWI374431B/zh
Priority to CN2007103011671A priority patent/CN101211543B/zh
Priority to US12/003,620 priority patent/US8754836B2/en
Publication of KR20080063020A publication Critical patent/KR20080063020A/ko
Priority to US14/267,431 priority patent/US9190023B2/en
Application granted granted Critical
Publication of KR101480313B1 publication Critical patent/KR101480313B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 파워-오프(Power-off)시 비정상적인 화상이 표시되는 것을 방지하기 위한 액정표시장치에 관한 것이다.
본 발명의 제1 실시예는, 액정표시장치의 파워-오프(power-off)시에 화소에 잔류하는 데이터신호를 방전하여 비정상적인 화상의 표시를 방지하는 방전회로를 3세개의 전압검출IC를 통하여 구현하는 액정표시장치를 제안한다.
또한, 본 발명의 제2 실시예는, 하나의 전압검출IC로서 세 개의 전압검출IC의 기능을 하는 방전회로를 구현하는 액정표시장치를 제안한다.

Description

액정표시장치{Liquid crystal display}
도 1은 일반적인 액정표시장치의 기본 구성을 개략적으로 도시한 블록도이다.
도 2는 하나의 박막트랜지스터의 방전루프를 설명하기 위한 일 화소의 등가 회로도이다.
도 3은 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 블록도이다.
도 4는 도 3의 액정표시장치에서 방전회로의 구조를 개략적으로 도시한 블록도이다.
도 5a 내지 도 5c 는 도 4에 도시한 방전회로를 보다 상세하게 도시한 각각의 블록도이다.
도6은 본 발명의 제2실시예에 의한 액정표시장치의 방전회로를 도시한 블록도이다.
도 7a 및 7b는 각각 본 발명의 제2실시예에 따른 액정표시장치의 방전회로의 제1 및 제2회로를 도시한 회로도이다.
도 8은 본 발명의 제3실시예에 의한 액정표시장치의 방전회로를 도시한 블록 도이다.
도9는 본 발명의 제3실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.
도10은 본 발명의 제4실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.
도 11은 본 발명의 실시예에 의한 액정표시장치의 동작시 신호파형을 도시한 파형도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 액정패널 120 : 타이밍컨트롤러
130 : 게이트드라이버 140 : 데이터드라이버
150 : 전원부 160 : 구동회로
190 : 방전회로
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 파워-오프(Power-off)시 비정상적인 화상이 표시되는 것을 방지하기 위한 액정표시장치에 관한 것이다.
일반적인 액정표시장치의 화상구현원리는 액정(Liquid crystal)의 광학적 이방성과 분극성질을 이용하는 것으로, 이 액정은 분자구조가 가늘고 길며 배향에 방향성을 갖는 광학적 이방성과 전계내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 소정거리 이격되어 대향하는 면으로 각각 전계생성전극이 형성되는 한 쌍의 투명기판으로 이루어진 액정패널을 필수적인 구성요소로 하며, 이는 두 전극간의 전계변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이에 따른 광 투과율을 변화하여 여러 가지 화상을 표시하게 된다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극이 형성되는 어레이 기판과, 컬러필터 및 공통전극이 형성되는 컬러필터 기판을 소정거리 이격하여 합착하고 상기 두 기판 사이에 액정물질을 주입하여 구성되는 액정패널과, 이 액정패널의 전기적 구동을 위한 구동회로로 구성된다.
도 1은 일반적인 액정표시장치의 기본 구성을 개략적으로 도시한 블록도로서, 영상을 표시하는 액정패널(10)과, 이 액정패널(10)을 구동하는 다수개의 구동회로(60)를 도시하고 있다.
액정패널(10)은 도시한 바와 같이, 글라스를 이용한 기판 상에 다수의 게이트라인(GL1 내지 GLn)과 다수의 데이터라인(DL1 내지 DLm)이 교차되어 배치되고, 이 교차지점을 화소영역으로 정의하며, 각각의 화소영역에는 박막트랜지스터(T)와 액정캐패시터(Clc) 및, 저장캐패시터(Cst)가 구성되어 화상을 표시한다.
타이밍컨트롤러(20)는 외부시스템(미도시)로부터 입력되는 다수의 제어신호 를 이용하여 다수의 드라이브 집적회로들로 구성된 게이트드라이버(30)와, 다수의 드라이브 집적회로들로 구성된 데이터드라이버(40)를 구동하기 위한 제어신호를 생성하고 공급한다.
게이트드라이버(30)는 타이밍 컨트롤러(20)로부터 입력되는 제어신호들에 응답하여 액정패널(10)상에 배열된 박막트랜지스터(T)들의 온/오프 제어를 수행하는데, 액정패널(10)상의 게이트라인(GL1 내지 GLn)을 1 수평동기시간(1H)씩 순차적으로 인에이블 시킴으로써 액정패널(10)상의 박막 트랜지스터(T)를 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(40)로부터 공급되는 아날로그 데이터신호들이 각 박막트랜지스터(T)들에 접속된 픽셀들로 인가되도록 한다.
데이터드라이버(40)는 타이밍 컨트롤러(20)로부터 입력되는 제어신호들에 응답하여, 입력데이터의 기준전압을 선택하고, 선택한 기준전압을 액정패널(10)에 공급하여 액정 분자의 회전 각도를 제어한다.
전원부(50)는 각 구성부(20,30,40)들의 동작전원을 공급하고 액정패널(10)의 공통전극 전압을 생성하여 공급한다.
이러한 구조의 액정표시장치에서, 파워-오프(power-off)시에는 각 박막트랜지스터(T)도 Off 되어 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 기 충전되어 있던 데이터신호가 미처 방전되지 못하고 잔류하게 되어, 소정시간 액정패널이 구동되어 화면상에 잔상이 남거나 비정상적인 화면이 구동되게 된다.
이에 따라, 도 2에 도시한 바와 같이, 박막트랜지스터(T)와 연결되어 있는 게이트라인(GL)을 통해 소정의 턴-온(Turn-on)전압을 인가하여, 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 기 충전되어 있던 데이터신호를 방전하는 방전회로(discharging circuit)가 구비되어야 한다.
본 발명은 액정표시장치의 파워-오프(power-off)시에 화소에 잔류하는 데이터신호를 방전하는 액정표시장치 및 이의 구동회로를 제공하는 데 제1 목적이 있다.
상기 구동회로는, 특정한 전압검출(Voltage detector)IC로 구현되며, 액정표시장치에서 상기 전압검출IC를 이용하여 생성하는 다른 제어신호들을 하나의 IC를 통해 생성하여 비용절감의 이득을 얻는 액정표시장치를 제공하는 데 제2 목적이 있다.
상기의 제1, 제2 목적을 달성하기 위해, 본 발명에 의한 액정표시장치는, 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 박막트랜지스터를 구비하는 액정패널과; 외부시스템으로부터 제어신호 및 데이터신호를 공급받고, 상기 제어신호에 대응하여 게이트 및 데이터드라이버를 제어하고, 상기 데이터신호를 프레임 단위로 순서를 교번하여 상기 데이터드라이버에 공급하는 타이밍컨트롤러와; 상기 타이밍컨트롤러 및 상기 게이트드라이버와 연결되고, 파워-오프시에 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전회로와; 상기 게이트드라이버, 데이터드라이버, 방전회로, 타이밍컨트롤러 및 액정패널의 구동전원을 공급하는 전원부을 포함하는 것을 특징으로 한다.
상기 방전회로는, 상기 타이밍컨트롤러로부터 플리커 제거신호 (FLK)와 전원관리신호(DPM)를 입력받고, 상기 다수의 박막트랜지스터를 모두 턴-온하는 방전신호(ALL_H)를 상기 게이트드라이버로 출력하는 것을 특징으로 한다.
상기 타이밍컨트롤러는 상기 게이트드라이버를 제어하기 위한 다수의 게이트제어신호 및 상기 데이터드라이버를 제어하기 위한 다수의 데이터제어신호를 생성하며, 상기 다수의 게이트제어신호는 게이트출력인에이블신호(GOE), 게이트쉬프트클럭신호(GSC), 게이트시작펄스신호(GSP)를 포함하고, 다수의 데이터제어신호는 소스출력인에이블신호(SOE), 소스샘플링클럭신호(SSC), 극성반전신호(POL), 소스시작펄스신호(SSP)를 포함하는 것을 특징으로 한다.
상기 방전회로는, 입력되는 VCC 구동전압의 크기에 따라, 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)를 생성하는 제1 회로와; 상기 VCC 구동전압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 전원유지신호(DPM_VCC)를 제1변조플리커신호(V_FLK1)로서 출력하는 제2 회로와; 플리커 제거신호(FLK)와, 게이트쉬프트클럭신호(GSC)를 입력받으며, 상기 VCC 구동전압의 크기에 따라, 상기 플리커제거신호(FLK) 또는 게이트 쉬프트클신호(GSC)를 제2변조플리커신호(V_FLK2)신호로서, 출력하는 제3 회로와; 상기 전원관리신호(DPM)와, 상기 제2 및 제3 회로로부터 공급되는 상기 제1, 제2변조플리커신호(V_FLK1, V_FLK2)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신 호(VGH_M)를 상기 타이밍컨트롤러에 공급하는 제4 회로를 포함하는 것을 특징으로 한다.
상기 제1 회로는 저항 및 캐패시터와, 상기 VCC 구동전압의 크기에 따라 상기 방전신호(ALL_H)를 출력하는 하나의 전압검출IC를 포함하는 것을 특징으로 한다.
상기 제2 회로는 다수의 저항과, 캐패시터와, 상기 전원유지신호(DPM_VCC)의 상기 제1변조플리커신호(V_FLK1)로서의 출력을 제어하는 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 것을 특징으로 한다.
상기 스위칭소자는 PNP형 바이폴라 트랜지스터인 것을 특징으로 한다.
상기 제3 회로는 다수의 저항과, 캐패시터와, 상기 플리커제거신호(FLK) 또는 게이트쉬프트클럭신호(GSC)의 상기 제2변조플리커신호(V_FLK2)로서의 출력을 제어하는 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 것을 특징으로 한다.
상기 스위칭소자는 NPN형 바이폴라 트랜지스터인 것을 특징으로 한다.
상기 방전회로는 상기 VCC 구동전압의 크기가 2.5V 이하일 때, 상기 방전신호(ALL_H)를 생성하는 것을 특징으로 한다.
상기 방전회로는, 상기 타이밍컨트롤러로부터 플리커제거신호(FLK) 및 전원유지신호(DPM_VCC)를 입력받고, 입력되는 VCC 구동전압의 크기에 따라 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)와, 상기 VCC 구동전 압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 상기 전원유지신호(DPM_VCC) 또는 플리커 제거신호(FLK 신호)를 변조플리커신호(V_FLK)로서 출력하는 제1 회로와; 상기 제1 회로로부터 공급되는 변조플리커신호(V_FLK)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신호(VGH_M)를 상기 타이밍컨트롤러에 출력하는 제2 회로를 포함하는 것을 특징으로 한다.
상기 제1 회로는 다수의 저항과, 캐패시터와, 상기 플리커제거신호(FLK)의 상기 변조플리커신호(V_FLK)로서의 출력을 제어하는 제1 스위칭소자와, 상기 전원유지신호(DPM_VCC)의 상기 변조플리커신호(V_FLK)로서의 출력을 제어하는 제2 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 방전신호(ALL_H)를 출력하고 상기 제1 및 제2스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 특징으로 한다.
상기 제1 스위칭소자는 NPN형 바이폴라 트랜지스터이고, 상기 제2 스위칭소자는 PNP형 바이폴라 트랜지스터 인 것을 특징으로 한다.
한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로는, 상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와; 상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와; 상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와; 구동전압을 생성하는 전원부와; 상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로를 포함하는 것을 특징으로 한다.
상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 다수의 스위칭소자를 모두 턴-온 시키는 제1신호는 상기 게이트드라이버에 인가되는 것을 특징으로 한다.
상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 제2신호는 전원유지신호(DPM_VCC)에 대응되고, 상기 방전회로가 상기 구동전압이 기준전압보다 높은 것을 검출할 경우 상기 제2신호는 플리커제거신호(FLK)와 게이트쉬프트클럭신호(GSC) 중 적어도 하나에 대응되는 것을 특징으로 한다.
상기 전원유지신호(DPM_VCC)는 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도록 하는 신호인 것을 특징으로 한다.
상기 전원유지신호(DPM_VCC)는 상기 다수의 데이터신호의 시작시점을 결정하는 것을 특징으로 한다.
상기 방전회로는, 상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와; 상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하는 제2회로와; 상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제3회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제4회로를 포함하는 것을 특징으로 한다.
상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2전압검출IC를 포함하고, 상기 제3회로는 제3커패시터와, 제2트랜지스터와, 제3전압검출IC를 포함하는 것을 특징으로 한다.
상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
상기 방전회로는, 상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와; 상기 구동전압과 상기 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제2회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제3회로를 포함하는 것을 특징으로 한다.
상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2트랜지스터와, 제2전압검출IC를 포함하는 것을 특징으로 한다.
상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
상기 방전회로는, 상기 구동전압과 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하고 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높 을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제1회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제2회로를 포함하는 것을 특징으로 한다.
상기 제1회로는 커패시터와, 상기 전원유지신호(DPM_VCC)를 출력하는 제1트랜지스터와, 상기 제어신호를 출력하는 제2트랜지스터와, 상기 제1 및 제2트랜지스터를 제어하는 제1전압검출IC를 포함하는 것을 특징으로 한다.
상기 제1트랜지스터는 PNP형 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 NPN형 바이폴라 트랜지스터인 것을 특징으로 한다.
상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자와, 상기 다수의 게이트라인을 구동하기 위한 게이트드라이버를 구비하는 액정표시장치의 구동방법은, 구동전압을 생성하는 단계와; 상기 구동전압을 검출하는 단계와; 상기 구동전압이 기준전압보다 낮은 것으로 검출될 경우 상기 다수의 스위칭소자를 모두 턴-온 시키는 제1신호를 상기 게이트드라이버에 인가하는 단계를 포함하는 것을 특징으로 한다.
상기 구동전압이 상기 기준전압보다 낮은 것으로 검출될 경우에는 전원유지신호(DPM_VCC)에 대응되고, 상기 구동전압이 상기 기준전압보다 높은 것으로 검출될 경우에는 제어신호에 대응되는 제2신호를 상기 게이트드라이버에 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 전원유지신호(DPM_VCC)를 인가하는 단계는, 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도록 하는 신호를 인가하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 및 제2신호를 인가하는 단계는 하나의 전압검출IC에 의하여 수행되는 것을 특징으로 한다.
상기 제1신호를 인가하는 단계는 제1전압검출IC에 의하여 수행되고, 상기 제2신호를 인가하는 단계는 제2전압검출IC에 의하여 수행되는 것을 특징으로 한다.
상기 제1신호를 인가하는 단계는 제1전압검출IC에 의하여 수행되고, 상기 제2신호를 인가하는 단계는 제2 및 제3전압검출IC에 의하여 수행되는 것을 특징으로 한다.
상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자와, 상기 다수의 게이트라인을 구동하기 위한 게이트드라이버를 구비하는 액정표시장치의 구동방법은, 정상동작모드 동안, 구동전압을 생성하고, 상기 구동전압을 이용하여 상기 다수의 스위칭소자를 행별로 순차적으로 인에이블 시키는 단계와; 상기 정상동작모드 이후에, 상기 구동전압이 기준전압보다 낮을 경우 방전기간 동안 상기 다수의 스위칭소자를 동시에 인에이블 시키는 단계를 포함하는 것을 특징으로 한다.
상기 구동방법은, 상기 정상동작모드 동안, 게이트쉬프트클럭신호(GSC)와 플 리커제거신호(FLK) 중 하나인 제어신호를 상기 게이트드라이버에 인가하는 단계와; 상기 방전기간 동안, 전원유지신호(DPM_VCC)를 상기 게이트드라이버에 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 액정표시장치를 설명하면 다음과 같다.
도 3은 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 블록도이다.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는, 영상을 표시하는 액정패널(100)과, 이 액정패널(100)을 구동하는 다수개의 구동회로(160)로 구성된다.
액정패널(100)은 도시한 바와 같이, 글라스를 이용한 기판 상에 다수의 게이트라인(GL1 내지 GLn)과 다수의 데이터라인(DL1 내지 DLm)이 교차되어 배치되고, 이 교차지점을 화소영역으로 정의하며, 각각의 화소영역에는 박막트랜지스터(T)와 액정캐패시터(Clc) 및, 저장캐패시터(Cst)가 구성되어 화상을 표시한다.
구동회로(160)는 타이밍컨트롤러(120), 게이트드라이버(130), 데이터드라이버(140), 전원부(150), 방전회로(190)를 포함한다.
타이밍컨트롤러(120)는 외부시스템(미도시)으로부터 입력되는 다수의 제어신호를 이용하여 다수의 드라이브 집적회로들로 구성된 게이트드라이버(130)를 구동하기 위한 게이트출력인에이블신호(Gate Output Enable, 이하 GOE)와, 게이트쉬프 트클럭신호(Gate Shift Clock, 이하 GSC)와, 게이트시작펄스신호(Gate Start Pulse, 이하 GSP)등의 게이트제어신호를 생성하고 이를 공급한다.
또한, 타이밍컨트롤러(120)는 다수의 드라이브 집적회로들로 구성된 데이터드라이버(140)를 구동하기 위한 소스출력인에이블신호(Source Output Enable, 이하 SOE)와, 소스샘플링클럭신호(Source Sampling Clock, 이하 SSC)와, 극성반전신호(Polity reverse, 이하 POL)와 소스시작펄스신호(Source Start Pulse, 이하 SSP)등의 데이터제어신호를 생성하고, 데이터 신호(Vdata)를 공급한다.
그리고, 타이밍컨트롤러(120)는 방전회로(190) 구동에 사용되는 플리커제거신호(FLK), 전원유지신호(DPM_VCC)를 생성하여 게이트쉬프트클럭신호(GSC)와 함께 방전회로(190)에 공급한다.
게이트드라이버(130)는 타이밍 컨트롤러(120)로부터 입력되는 상기 제어신호들에 응답하여 액정패널(100)상에 배열된 박막트랜지스터(T)들의 온/오프 제어를 수행하는데, 액정패널(100)상의 게이트라인(GL1 내지 GLn)을 1 수평동기시간(1H)씩 순차적으로 인에이블 시킴으로써 액정패널(100)상의 박막 트랜지스터(T)를 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(140)로부터 공급되는 아날로그 데이터신호들이 각 박막트랜지스터(T)들에 접속된 픽셀들로 인가되도록 한다.
데이터드라이버(140)는 타이밍 컨트롤러(120)로부터 입력되는 제어신호들에 응답하여, 입력데이터의 기준전압을 선택하고, 선택한 기준전압을 액정패널(100)에 공급하여 액정 분자의 회전 각도를 제어한다.
전원부(150)는 각 구성부(120, 130, 140)들의 동작전원(VCC/VDD/GND)을 공급 하고 특히, 박막트랜지스터(T)의 턴-온/오프(Turn-on/off)전압인 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 생성하여 게이트드라이버(120)에 공급하고, 액정패널(100)의 공통전극전압(Vcom)을 생성하여 공급한다.
또한, 방전회로(190)는 방전신호(ALL_H)를 생성하고 및 상기 방전신호(ALL_H)를 소정기간 유지하는 4개의 회로(도4 참조)로 구성되며, 입력되는 동작전원(VCC/VDD/GND)중 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압레벨인 방전신호(ALL_H)를 생성하고 이를 통해 게이트드라이버(120)를 제어하여, 모든 게이트라인(GL1 내지 GLm)으로 하이(High)레벨의 신호를 인가하여 상기 박막트랜지스터(T)를 전부 턴-온(Turn-on)하게 된다.
또한, 방전회로(190)는 방전신호(ALL_H)를 소정기간 유지하는 방전유지신호(VGH_M)를 생성하여 게이트드라이버(130)에 공급한다.
이하, 도4와, 도 5a 내지 도 5c를 참조하여 본 발명의 제1 실시예에 의한 액정표시장치의 구동회로를 설명하도록 한다.
도 4는 상기 방전회로(190)의 구조를 개략적으로 도시한 블록도이다.
도시한 바와 같이, 본 발명의 방전회로(190)는 VCC/VDD/GND신호를 입력받아 구동하는 제1 내지 제4 회로(192, 194, 196, 198)로 구성되어 있다.
보다 상세하게는, 제1 회로(192)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도 3의 130)로 공급된다.
도5a에 도시한 바와 같이, 예를 들어, 이러한 제1 회로(192)는 제1전압검출 IC(192a)로 구현될 수 있으며, 이 제1전압검출IC(192a)의 외부에는 적절한 신호의 인가를 위해, 제1저항(R1) 및 제1캐패시터(C1)가 더 구비되게 된다.
제2 회로(194)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 제4 회로(198)에 전원유지신호(DPM_VCC)를 제1 변조플리커신호(V_FLK1)로서 입력한다. 여기서, 상기 전원유지신호(DPM_VCC)는, 전원관리신호(DPM)가 1.6V로 소정기간 유지되는 신호이며, 상기 전원관리신호(DPM)는 액정표시장치에 전원이 인가되는 상태에서는 고전위를 유지하며, 이 액정표시장치에 전원이 차단되면 저전위를 유지하는 신호이며, 데이터신호(Vdata)의 시작시점을 결정한다.
도5b에 도시한 바와 같이, 예를 들어, 이러한 제2 회로(194)는 제2전압검출IC(194a)로 구현되며, 이 제2전압검출IC(194a)의 외부에는 적절한 신호의 인가를 위해, 제2저항(R2), 제2캐패시터(C2) 및 PNP형 제1트랜지스터(T1)가 더 구비되게 된다.
제3 회로(196)는 플리커제거신호(FLK) 또는 GSC신호(GSC)를 입력받으며, 또한 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 제4 회로(198)에 공급되는 플리커제거신호(FLK)를 제한하게 된다. 여기서 상기 플리커제거신호(FLK)는, 액정표시장치에서 발생하는 플리커를 제거하기 위한 신호로서, 출력되는 게이트 구동신호의 후미측을 일정전압 강하시키는 역할을 하기 위한 것이며, 게이트쉬프트클럭신호(GSC)의 한주기 내에서 상대적으로 긴 고전위 구간과, 상대적으로 짧은 저전위 구간을 가지도록 인가되는 신호이다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도 3의 120)로부터 플리커제거신호(FLK)를 입력받아 제2 변조플리커신 호(V_FLK2)로서 제4 회로(198)에 공급하고, VCC전압이 2.5V 이하 일 때는, 제4 회로(198)에 신호를 공급하지 않는다. 이때, 플리커제거신호(FLK) 대신 게이트쉬프트클럭신호(GSC)를 제2변조플리커신호(V_FLK2)로서 공급할 수도 있다.
도5c에 도시한 바와 같이, 이러한 제3 회로(196)는 제3전압검출IC(196a)로 구현되며, 이 제3전압검출IC(196a)의 외부에는 적절한 신호의 인가를 위해, 제4 내지 제8저항(R4 내지 R8), 제3캐패시터(C3) 및 NPN형 제2트랜지스터(T2)가 더 구비되게 된다.
제4 회로(198)는 파워블럭으로, 상기 제1, 제2 플리커변조신호(V_FLK1, V_FLK2)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도 3의 130)에 공급한다. 따라서, 제4회로(198)는 VCC전압이 2.5V 이상일 경우, 즉 액정표시장치의 파워-온(power-on) 시에는, 게이트 구동신호를 플리커제거신호(FLK)를 이용하여 변조(modulation)함으로써 방전유지신호(VGH_M)로서 게이트 드라이버(도3의 130)로 공급한다. 그리고, 제4회로(198)는 VCC전압이 2.5V 이하일 경우, 즉 액정표시장치의 파워-오프(power-off) 시에는, 게이트 구동신호를 전원유지신호(DPM_VCC)를 이용하여 변조함으로써 방전유지신호(VGH_M)로서 게이트 드라이버(도3의 130)로 공급하여 방전신호(ALL_H)의 유지시간을 결정할 수 있게 한다.
이하, 도6, 7a 및 7b를 참조하여 제1실시예의 제2 및 제3회로를 하나의 전압검출IC로 구현한 본 발명의 제2실시예에 의한 액정표시장치 및 이의 구동회로를 설명하도록 한다.
도6은 본 발명의 제2실시예에 의한 액정표시장치의 방전회로를 도시한 블록 도로서, 방전회로(290)를 제외한 나머지 액정패널 및 구동회로는 도3에 도시한 바와 동일하며, 도 7a 및 7b는 각각 본 발명의 제2실시예에 따른 액정표시장치의 방전회로의 제1 및 제2회로를 도시한 회로도이다.
도시한 바와 같이, 본 발명의 제2실시예에 따른 방전회로(290)는 VCC/VDD/GND신호를 입력받아 구동하는 제1, 제2, 제3회로(292, 294, 298)로 구성되어 있다.
여기서 상기 제3회로(298)는 상기 제1실시예에 의한 방전회로(190)의 제4 회로(도4의 198)와 동일한 회로로 방전유지신호(VGH_M)를 생성하는 파워블럭이다.
보다 상세하게는, 제1회로(292)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도3의 120)로 공급된다.
한편, 제2회로(294)는 VCC전압이 2.5V 이하로 내려갈 경우, 제3회로(298)에 전원유지신호(DPM_VCC)를 변조플리커신호(V_FLK)로서 입력한다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도3의 120)로부터 플리커제거신호(FLK)를 입력받아 제3회로(298)에 변조플리커신호(V_FLK)로서 공급하고, VCC전압이 2.5V 미만에서는 타이밍컨트롤러(도3의 120)로부터 전원유지신호(DPM_VCC)를 입력받아 제3회로(298)에 변조플리커신호(V_FLK)로서 공급한다.
또한, 제3 회로(298)는 상기 변조플리커신호(V_FLK)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도3의 130)에 공급한다.
도7a에 도시한 바와 같이, 예를 들어, 제1회로(292)는 제1전압검출IC(292a) 로 구현되며, 제1전압검출IC(292a)의 외부에는 적절한 신호의 인가를 위해, 제1저항(R11) 및 제1캐패시터(C11)가 더 구비되게 된다.
한편, 도7b에 도시한 바와 같이, 예를 들어, 제2회로(294)는 제2전압검출IC(294a)로 구현되며, 제2전압검출IC(294a)의 외부에는 적절한 신호 인가를 위하여 제2 내지 제4저항(R12 내지 R14)과, 제2커패시터(C12)와, NPN형 제1트랜지스터(T11)와, PNP형 제2트랜지스터(T12)가 더 구비되게 된다.
보다 상세하게는 상기 제1트랜지스터(T11)는 베이스(base)가 상기 제2전압검출IC(294a)의 출력단(Vout)과 연결되고, 컬렉터(collector)가 플리커제거신호(FLK)의 입력단과 연결되고, 이미터(emitter)가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 제2트랜지스터(T12)는 베이스가 상기 제2전압검출IC(294a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호(V_FLK)의 출력단과 연결되는 구조이다.
이에 따라, 상기 VCC전압과 제1 및 제2트랜지스터(T11, T12)의 온/오프 상태와 상기 변조플리커신호(V_FLK)의 출력단의 신호를 비교 설명하면 아래의 표 1과 같다.
표 1
VCC 제1트랜지스터(T11) 제2트랜지스터(T12) 변조플리커신호 출력
On(2.5V이상) On Off FLK
Off(2.5V미만) Off On DPM_VCC
따라서, 제2회로(294)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK)를 변조플리커신호(V_FLK)로서 제3회로(298)에 공급하고, VCC전압이 2.5V 미만일 경우 에는 전원유지신호(DPM_VCC)를 변조플리커신호로서 제3회로(298)에 공급하며, 제3회로(298)는 변조플리커신호(V_FLK)를 이용하여 방전유지신호(VGH_M)를 생성하여 게이트드라이버(도3의 130)에 공급한다. 그러므로, 두 개의 전압검출IC(292a, 294a)로써 세 개의 전압검출IC(도5a 내지 5c의 19의 기능을 하는 구동회로를 구현이 가능하다.
이하, 도면을 참조하여 제1실시예의 제1 내지 제3 회로를 하나의 전압검출IC로 구현한 본 발명의 제3실시예에 의한 액정표시장치 및 이의 구동회로를 설명하도록 한다.
도 8은 본 발명의 제3실시예에 의한 액정표시장치의 방전회로를 도시한 블록도로서, 방전회로(390)를 제외한 나머지 액정패널 및 구동회로는 도 3에 도시한 바와 동일하며, 도9는 본 발명의 제3실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.
도시한 바와 같이, 본 발명의 제3실시예에 따른 방전회로(390)는 VCC/VDD/GND신호를 입력받아 구동하는 제1, 제2 회로(392, 398)로 구성되어 있다.
여기서 상기 제2 회로(398)는 상기 제1 실시예에 의한 방전회로(도4의 190)의 제4 회로(도 4의 198)와 동일한 회로이다.
보다 상세하게는, 제1 회로(392)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도 3의 120)로 공급된다.
또한, VCC전압이 2.5V 이하로 내려갈 경우, 제2 회로(398)에 전원유지신 호(DPM_VCC)를 변조플리커신호(V_FLK)로서 입력한다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도 3의 120)로부터 플리커제거신호(FLK)를 입력받아 변조플리커신호(V_FLK)로서 제2 회로(298)에 공급하고, VCC전압이 2.5V 이하 일 때는, 제2 회로(298)에 전원유지신호(DPM_VCC)를 변조플리커신호(V_FLK)로서 공급한다.
또한, 제2 회로(398)는 파워블럭으로 상기 변조플리커신호(V_FLK)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도 3의 130)에 공급한다.
도9에 도시한 바와 같이, 예를 들어, 이러한 제1 회로(392)는 전압검출IC(392a)로 구현되며, 이 전압검출IC(392a)의 외부에는 적절한 신호의 인가를 위해, 제1 내지 제3저항(R21 내지 R23), 제1캐패시터(C21), NPN형 제1트랜지스터(T21)와, PNP형 제2트랜지스터(T22)가 더 구비되게 된다.
보다 상세하게는 상기 NPN형 제1트랜지스터(T21)는 베이스가 상기 전압검출IC(392a)의 출력단(Vout)과 연결되고, 컬렉터가 플리커제거신호(FLK)의 입력단과 연결되고, 이미터가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 PNP형 제2트랜지스터(T22)는 베이스가 상기 전압검출IC(398a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호의 출력단과 연결되는 구조이다.
이에 따라, 상기 VCC전압과 제1 및 제2트랜지스터(T21, T22)의 온/오프 상태와 상기 변조플리커신호(V_FLK)의 출력단의 신호를 비교 설명하면 아래의 표 2와 같다.
표 2
VCC 제1트랜지스터(T21) 제2트랜지스터(T22) 변조플리커신호 출력
On(2.5V이상) On Off FLK
Off(2.5V미만) Off On DPM_VCC
따라서, 제1회로(392)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK)를 변조플리커신호(V_FLK)로서 제2회로(398)에 공급하고, VCC전압이 2.5V 미만일 경우에는 방전신호(ALL_H)를 게이트드라이버(도3의 130)에 공급함과 동시에 전원유지신호(DPM_VCC)를 변조플리커신호로서 제2회로(398)에 공급하며, 제2회로(398)는 변조플리커신호(V_FLK)를 이용하여 방전유지신호(VGH_M)를 생성하여 게이트드라이버(도3의 130)에 공급한다. 그러므로, 하나의 전압검출IC로서 세 개의 전압검출IC의 기능을 하는 구동회로를 구현이 가능하다.
도10은 본 발명의 제4실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.
도10에 도시한 바와 같이, 제1 회로(492)는 전압검출IC(492a)로 구현되며, 이 전압검출IC(492a)의 외부에는 적절한 신호의 인가를 위해, 제1 내지 제4저항(R31 내지 R34), 제1캐패시터(C31), NPN형 제1트랜지스터(T31)와, PNP형 제2트랜지스터(T32)가 더 구비되게 된다.
보다 상세하게는 상기 NPN형 제1트랜지스터(T31)는 베이스가 상기 전압검출IC(492a)의 출력단(Vout)과 연결되고, 컬렉터가 플리커제거신호(FLK) 또는 게이트쉬프트클럭신호(GSC)의 입력단과 연결되고, 이미터가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 PNP형 제2트랜지스터(T32)는 베이스가 상기 전압검출 IC(498a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호의 출력단과 연결되는 구조이다. 여기서, 제1 및 제4저항(R31, R34)은 비교적 낮은 저항값을 가지며, 제1 및 제4저항(R31, R34) 중 하나가 연결되어 플리커제거신호(FLK)와 게이트쉬프트클럭신호(GSC) 중 하나를 제1트랜지스터(T31)에 공급하게 된다.
따라서, 제1회로(492)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK) 또는 게이트쉬프트클럭신호(GSC)를 변조플리커신호(V_FLK)로서 제2회로(미도시)에 공급하고, VCC전압이 2.5V 미만일 경우에는 방전신호(ALL_H)를 게이트드라이버(도3의 130)에 공급함과 동시에 전원유지신호(DPM_VCC)를 변조플리커신호로서 제2회로(미도시)에 공급한다.
도 11은 본 발명의 실시예에 의한 액정표시장치의 동작시 신호파형을 도시한 파형도로서, 도시한 바와 같이, 게이트쉬프트클럭신호(GSC)가 인에이블 된 후, 이에 동기하여 소정의 지연기간 후 게이트라인(GL1 내지 GLn)이 순차적으로 인에이블되며, 게이트출력인에이블신호(GOE)에 의하여 전/후 게이트라인(GL1 내지 GLn)과 보다 확연하게 구분되게 되며, 이후, 방전신호(ALL_H)가 인에이블되면, 이에 동기하여 모든 게이트라인(GL1 내지 GLn)이 동시에 인에이블 되게 된다. 모든 화소에 충전되어 있는 전하를 방전하기에 충분한 시간 동안 방전신호(ALL_H)에 의하여 모든 게이트라인(GL1 내지 GLn)이 동시에 인에이블되는 것이 바람직하며, 이 시간은 약 3msec 이상이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 제1 실시예에 의한 액정표시장치는, 액정표시장치의 파워-오프(power-off)시에 화소에 잔류하는 데이터신호를 방전하여 비정상적인 화상의 표시를 방지하는 효과가 있다.
또한, 본 발명의 제2 내지 4실시예에 의한 액정표시장치는, 하나 또는 두 개의 전압검출IC로서 세 개의 전압검출IC의 기능을 하는 구동회로를 구현하여 비용절감의 효과가 있다.

Claims (29)

  1. 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 박막트랜지스터를 구비하는 액정패널과;
    외부시스템으로부터 제어신호 및 데이터신호를 공급받고, 상기 제어신호에 대응하여 게이트 및 데이터드라이버를 제어하고, 상기 데이터신호를 프레임 단위로 순서를 교번하여 상기 데이터드라이버에 공급하는 타이밍컨트롤러와;
    상기 타이밍컨트롤러 및 상기 게이트드라이버와 연결되고, 파워-오프시에 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전회로와;
    상기 게이트드라이버, 데이터드라이버, 방전회로, 타이밍컨트롤러 및 액정패널의 구동전원을 공급하는 전원부;
    을 포함하고,
    상기 방전회로는, 입력되는 VCC 구동전압의 크기에 따라, 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)를 생성하는 제1 회로와;
    상기 VCC 구동전압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 전원유지신호(DPM_VCC)를 제1변조플리커신호(V_FLK1)로서 출력하는 제2 회로와;
    플리커 제거신호(FLK)와, 게이트쉬프트클럭신호(GSC)를 입력받으며, 상기 VCC 구동전압의 크기에 따라, 상기 플리커제거신호(FLK) 또는 게이트쉬프트클신호(GSC)를 제2변조플리커신호(V_FLK2)신호로서, 출력하는 제3 회로와;
    상기 전원관리신호(DPM)와, 상기 제2 및 제3 회로로부터 공급되는 상기 제1, 제2변조플리커신호(V_FLK1, V_FLK2)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신호(VGH_M)를 상기 타이밍컨트롤러에 공급하는 제4 회로;
    를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 방전회로는, 상기 타이밍컨트롤러로부터 플리커 제거신호(FLK)와 전원관리신호(DPM)를 입력받고, 상기 다수의 박막트랜지스터를 모두 턴-온하는 방전신호(ALL_H)를 상기 게이트드라이버로 출력하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 타이밍컨트롤러는 상기 게이트드라이버를 제어하기 위한 다수의 게이트제어신호 및 상기 데이터드라이버를 제어하기 위한 다수의 데이터제어신호를 생성하며, 상기 다수의 게이트제어신호는 게이트출력인에이블신호(GOE), 게이트쉬프트클럭신호(GSC), 게이트시작펄스신호(GSP)를 포함하고, 상기 다수의 데이터제어신호는 소스출력인에이블신호(SOE), 소스샘플링클럭신호(SSC), 극성반전신호(POL), 소스시작펄스신호(SSP)를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 방전회로는 상기 VCC 구동전압의 크기가 2.5V 이하일 때, 상기 방전신호(ALL_H)를 생성하는 것을 특징으로 하는 액정표시장치.
  6. 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,
    상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;
    상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;
    상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;
    구동전압을 생성하는 전원부와;
    상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로
    를 포함하고,
    상기 방전회로는,
    상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와;
    상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하는 제2회로와;
    상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제3회로와;
    상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제4회로
    를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.
  7. 제 6 항에 있어서,
    상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 다수의 스위칭소자를 모두 턴-온 시키는 제1신호는 상기 게이트드라이버에 인가되는 것을 특징으로 하는 액정표시장치용 구동회로.
  8. 제 6 항에 있어서,
    상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 제2신호는 전원유지신호(DPM_VCC)에 대응되고,
    상기 방전회로가 상기 구동전압이 기준전압보다 높은 것을 검출할 경우 상기 제2신호는 플리커제거신호(FLK)와 게이트쉬프트클럭신호(GSC) 중 적어도 하나에 대응되는 것을 특징으로 하는 액정표시장치용 구동회로.
  9. 제 8 항에 있어서,
    상기 전원유지신호(DPM_VCC)는 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도록 하는 신호인 것을 특징으로 하는 액정표시장 치용 구동회로.
  10. 제 9 항에 있어서,
    상기 전원유지신호(DPM_VCC)는 상기 다수의 데이터신호의 시작시점을 결정하는 것을 특징으로 하는 액정표시장치용 구동회로.
  11. 삭제
  12. 제 6 항에 있어서,
    상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2전압검출IC를 포함하고, 상기 제3회로는 제3커패시터와, 제2트랜지스터와, 제3전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.
  13. 제 6 항에 있어서,
    상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.
  14. 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,
    상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;
    상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;
    상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;
    구동전압을 생성하는 전원부와;
    상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로
    를 포함하고,
    상기 방전회로는,
    상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와;
    상기 구동전압과 상기 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제2회로와;
    상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제3회로
    를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.
  15. 제 14 항에 있어서,
    상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2트랜지스터와, 제2전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.
  16. 제 15 항에 있어서,
    상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.
  17. 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,
    상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;
    상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;
    상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;
    구동전압을 생성하는 전원부와;
    상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위하여 제1 및 제2회로로 이루어지는 방전회로
    를 포함하고,
    상기 제1회로는, 상기 구동전압과 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 상기 게이트드라이버로 출력하고 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 상기 제2회로로 출력하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 상기 제2회로로 출력하고,
    상기 제2회로는 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나에 대응하여 상기 제2신호를 상기 게이트드라이버로 출력하는 것을 특징으로 하는 액정표시장치용 구동회로.
  18. 제 17 항에 있어서,
    상기 제1회로는 커패시터와, 상기 전원유지신호(DPM_VCC)를 출력하는 제1트랜지스터와, 상기 제어신호를 출력하는 제2트랜지스터와, 상기 제1 및 제2트랜지스터를 제어하는 제1전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.
  19. 제 18 항에 있어서,
    상기 제1트랜지스터는 PNP형 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 NPN형 바이폴라 트랜지스터인 것을 특징으로 하는 액정표시장치용 구동회로.
  20. 제 17 항에 있어서,
    상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR20070045036A 2006-12-29 2007-05-09 액정표시장치 Active KR101480313B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW096144125A TWI374431B (en) 2006-12-29 2007-11-21 Liquid crystal display device and method of driving the same
CN2007103011671A CN101211543B (zh) 2006-12-29 2007-12-26 用于驱动液晶显示装置的驱动电路及其驱动方法
US12/003,620 US8754836B2 (en) 2006-12-29 2007-12-28 Liquid crystal device and method of driving the same
US14/267,431 US9190023B2 (en) 2006-12-29 2014-05-01 Liquid crystal display device and method of driving the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060138514 2006-12-29
KR1020060138514 2006-12-29

Publications (2)

Publication Number Publication Date
KR20080063020A KR20080063020A (ko) 2008-07-03
KR101480313B1 true KR101480313B1 (ko) 2015-01-08

Family

ID=39611529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070045036A Active KR101480313B1 (ko) 2006-12-29 2007-05-09 액정표시장치

Country Status (4)

Country Link
JP (1) JP5226288B2 (ko)
KR (1) KR101480313B1 (ko)
CN (1) CN101211543B (ko)
TW (1) TWI374431B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537412B1 (ko) * 2008-12-26 2015-07-17 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN103123770B (zh) * 2011-11-18 2017-04-12 联咏科技股份有限公司 电源管理电路及其闸极脉冲调变电路
KR101473843B1 (ko) 2012-04-25 2014-12-17 엘지디스플레이 주식회사 액정표시장치
KR102113737B1 (ko) * 2013-12-31 2020-05-21 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2015197484A (ja) * 2014-03-31 2015-11-09 シャープ株式会社 液晶表示装置および液晶表示装置の制御方法
KR102168790B1 (ko) * 2014-09-15 2020-10-23 엘지디스플레이 주식회사 표시장치 및 전원 공급부
KR102148488B1 (ko) * 2014-09-22 2020-08-27 엘지디스플레이 주식회사 표시장치의 전원회로
KR102235400B1 (ko) * 2014-09-25 2021-04-02 엘지디스플레이 주식회사 표시장치 및 그 구동방법
TWI562126B (en) * 2015-09-30 2016-12-11 Hon Hai Prec Ind Co Ltd Liquid crystal display device and discharge control method thereof
KR102450256B1 (ko) * 2015-09-30 2022-09-30 엘지디스플레이 주식회사 액정표시장치
CN105513529A (zh) * 2016-02-23 2016-04-20 深圳市华星光电技术有限公司 一种显示面板的驱动电路及其品质测试方法
KR102460990B1 (ko) * 2018-08-29 2022-10-31 엘지디스플레이 주식회사 구동 전압 공급 회로, 디스플레이 패널 및 장치
CN113066447B (zh) * 2020-01-02 2022-06-21 深圳富泰宏精密工业有限公司 电子装置及显示屏控制方法
KR102811699B1 (ko) * 2020-11-12 2025-05-22 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
CN114708840B (zh) * 2022-03-31 2023-10-24 福州京东方光电科技有限公司 显示驱动方法、驱动电路及显示装置
CN114822402B (zh) 2022-06-30 2022-09-20 惠科股份有限公司 驱动电路、显示模组及显示装置
CN115933237B (zh) * 2022-12-16 2024-07-09 业成科技（成都）有限公司 显示装置及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272490A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd 液晶表示装置及び液晶表示装置用電源装置
JPH10214067A (ja) * 1996-11-26 1998-08-11 Sharp Corp 液晶表示画像の消去装置及びそれを備えた液晶表示装置
JP2004226597A (ja) * 2003-01-22 2004-08-12 Sony Corp 液晶表示装置
JP2004302159A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716463A (en) * 1986-10-24 1987-12-29 Zenith Electronics Corporation Power down sense circuit
JP2655328B2 (ja) * 1987-12-25 1997-09-17 ホシデン株式会社 電源オフ時の液晶表示消去方法
JP3173200B2 (ja) * 1992-12-25 2001-06-04 ソニー株式会社 アクティブマトリクス型液晶表示装置
JP3454003B2 (ja) * 1996-03-29 2003-10-06 セイコーエプソン株式会社 液晶表示装置
JPH10333642A (ja) * 1997-05-27 1998-12-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP3658722B2 (ja) * 1998-11-24 2005-06-08 カシオ計算機株式会社 液晶表示装置
CN1226713C (zh) * 2001-11-19 2005-11-09 华邦电子股份有限公司 快速消除液晶显示器关机余像的电路及方法
JP2003216103A (ja) * 2002-01-23 2003-07-30 Sanyo Electric Co Ltd 表示装置
JP3870862B2 (ja) * 2002-07-12 2007-01-24 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
CN1845233A (zh) * 2005-04-06 2006-10-11 中华映管股份有限公司 液晶显示器以及改善其残影现象的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272490A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd 液晶表示装置及び液晶表示装置用電源装置
JPH10214067A (ja) * 1996-11-26 1998-08-11 Sharp Corp 液晶表示画像の消去装置及びそれを備えた液晶表示装置
JP2004226597A (ja) * 2003-01-22 2004-08-12 Sony Corp 液晶表示装置
JP2004302159A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示装置

Also Published As

Publication number Publication date
JP2008165226A (ja) 2008-07-17
JP5226288B2 (ja) 2013-07-03
TW200828252A (en) 2008-07-01
CN101211543A (zh) 2008-07-02
TWI374431B (en) 2012-10-11
CN101211543B (zh) 2011-01-12
KR20080063020A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101480313B1 (ko) 액정표시장치
US10691242B2 (en) Touch display device
JP6066482B2 (ja) ドライバｉｃ及び表示入力装置
EP3147762B1 (en) Driver integrated circuit and display apparatus including the same
US10706804B2 (en) Shift register, image display including the same, and method of driving the same
US20070126686A1 (en) Liquid crystal display device and method of driving the same
JP4180743B2 (ja) 液晶表示装置
US9190023B2 (en) Liquid crystal display device and method of driving the same
KR101386457B1 (ko) 액정 표시 장치 및 이의 구동 방법
TWI549430B (zh) 具有溫度補償之穩壓電路模組
KR20170105173A (ko) 공통전압 보상회로를 구비한 액정 표시장치
JPH04362689A (ja) 表示装置の駆動回路
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
CN211181608U (zh) 电源时序控制电路及显示装置
KR20070070928A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치
US8259054B2 (en) Liquid crystal display device and method of controlling the same for removing excitation voltage
JP3660838B2 (ja) 液晶表示装置
CN103778895A (zh) 自我侦测电荷分享模块
KR101241139B1 (ko) 액정표시장치 및 이의 구동방법
KR20110067819A (ko) 액정표시장치 및 그 구동 방법
KR101217158B1 (ko) 액정표시장치
JP4830424B2 (ja) 駆動装置
KR100848961B1 (ko) 액정표시모듈의 구동 방법 및 장치
KR101174158B1 (ko) 액정표시장치와 그 구동방법
JP4626246B2 (ja) 液晶表示装置及び液晶表示装置の駆動制御方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 12