KR101209289B1 - 표시 패널과, 이를 구비한 표시 장치 및 구동 방법 - Google Patents

표시 패널과, 이를 구비한 표시 장치 및 구동 방법 Download PDF

Info

Publication number
KR101209289B1
KR101209289B1 KR1020050028916A KR20050028916A KR101209289B1 KR 101209289 B1 KR101209289 B1 KR 101209289B1 KR 1020050028916 A KR1020050028916 A KR 1020050028916A KR 20050028916 A KR20050028916 A KR 20050028916A KR 101209289 B1 KR101209289 B1 KR 101209289B1
Authority
KR
South Korea
Prior art keywords
gate
line
data
light emitting
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050028916A
Other languages
English (en)
Other versions
KR20060106308A (ko
Inventor
주인수
고춘석
정광철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050028916A priority Critical patent/KR101209289B1/ko
Priority to US11/262,176 priority patent/US7675061B2/en
Priority to TW094138511A priority patent/TWI386884B/zh
Priority to CN200510126876A priority patent/CN100585681C/zh
Priority to JP2005346717A priority patent/JP2006293293A/ja
Publication of KR20060106308A publication Critical patent/KR20060106308A/ko
Priority to US12/692,567 priority patent/US7915616B2/en
Application granted granted Critical
Publication of KR101209289B1 publication Critical patent/KR101209289B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

제조 공정시 결점을 감소시키는 새로운 화소 구조를 구현하기 위한 표시 패널과, 이를 구비한 표시 장치 및 구동 방법이 개시된다. 표시 패널은 제1 화소부 및 제2 화소부를 포함한다. 제1 화소부는 인접하는 제1 및 제2 게이트 배선들과 인접하는 제1 및 제2 전원전압 배선들에 의해 정의되는 영역 중 데이터 배선에 의해 구획되는 일부 영역에 형성된다. 제2 화소부는 영역 중 데이터 배선에 의해 구획되는 나머지 영역에 형성된다. 이에 따라, 인접한 화소부 간의 데이터 배선과 전원전압 배선을 공유함으로써 표시 패널의 제조 공정시 결점을 방지하여 제품의 신뢰성을 향상시킬 수 있다.
Figure R1020050028916
OLED, 데이터 배선, 전원전압 배선, 화소 구조

Description

표시 패널과, 이를 구비한 표시 장치 및 구동 방법{DISPLAY PANEL, AND DISPLAY DEVICE HAVING THE SAME AND METHOD FOR DRIVING THEREOF}
도 1은 본 발명의 실시예에 따른 표시 패널에 형성된 유기전계 구동소자에 대한 등가 회로이다.
도 2는 도 1에 도시된 표시 패널에 대한 평면도이다.
도 3은 도 2에 도시된 표시 패널을 I-I' 라인으로 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 패널에 형성된 유기전계 구동소자에 대한 등가 회로이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 표시 패널의 구동 방식에 대한 일 예 파형도들이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 표시 패널의 구동 방식에 대한 다른 예의 파형도들이다.
도 7은 본 발명을 다른 실시예에 따른 표시 장치에 대한 개략적인 블록도이다.
도 8a 내지 도 8d는 도 7에 도시된 표시 장치의 일 예의 구동 방법을 설명하기 위한 타이밍도들이다.
도 9a 내지 도 9e는 도 7에 도시된 표시 장치의 다른 예의 구동 방법을 설명 하기 위한 타이밍도들이다.
<도면의 주요부분에 대한 부호의 설명>
P1 : 제1 화소부 P2 : 제2 화소부
QS11,QS21,QS31 : 제1 스위칭 트랜지스터
QS12,QS22,QS32 : 제2 스위칭 트랜지스터
QD1,QD2,QD3 : 구동 트랜지스터
CST1,CST2,CST3 : 스토리지 캐패시터
210 : 타이밍 제어부 230 : 전원공급부
250 : 데이터 구동부 270 : 게이트 구동부
290 : 유기전계발광(OLED) 패널
본 발명은 표시 패널과 이를 구비한 표시 장치 및 구동 방법에 관한 것으로, 보다 상세하게는 제조 공정시 결점을 감소시키는 새로운 화소 구조를 구현하기 위한 표시 패널과, 이를 구비한 표시 장치 및 구동 방법에 관한 것이다.
일반적인 단위 화소 영역에는 유기 전계발광 구동 소자가 형성된다. 상기 유기 전계발광 구동 소자는 스위칭 박막트랜지스터와, 구동 박막트랜지스터와, 스토리지 캐패시터를 포함한다. 상기 스위칭 박막트랜지스터는 게이트와 소스가 게이트 배선과 데이터 배선에 각각 연결되고, 상기 스토리지 캐패시터는 스위칭 박막트랜 지스터와 연결되는 일단과 외부 바이어스 전압(Vdd)가 인가되는 Vdd 배선과 연결된다. 상기 구동 박막트랜지스터의 게이트는 상기 스위칭 박막트랜지스터의 드레인에 연결되고, 소스가 상기 Vdd 배선에 연결된다.
이와 같이, 단위 화소 영역은 상기 유기 전계발광 구동 소자를 구동하기 위해 하나의 게이트 배선과, 하나의 데이터 배선 및 하나의 Vdd 배선이 형성된다. 상기 데이터 배선과 Vdd 배선간의 간격은 최대 개구율을 확보하기 위해 대략 5 ㎛ 정도의 간격을 갖도록 형성된다.
이에 의해 표시 패널 제조 공정시, 이물질로 인해 인접하게 형성되는 데이터 배선과 Vdd 배선 간에는 쇼트가 발생하는 문제점을 갖는다. 상기 데이터 배선과 Vdd 배선 간에 쇼트가 발생하게 되면, 상기 데이터 배선으로 바이어스 전압(Vdd)이 유입되어 화면 상에 원치 않는 표시 오류가 발생하게 된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 개선된 화소 구조를 갖는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 구비한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 패널은 제1 화소부 및 제2 화소부를 포함한다. 상기 제1 화소부는 인접하는 제1 및 제2 게이트 배선들과 인접하는 제1 및 제2 전원전압 배선들에 의해 정의되는 영역 중 데이터 배선에 의해 구획되는 일부 영역에 형성된다. 상기 제2 화소부는 상기 영역 중 상기 데이터 배선에 의해 구획되는 나머지 영역에 형성된다.
상기 제1 화소부는 상기 제1 및 제2 게이트 배선가 활성화됨에 따라서 구동하는 제1 유기전계 발광소자를 포함하고, 상기 제2 화소부는 상기 제1 게이트 배선이 활성화됨에 따라서 구동하는 제2 유기전계 발광소자를 포함한다.
상기 제1 화소부는 상기 제1 데이터 배선과 상기 제1 게이트 배선에 연결된 제1 스위칭소자와, 상기 제1 전원전압 배선과 연결되어, 상기 제1 유기전계 발광소자를 구동시키는 제1 구동소자 및 상기 제2 게이트 배선과 연결되고, 상기 제1 스위칭소자와 제1 구동소자를 전기적으로 연결시키는 제1 제어소자를 포함한다. 또한, 상기 제1 화소부는 상기 제1 구동소자와 상기 제1 전원전압 배선과 연결된 제1 스토리지 캐패시터를 더 포함한다.
상기 제2 화소부는 상기 제1 데이터 배선과 상기 제1 게이트 배선에 연결된 제2 스위칭소자 및 상기 제2 스위칭소자와 상기 제2 전원전압 배선과 연결되어 제2 유기전계 발광소자를 구동시키는 제2 구동소자를 포함한다. 또한, 상기 제2 화소부는 상기 제2 구동 소자와 제2 전원전압 배선과 연결된 제2 스토리지 캐패시터를 더 포함한다.
바람직하게 상기 제2 화소부는 상기 제1 게이트 배선과 연결되고, 상기 제2 스위칭소자와 상기 제2 구동소자를 전기적으로 연결시키는 제2 제어소자를 더 포함한다.
보다 바람직하게 임의의 데이터 배선과 상기 임의의 데이터 배선에 인접하는 전원전압 배선 간의 간격은 대략 80 내지 100 ㎛ 이다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 제1 및 제2 게이트 배선들과 데이터 배선에 전기적으로 연결된 제1 유기전계 발광소자와, 상기 제1 게이트 배선과 상기 데이터 배선에 전기적으로 연결된 제2 유기전계 발광소자를 포함한다. 상기 게이트 구동부는 복수의 게이트 배선들을 활성화시키는 복수의 게이트 신호들을 순차적으로 출력하고, 상기 제1 게이트 배선을 활성화시키는 제1 게이트 신호가 상기 제1 게이트 배선에 출력되는 초기 구간에 상기 제2 게이트 배선을 활성화시키는 제2 게이트 신호를 출력한다.
상기 데이터 구동부는 상기 초기 구간에 상기 제1 유기전계 발광소자에 해당하는 제1 데이터 신호를 상기 데이터 배선에 출력하고, 상기 제1 게이트 신호의 후기 구간에는 상기 제2 유기전계 발광소자에 해당하는 제2 데이터 신호를 상기 데이터 배선에 출력한다.
바람직하게 상기 제1 게이트 신호의 펄스폭은 수평 주기(1H) 구간이다.
더욱 바람직하게 상기 제1 게이트 신호는 제1 펄스 및 제2 펄스를 포함하고, 상기 제1 및 제2 펄스는 수평 주기(1H) 구간 동안 출력된다. 상기 데이터 구동부는 상기 제1 펄스 구간동안 상기 제1 데이터 신호를 출력하고, 상기 제2 펄스 구간동안 상기 제2 데이터 신호를 출력한다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 제1 및 제 2 게이트 배선들과 데이터 배선에 전기적으로 연결된 제1 유기전계 발광소자와, 상기 제1 게이트 배선과 상기 데이터 배선에 전기적으로 연결된 제2 유기전계 발광소자를 포함하는 표시 장치의 구동 방법에서, 상기 제1 게이트 배선과 제2 게이트 배선을 활성화시켜 상기 데이터 배선으로 전달된 제1 데이터 신호에 의해 상기 제1 유기전계 발광소자를 발광시키는 단계 및 상기 제1 게이트 배선은 활성화시키고, 상기 제2 게이트 배선은 비활성화시켜 상기 데이터 배선으로 전달된 제2 데이터 신호에 의해 상기 제2 유기전계 발광소자를 발광시키는 단계를 포함한다.
상기 제1 유기전계 발광소자를 발광시키는 단계는, 상기 제1 데이터 신호를 상기 데이터 배선에 출력하는 단계와, 상기 제1 게이트 배선에 제1 게이트 신호를 출력하는 단계와, 상기 제1 게이트 신호의 초기 구간에 상기 제2 게이트 배선을 활성화시키는 제2 게이트 신호를 출력하는 단계 및 상기 제1 및 제2 게이트 배선이 활성화됨에 따라 상기 제1 데이터 신호가 상기 제1 유기전계 발광소자에 인가되는 단계를 포함한다.
상기 제2 유기전계 발광소자를 발광시키는 단계는, 상기 제2 데이터 신호를 상기 데이터 배선에 출력하는 단계와, 상기 제1 게이트 신호의 후기 구간에 상기 제2 게이트 배선을 비활성화시키는 단계 및 상기 제1 게이트 배선은 활성화되고 상기 제2 게이트 배선은 비활성화 됨에 따라 상기 제2 데이터 신호가 상기 제2 유기전계 발광소자에 인가되는 단계를 포함한다.
바람직하게 상기 제1 유기전계 발광소자는 수평 주기(1H) 구간의 초기 구간에 발광하고, 상기 제2 유기전계 발광소자는 상기 수평 주기(1H) 구간의 후기 구간에 발광한다.
이러한 표시 패널과, 이를 구비한 표시 장치 및 구동 방법에 의하면, 서로 인접한 화소부들의 데이터 배선 또는 전원전압 배선을 공유함으로써 표시 패널의 제조 공정시 배선간의 쇼트를 방지하여 제품의 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널의 화소부에 형성된 유기전계 구동소자에 대한 등가 회로이다.
도 1을 참조하면, 상기 화소부들은 제1 화소부(P1)를 기준으로, 인접한 제2 화소부(P2)와 제3 화소부(P3)를 포함한다.
상기 제1 화소부(P1)와 상기 제2 화소부(P2)는 m번째 데이터 배선(DLm)을 공유하며, 상기 제1 화소부(P1)와 상기 제3 화소부(P3)는 k번째 바이어스 전압 배선(VLk)을 공유한다.
구체적으로, 상기 제1 화소부(P1)는 제1 스위칭 트랜지스터(QS11)와 제2 스위칭 트랜지스터(QS12)와, 구동 트랜지스터(QD1) 및 스토리지 캐패시터(CST1)를 포함한다. 상기 제1 스위칭 트랜지스터(QS11)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극과, m번째 데이터 배선(DLm)과 연결된 소스 전극과, 상기 제2 스위칭 트랜지스터(QS12)와 연결된 드레인 전극을 포함한다.
상기 제2 스위칭 트랜지스터(QS12)는 n+1번째 게이트 배선(GLn+1)에 연결된 게이트 전극과, 제1 스위칭 트랜지스터(QS11)와 연결된 소스 전극과, 구동 트랜지스터(QD1)와 연결된 드레인 전극을 포함한다.
상기 구동 트랜지스터(QD1)는 상기 제2 스위칭 트랜지스터(QS12)와 연결된 게이트 전극과, k번째 바이어스 전압 배선(VLk)과 연결된 소스 전극과, 유기 EL 소자(EL1)와 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST1)는 상기 k번째 바이어스 전압 배선(VLk)과 연결된 제1 전극과, 상기 제2 스위칭 트랜지스터(QS12)의 드레인 전극과 상기 구동 트랜지스터(QD1)의 게이트 전극에 공통으로 연결된 제2 전극을 포함한다.
상기 제2 화소부(P2)는 상기 제1 화소부(P1)와 인접하게 형성되어 상기 제1 화소부(P1)와 m번째 데이터 배선(DLm)을 공유한다. 상기 제2 화소부(P2)는 제1 스위칭 트랜지스터(QS21)와 제2 스위칭 트랜지스터(QS22)와, 구동 트랜지스터(QD2) 및 스토리지 캐패시터(CST2)를 포함한다. 상기 제1 스위칭 트랜지스터(QS21)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극과, m번째 데이터 배선(DLm)과 연결된 소스 전극과, 상기 제2 스위칭 트랜지스터(QS22)와 연결된 드레인 전극을 포함한다.
상기 제2 스위칭 트랜지스터(QS22)는 n번째 게이트 배선(GLn)에 연결된 게이트 전극과, 제1 스위칭 트랜지스터(QS21)와 연결된 소스 전극과, 상기 구동 트랜지스터(QD2)와 연결된 드레인 전극을 포함한다.
상기 구동 트랜지스터(QD2)는 상기 제2 스위칭 트랜지스터(QS22)와 연결된 게이트 전극과, k-1번째 바이어스 전압 배선(VLk-1)과 연결된 소스 전극과, 유기 EL 소자(EL2)와 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST2)는 상기 k-1번째 바이어스 전압 배선(VLk-1)과 연결된 제1 전극과, 상기 제2 스위칭 트랜지스터(QS22)의 드레인 전극과 상기 구동 트랜지스터(QD2)의 게이트 전극에 공통으로 연결된 제2 전극을 포함한다.
상기 제3 화소부(P3)는 상기 제1 화소부(P1)와 인접하게 형성되어 상기 k번째 바이어스 전압 배선(VLk)을 공유한다. 상기 제3 화소부(P3)는 제1 스위칭 트랜지스터(QS31)와 제2 스위칭 트랜지스터(QS32)와, 구동 트랜지스터(QD3) 및 스토리지 캐패시터(CST3)를 포함한다. 상기 제1 스위칭 트랜지스터(QS31)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극과, m-1번째 데이터 배선(DLm-1)과 연결된 소스 전극과, 상기 제2 스위칭 트랜지스터(QS32)와 연결된 드레인 전극을 포함한다.
상기 제2 스위칭 트랜지스터(QS32)는 n번째 게이트 배선(GLn)에 연결된 게이트 전극과, 제1 스위칭 트랜지스터(QS31)와 연결된 소스 전극과, 구동 트랜지스터(QD3)와 연결된 드레인 전극을 포함한다.
상기 구동 트랜지스터(QD3)는 상기 제2 스위칭 트랜지스터(QS32)와 연결된 게이트 전극과, k번째 바이어스 전압 배선(VLk)과 연결된 소스 전극과, 유기 EL 소자(EL3)와 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST3)는 상기 k번째 바이어스 전압 배선(VLk)과 연결된 제1 전극과, 상기 제2 스위칭 트랜지스터(QS32)의 드레인 전극과 상기 구동 트랜지스터(QD3)의 게이트 전극에 공통으로 연결된 제2 전극을 포함한다.
상기 제1 화소부(P1) 내지 제3 화소부(P3)에 형성된 유기 전계 구동 소자의 구동은 이하 제1 화소부(P1)에 형성된 유기전계 구동소자를 예로 하여 설명한다.
상기 n+1번째 게이트 배선(GLn+1)에 n+1번째 게이트 펄스가 동시에 인가되면, 상기 제2 스위칭 트랜지스터(QS12)가 턴온 된다. 한편, 상기 n+1번째 게이트 펄스가 인가될 때, n번째 게이트 배선(GLn)에 n번째 게이트 펄스가 인가되어 상기 제1 스위칭 트랜지스터(QS11)를 턴온 시킨다. 이에 의해 상기 제2 스위칭 트랜지스터(QS12)를 통해 전기적으로 연결된 상기 제1 스위칭 트랜지스터(QS11)에 인가된 데이터 전압은 상기 구동 트랜지스터(QD1)에 인가된다. 상기 구동 트랜지스터(QD1)에 인가된 상기 데이터 전압은 상기 유기 EL 소자(EL1)에 인가된다. 이에 의해 상기 유기 EL 소자(EL1)는 상기 데이터 전압에 대응하는 소정의 밝기로 발광한다. 상기 스토리지 캐패시터(CST1)는 상기 데이터 전압에 의해 충전된 충전 전압을 한 프레임 구간동안 유지시킨다.
도 2는 도 1에 도시된 표시 패널에 대한 평면도이다.
도 2를 참조하면, 상기 표시 패널은 상기 제1 화소부(P1)에 인접하고 k번째 바이어스 전압 배선(VLk)을 공유하는 제3 화소부(P3)를 포함한다. 상기 k번째 바이어스 전압 배선(VLk)과 인접한 m번째(또는 m-1번째) 데이터 배선(DLm) 간의 간격은 대략 80 내지 100 ㎛ 정도이다. 이에 의해 표시 패널 제조 공정시 배선들간의 쇼트 발생을 막는다.
상기 제1 화소부(P1)는 제1 스위칭 트랜지스터(110)와 제2 스위칭 트랜지스터(120)와, 구동 트랜지스터(130) 및 스토리지 캐패시터(141)를 포함한다. 상기 제1 스위칭 트랜지스터(110)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극(111)과 m번째 데이터 배선(DLm)과 연결된 소스 전극(112)과, 상기 제2 스위칭 트랜지스터(120)의 소스 전극(122)과 연결된 드레인 전극(113)을 포함한다.
상기 제2 스위칭 트랜지스터(120)는 n+1번째 게이트 배선(GLn+1)에 연결된 게이트 전극(121)과, 제1 스위칭 트랜지스터(110)의 드레인 전극(113)에 연결된 소스 전극(122)과, 구동 트랜지스터(130)의 게이트 전극(131)에 연결된 드레인 전극(123)을 포함한다.
상기 구동 트랜지스터(130)는 상기 제2 스위칭 트랜지스터(120)와 연결된 게이트 전극(121)과, k번째 바이어스 전압 배선(VLk)과 연결된 소스 전극과, 화소 전극(151)과 연결된 드레인 전극(123)을 포함한다. 상기 화소 전극(151) 위에는 EL 층(161)이 형성되고, 상기 EL 층(161) 위에는 대향 전극(미도시)이 형성된다.
상기 스토리지 캐패시터(141)는 상기 k번째 바이어스 전압 배선(VLk)과 상기 제2 스위칭 트랜지스터(120) 및 상기 구동 트랜지스터(130)와 전기적으로 연결된다.
상기 제3 화소부(P3)는 제1 스위칭 트랜지스터(170)와 제2 스위칭 트랜지스터(180)와, 구동 트랜지스터(190) 및 스토리지 캐패시터(143)를 포함한다. 상기 제1 스위칭 트랜지스터(170)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극(171)과, m+1번째 데이터 배선(DLm+1)과 연결된 소스 전극(172)과, 상기 제2 스위칭 트랜지스터(180)의 소스 전극(182)과 연결된 드레인 전극(173)을 포함한다.
상기 제2 스위칭 트랜지스터(180)는 n번째 게이트 배선(GLn)에 연결된 게이트 전극(181)과, 제1 스위칭 트랜지스터(170)의 드레인 전극(173)과 연결된 소스 전극(182)과, 구동 트랜지스터(190)의 게이트 전극(191)과 연결된 드레인 전극(183)을 포함한다.
상기 구동 트랜지스터(190)는 상기 제2 스위칭 트랜지스터(180)의 드레인 전 극(183)과 연결된 게이트 전극(191)과, k번째 바이어스 전압 배선(VLk)과 연결된 소스 전극(192)과, 화소 전극(153)과 연결된 드레인 전극(193)을 포함한다. 상기 화소 전극(153) 위에는 EL 층(163)이 형성되고, 상기 EL 층(163) 위에는 대향 전극(미도시)이 형성된다.
상기 스토리지 캐패시터(143)는 상기 k번째 바이어스 전압 배선(VLk)과 상기 제2 스위칭 트랜지스터(180) 및 상기 구동 트랜지스터(180)와 전기적으로 연결된다.
도 3은 도 2에 도시된 표시 패널을 I-I' 라인으로 절단한 단면도이다.
도 2 및 도 3을 참조하면, 표시 패널은 제1 화소부(P1)와 상기 제1 화소부(P1)와 k번째 바아어스 전압 배선(VLk)을 공유하는 제3 화소부(P3)를 포함한다. 이하에서는 상기 제1 화소부(P1)를 예로 하여 상기 표시 패널의 단면도를 설명한다.
기판(101) 위에 게이트 금속을 증착하고 패터닝하여 게이트 금속패턴들을 형성한다. 상기 게이트 금속패턴들은 트랜지스터들(110,120,130)의 게이트 전극들(111,121,131), n번째 게이트 배선(GLn), 및 상기 게이트 전극(121)과 n+1번째 게이트 배선(GLn+1)을 연결하는 연결배선(121')을 포함한다.
상기 게이트 패턴들이 형성된 상기 기판(101) 위에 게이트 절연층(102)을 형성한다. 상기 게이트 절연층(102)은 상기 게이트 금속패턴들과 상기 게이트 금속패턴들위에 형성되는 임의의 층을 전기적으로 절연시킨다.
상기 게이트 절연층(102) 위에 상기 트랜지스터들(110,120,130)의 채널층을 형성한다.
상기 게이트 절연층(102) 위에 소스-드레인 금속층을 증착하고 패터닝하여 소스-드레인 금속패턴들을 형성한다.
상기 소스-드레인 금속패턴들은 상기 트랜지스터들의 소스 및 드레인 전극들(112,113,122,123,132,133)과, m번째 데이터 배선(DLm)을 포함한다.
상기 소스-드레인 금속패턴들이 형성된 기판(101) 위에 패시베이션층(103)을 형성한다. 상기 패시베이션층(103) 위에 층간 절연층(104)을 형성한다. 상기 층간 절연층(103)은 바람직하게 폴리이미드막, 폴라아미드막, 아크릴막, BCB(벤조사이클로뷰틴)막과 같은 유기 수지막이다. 이러한 유기 수지막은 매우 평탄한 표면을 형성하기 쉽고 상대 유전율이 매우 낮은 장점을 갖는다.
상기 패시베이션층(103) 및 층간 절연층(104)을 부분적으로 제거하여 콘택홀들(106a,106b,106c)을 형성한다.
상기 콘택홀들(106a,106b,106c)이 형성된 기판(101) 위에 ITO와 같은 도전성 산화물로 이루어진 화소 전극층을 증착 및 패터닝하여 화소 전극 패턴들을 형성한다.
상기 화소 전극 패턴들은 상기 제1 화소부(P1)에 형성된 화소 전극(151)과, 접촉부(153)를 포함한다. 구체적으로, 상기 화소 전극(151)은 상기 콘택홀(106a)을 통해 상기 구동 트랜지스터(130)의 드레인 전극(133)과 상기 화소 전극(151)을 전기적으로 연결한다. 상기 접촉부(153)는 상기 콘택홀들(106b,106c)을 통해 상기 제2 스위칭 트랜지스터(120)의 드레인 전극(123)과 구동 트랜지스터(130)의 게이트 전극(131)을 전기적으로 연결한다.
상기 화소 전극 패턴들이 형성된 기판(101) 위에 발광 영역을 정의하는 격벽(105)이 형성되고, 상기 격벽(105)이 미형성된 영역을 위주로 EL 층(161)이 형성되며, 상기 EL 층(161) 위 및 격벽(105) 위에는 대향 전극층(107)이 형성되고, 상기 대향 전극층(107) 위에는 보호층(108)이 형성된다.
여기서, EL 층(161)은 적층 구조로 형성될 때, 보다 더 나은 발광 효율을 얻을 수 있다. 통상적으로, 상기 EL 층(161)은 화소 전극(151) 위에 정공 주입층, 정공 수송층, 발광층 및 전자 수송층을 차례대로 형성함으로서 형성된다. 대신에, 상기 EL 층(161)은 정공 수송층, 발광층, 및 전자 수송층이 이러한 차례로 형성된 적층 구조 또는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층이 이러한 차례로 형성된 적층 구조를 취할 수 있다.
만일, 본 발명에 따른 유기전계발광 표시장치가 독립 발광과 바텀 발광 방식을 갖는 경우에는 상기 EL 층(161)은 R,G,B 중 어느 하나의 광을 발광하는 유기발광층이고, 상기 대향 전극층(107)은 금속 전극인 것이 바람직하다. 상기 화소 전극(151)이 애노드(또는 정극성) 역할을 수행하면, 상기 대향 전극층(107)은 캐소드(또는 부극성) 역할을 수행하고, 상기 화소 전극(151)이 캐소드 역할을 수행하면, 상기 대향 전극층(107)은 애노드 역할을 수행한다.
또한, 독립 발광과 탑 발광 방식을 갖는 경우에는 상기 EL 층(161)은 R,G,B 중 어느 하나의 광을 발광하는 유기발광층이고, 상기 대향 전극층(107)은 ITO와 같은 투명 전극인 것이 바람직하다.
또한, 컬러 필터와 바텀 발광 방식을 갖는 경우에는 상기 패시베이션층(103) 과 상기 층간 절연층(104) 간에는 레드(R), 그린(G) 및 블루(B) 중 어느 하나의 컬러 필터가 더 구비되고, 상기 대향 전극층(107)은 금속 전극인 것이 바람직하다.
또한, 컬러 필터와 탑 발광 방식을 갖는 경우에는 상기 패시베이션층(103) 과 상기 층간 절연층(104)간에는 R,G,B 중 어느 하나의 컬러 필터가 더 구비되고, 상기 대향 전극층(107)은 ITO와 같은 투명 전극인 것이 바람직하다.
도 4는 본 발명의 다른 실시예에 따른 화소부들에 형성된 유기전계 구동소자에 대한 등가 회로이다.
도 4를 참조하면, 상기 화소부들은 제1 화소부(P1)를 기준으로, 인접한 제2 화소부(P2)와 제3 화소부(P3)를 포함한다. 상기 제1 화소부(P1)와 상기 제2 화소부(P2)는 데이터 배선(DLm)을 공유하며, 상기 제1 화소부(P1)와 상기 제3 화소부(P3)는 바이어스 전압 배선(VLk)을 공유한다.
구체적으로, 상기 제1 화소부(P1)는 제1 스위칭 트랜지스터(QS11)와 제2 스위칭 트랜지스터(QS12)와, 구동 트랜지스터(QD1) 및 스토리지 캐패시터(CST1)를 포함한다. 상기 제1 스위칭 트랜지스터(QS11)는 n번째 게이트 배선과 연결된 게이트 전극과 m번째 데이터 배선(DLm)과 연결된 소스 전극과, 상기 제2 스위칭 트랜지스터(QS12)와 연결된 드레인 전극을 포함한다.
상기 제2 스위칭 트랜지스터(QS12)는 n+1번째 게이트 배선(GLn+1)에 연결된 게이트 전극과, 제1 스위칭 트랜지스터(QS11)와 연결된 소스 전극과, 스토리지 캐패시터(CST1)와 연결된 드레인 전극을 포함한다.
상기 구동 트랜지스터(QD1)는 상기 제2 스위칭 트랜지스터(QS12)와 연결된 게이트 전극과, k번째 바이어스 전압 배선(VLk)과 연결된 소스 전극과, 유기 EL 소자(EL1)와 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST1)는 상기 k번째 바이어스 전압 배선(VLk)과 연결된 제1 전극과, 상기 제2 스위칭 트랜지스터(QS12)의 드레인 전극과 상기 구동 트랜지스터(QD1)의 게이트 전극에 공통으로 연결된 제2 전극을 포함한다.
상기 제2 화소부(P2)는 상기 제1 화소부(P1)와 인접하게 형성되어 상기 제1 화소부(P1)와 m번째 데이터 배선(DLm)을 공유한다. 상기 제2 화소부(P2)는 스위칭 트랜지스터(QS2)와 구동 트랜지스터(QD2) 및 스토리지 캐패시터(CST2)를 포함한다. 상기 스위칭 트랜지스터(QS2)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극과, m번째 데이터 배선(DLm)과 연결된 소스 전극과, 상기 구동 트랜지스터(QD2)와 스토리지 캐패시터(CST2)에 공통으로 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST2)는 상기 k+1번째 바이어스 전압 배선(VLk+1)과 연결된 제1 전극과, 상기 스위칭 트랜지스터(QS2) 및 상기 구동 트랜지스터(QD2)와 공통으로 연결된 제2 전극을 포함한다.
상기 제3 화소부(P3)는 상기 제1 화소부(P1)와 인접하게 형성되어 상기 k번째 바이어스 전압 배선(VLk)을 공유한다. 상기 제3 화소부(P3)는 스위칭 트랜지스터(QS3)와 구동 트랜지스터(QD3) 및 스토리지 캐패시터(CST3)를 포함한다. 상기 스위칭 트랜지스터(QS3)는 n번째 게이트 배선(GLn)과 연결된 게이트 전극과, m-1번째 데이터 배선(DLm-1)과 연결된 소스 전극과, 상기 구동 트랜지스터(QD3)와 스토리지 캐패시터(CST3)에 공통으로 연결된 드레인 전극을 포함한다.
상기 스토리지 캐패시터(CST3)는 상기 k번째 바이어스 전압 배선(VLk)과 연결된 제1 전극과, 상기 스위칭 트랜지스터(QS3) 및 상기 구동 트랜지스터(QD3)와 공통으로 연결된 제2 전극을 포함한다.
상기 화소부들에 형성된 유기전계 구동소자의 구동은 상기 도 2에 설명된 바와 동일하므로 생략한다.
이상의 도면들에서는 트랜지스터들이 N 채널 트랜지스터인 것을 나타내고 있다. 그러나, 상기 트랜지스터들은 상기 P 채널 트랜지스터일 수도 있음은 당연하다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 인접한 화소부들의 구동 방식에 대한 일 예 파형도들이다.
도 2 내지 도 5b를 참조하면, 하나의 게이트 신호는 서브 펄스(SG)와 메인 펄스(MG)를 갖는다. 상기 서브 펄스(SG)는 이전 게이트 신호의 메인 펄스(MG)와 동일한 타이밍 구간을 갖고, 바람직하게는 상기 메인 펄스(MP)의 초기 구간과 동일한 타이밍 구간을 갖는다.
n번째 게이트 배선(GLn)에 제n 게이트 신호(Gn)가 인가된다. 상기 제n 게이트 신호(Gn)의 메인 펄스(MGn) 초기 구간(T1)이 인가되는 동안, n+1번째 게이트 배선(GLn+1)에는 제n+1 게이트 신호(Gn+1)의 서브 펄스(SGn+1)가 인가된다.
이에 의해, 상기 T1 구간 동안에는 상기 n+1번째 게이트 배선(Gn+1)과 전기적으로 연결된 상기 제1 화소부(P1)의 상기 제2 스위칭 트랜지스터(QS12)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 데이터 신호에 의해 상기 제1 화소부(P1)가 구동된다. 또한, 상기 T1 구간 동안에는 상기 n번째 게이트 배선(Gn)과 전기적으로 연결된 상기 제2 화소부(P2)의 상기 제2 스위칭 트랜지스터(QS22)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 데이터 신호에 의해 상기 제2 화소부(P2)가 구동된다.
이 후, 상기 제n 게이트 신호(Gn)의 메인 펄스(MGn) 후기 구간(T2)에는 상기 제n+1 게이트 신호(Gn+1)가 로우 상태이므로 상기 n번째 게이트 배선(GLn)과 전기적으로 제2 스위칭 트랜지스터(QS22)를 갖는 상기 제2 화소부(P2)만 구동된다. 즉, 상기 T2 구간 동안에는 상기 n번째 게이트 배선(Gn)과 전기적으로 연결된 상기 제2 화소부(P2)의 상기 제2 스위칭 트랜지스터(QS22)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 데이터 신호에 의해 상기 제2 화소부(P2)가 구동된다.
이와 같은 방식으로, 상기 m번째 데이터 배선을 공유하는 인접한 제1 및 제2 화소부(P1,P2)의 유기전계 발광소자들은 구동하게 된다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 인접한 화소부들의 구동 방식에 대한 다른 예의 파형도들이다.
도 2 내지 도 6b를 참조하면, 하나의 게이트 신호는 서브 펄스(SG)와 제1 및 제2 메인 펄스(MG1,MG2)를 갖는다. 상기 서브 펄스(SG)는 이전 게이트 신호의 제1 메인 펄스(MG1)와 동일한 타이밍 구간을 갖는다. 상기 제1 메인 펄스(MG1)와 상기 제2 메인 펄스(MG2) 사이에는 게이트 동작 인에이블 신호(GOE)에 의한 일정 폭의 로우 구간(GOU)을 포함한다.
상기 n번째 게이트 배선(GLn)에 제n 게이트 신호(Gn)가 인가된다. 상기 제n 게이트 신호(Gn)의 제1 메인 펄스(MG1n)가 인가되는 T1 구간 동안, n+1번째 게이트 배선(GLn+1)에는 제n+1 게이트 신호(Gn+1)의 서브 펄스(SGn+1)가 인가된다.
이에 의해, 상기 T1 구간 동안에는 상기 n+1번째 게이트 배선(Gn+1)과 전기적으로 연결된 상기 제1 화소부(P1)의 상기 제2 스위칭 트랜지스터(QS12)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 제1 데이터 신호에 의해 상기 제1 화소부(P1)가 구동된다. 또한, 상기 T1 구간 동안에는 상기 n번째 게이트 배선(Gn)과 전기적으로 연결된 상기 제2 화소부(P2)의 상기 제2 스위칭 트랜지스터(QS22)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 제1 데이터 신호에 의해 상기 제2 화소부(P2)가 구동된다.
이 후, 상기 제n 게이트 신호(Gn)의 제2 메인 펄스(MG2(n+1))가 인가되는 T2 구간에는 상기 제n+1 게이트 신호(Gn+1)가 로우 상태이므로 상기 n번째 게이트 배선(GLn)과 전기적으로 제2 스위칭 트랜지스터(QS22)를 갖는 상기 제2 화소부(P2)만 구동된다. 즉, 상기 T2 구간 동안에는 상기 n번째 게이트 배선(Gn)과 전기적으로 연결된 상기 제2 화소부(P2)의 상기 제2 스위칭 트랜지스터(QS22)가 턴온 되어, 상기 m번째 데이터 배선(DLm)으로부터 인가된 제2 데이터 신호에 의해 상기 제2 화소부(P2)가 구동된다.
이와 같이 상기 m번째 데이터 배선을 공유하는 인접한 제1 및 제2 화소부(P1,P2)는 상기 T1 구간에는 상기 제1 화소부(P1)가 구동하고, 상기 T2 구간에는 제2 화소부(P2)가 구동한다.
도 7은 본 발명을 다른 실시예에 따른 표시 장치에 대한 개략적인 블록도이 다.
도 7을 참조하면, 상기 표시 장치는 타이밍 제어부(210), 전원공급부(230), 데이터 구동부(250), 게이트 구동부(270) 및 유기전계발광 패널(이하, OLED 패널)(290)을 포함한다.
상기 타이밍 제어부(210)는 외부의 그래픽 콘트롤러(미도시)로부터 원시제어신호(202)와 원시데이터신호(204)가 입력된다. 상기 타이밍 제어부(210)는 상기 원시제어신호(202)에 기초하여 제1 내지 제3 제어신호(212,214,216)를 생성하여 출력한다.
상기 제1 제어신호(212)는 상기 전원공급부(230)에 입력되어 상기 전원공급부(230)의 구동을 제어하고, 상기 제2 제어신호(214)는 상기 데이터 구동부(250)에 입력되어 상기 데이터 구동부(250)의 구동을 제어하고, 상기 제3 제어신호(216)는 상기 게이트 구동부(270)에 입력되어 상기 게이트 구동부(270)의 구동을 제어한다.
상기 타이밍 제어부(210)는 상기 원시데이터신호(204)를 신호처리하여 상기 데이터 구동부(250)에 제1 데이터 신호(218)를 출력한다.
상기 전원공급부(230)는 외부로부터 제공되는 전원전압(206)을 이용하여 상기 표시 장치를 구동하기 위한 제1 내지 제3 구동전압(232,234,236)을 생성한다. 상기 제1 구동전압(232)은 상기 데이터 구동부(250)의 구동을 위한 기준계조전압(Vref)(232)을 포함한다. 상기 제2 구동전압(234)은 상기 게이트 구동부(270)의 구동을 위한 게이트 전압(Von, Voff)(234)을 포함한다. 상기 제3 구동전압(236)은 상기 OLED 패널(290)을 구동하기 위한 전원전압(Vss) 및 바이어스 전압(Vdd)을 포함 한다.
상기 데이터 구동부(250)는 상기 타이밍 제어부(210)로부터 제공된 제1 데이터 신호(218)를 상기 기준계조전압(Vref)에 기초하여 아날로그 형태의 제2 데이터 신호(D1,..DM)로 변환하여 출력한다. 상기 데이터 구동부(250)의 출력단의 개수는 상기 OLED 패널(290)에 형성된 데이터 배선의 개수에 대응한다.
상기 OLED 패널(290)의 인접한 두 개의 화소부는 하나의 데이터 배선을 공유하며, 이에 의해 상기 데이터 구동부(250)는 수평 주기(1H) 구간 동안 상기 제2 데이터 신호를 두 번 출력한다. 예를 들면, 상기 수평 주기(1H) 구간의 초기 구간에는 홀수번째 화소부들에 대응하는 제2 데이터 신호를 출력하고, 후기 구간에는 짝수번째 화소부들에 대응하는 제2 데이터 신호를 출력한다.
상기 게이트 구동부(270)는 상기 타이밍 제어부(210)로부터 제공된 제3 제어신호(216)에 기초하여 게이트 신호(G1,..GN)를 생성한다. 상기 게이트 신호(G1,..GN)는 상기 OLED 패널(290)의 화소 구조에 대응하여 변경된 펄스를 갖는다. 즉, 상기 게이트 구동부(270)는 도 4a 및 도 5a에 도시된 바와 같은 게이트 신호를 출력한다.
상기 OLED 패널(290)은 본 발명에 따른 새로운 화소 구조를 갖는다. 인접한 제1 화소부(P1)와 제2 화소부(P2)는 하나의 데이터 배선(DLm)을 공유한다. 도시되지는 않았으나, 상기 OLED 패널(290)은 상기 제1 화소부(P1)에 인접하고, 하나의 바이어스 전압 배선(VLk-1)을 공유하는 제3 화소부(P3)를 포함한다.
상기 제1 화소부(P1)는 제1 스위칭 트랜지스터(QS11)와 다음 게이트 배선 (Gn+1)과 전기적으로 연결된 제2 스위칭 트랜지스터(QS12)와, 구동 트랜지스터(QD1) 및 스토리지 캐패시터(CST1)를 포함한다. 상기 제2 화소부(P2)는 제1 스위칭 트랜지스터(QS2)와 구동 트랜지스터(QD2) 및 스토리지 캐패시터(CST2)를 포함한다.
도 8a 내지 도 8d는 도 7에 도시된 표시 장치의 일 예의 구동 방법을 설명하기 위한 타이밍도들이다.
도 7 및 도 8a 내지 도 8d를 참조하면, 상기 타이밍 제어부(210)는 데이터 인에이블 신호(DE)에 기초하여 상기 데이터 구동부(250)에 제1 데이터신호를 출력한다. 도 8a에 도시된 바와 같이, 상기 데이터 구동부(250)는 상기 제1 데이터 신호를 아날로그 형태의 제2 데이터 신호로 변환하여 상기 OLED 패널(290)의 데이터 배선에 출력한다(DATA_O).
도 8b에 도시된 바와 같이, 데이터 구동부(250)는 수평 주기(1H) 구간 동안 제1 화소부(P1)에 대응하는 제2 데이터 신호(1L_P1)와 제2 화소부(P2)에 대응하는 제2 데이터 신호(1L_P2)를 출력한다. 상기 제1 화소부(P1) 및 제2 화소부(P2)는 하나의 데이터 배선을 공유하는 화소부들로서, 수평 주기(1H) 구간의 초기 구간 동안에는 제1 화소부(P1)에 대응하는 제2 데이터 신호(1L_P1)를 출력하고, 수평 주기(1H) 구간의 후기 구간 동안에는 제2 화소부(P2)에 대응하는 제2 데이터 신호(1L_P1)를 출력한다.
도 8c 및 도 8d는 상기 데이터 구동부(250)의 구동에 대응하여 게이트 구동부(270)로부터 출력되는 게이트 신호들에 대한 파형도들이다.
도 8c 및 도 8d를 참조하면, 첫 번째 게이트 신호(G1)의 초기 구간(T1)에는 두 번째 게이트 신호(G2)가 동시에 출력된다. 이에, 상기 초기 구간(T1) 동안 첫 번째 게이트 배선(GL1)과 두 번째 게이트 배선(GL2)은 동시에 활성화되며, 이때, 데이터 구동부(250)는 첫 번째 수평 라인의 제1 화소부(P1)들에 대응하는 제2 데이터 신호(1L_P1)를 출력한다. 이에 의해 초기 구간(T1) 동안 첫 번째 수평 라인의 제1 및 제2 화소부(P1,P2), 즉, 첫 번째 수평 라인의 화소부들이 모두 구동한다.
이후, 첫 번째 게이트 신호(G1)의 후기 구간(T2)에는 첫 번째 게이트 신호(G1)는 하이 상태이고, 두 번째 게이트 신호(G2)는 로우 상태가 되므로, 첫 번째 게이트 배선(GL1)은 활성화되는 반면, 두 번째 게이트 배선(GL2)은 비활성화된다.
이때, 데이터 구동부(250)는 첫 번째 수평 라인의 제2 화소부(P2)들에 대응하는 제2 데이터 신호(1L_P2)를 출력한다. 이에 의해 후기 구간(T2) 동안 첫 번째 수평 라인의 제1 화소부(P1)들은 구동하지 않고, 제2 화소부(P2)들만이 구동한다.
이와 같은 방식으로 상기 OLED 패널(290)에는 게이트 구동부(270)로부터 출력되는 게이트 신호에 기초하여 상기 데이터 구동부(250)로부터 출력되는 데이터 신호가 표시된다.
도 9a 내지 도 9e는 도 7에 도시된 표시 장치의 다른 예의 구동 방법을 설명하기 위한 타이밍도들이다.
도 7 및 도 9a 내지 도 9e를 참조하면, 상기 타이밍 제어부(210)는 데이터 인에이블 신호(DE)에 기초하여 상기 데이터 구동부(250)에 제1 데이터신호를 출력한다. 도 9a에 도시된 바와 같이, 상기 데이터 구동부(250)는 상기 제1 데이터 신호를 아날로그 형태의 제2 데이터 신호로 변환하여 상기 OLED 패널(290)의 데이터 배선에 출력한다(DATA_O).
도 9b에 도시된 바와 같이, 상기 데이터 구동부(250)는 수평 주기(1H) 구간 동안 제1 화소부(P1)에 대응하는 제2 데이터 신호(1L_P1)와 제2 화소부(P2)에 대응하는 제2 데이터 신호(1L_P2)를 출력한다. 상기 제1 화소부(P1) 및 제2 화소부(P2)는 하나의 데이터 배선을 공유하는 화소부들로서, 수평 주기(1H) 구간의 초기 구간 동안에는 제1 화소부(P1)에 대응하는 제2 데이터 신호(1L_P1)를 출력하고, 수평 주기(1H) 구간의 후기 구간 동안에는 제2 화소부(P2)에 대응하는 제2 데이터 신호(1L_P1)를 출력한다.
도 9c에 도시된 바와 같이, 상기 타이밍 제어부(210)는 게이트 인에이블 신호(OE)를 상기 게이트 구동부(270)에 제공한다. 상기 게이트 구동부(270)는 상기 게이트 인에이블 신호(OE)에 기초하여 도 9d 및 도 9e에 도시된 바와 같이 게이트 신호(G1,G2)를 출력한다. 상기 게이트 인에이블 신호(OE)가 하이 상태이면 상기 게이트 신호는 로우 상태이며, 상기 게이트 인에이블 신호(OE)가 로우 상태이면 상기 게이트 신호는 하이 상태로 출력된다.
도 9d 및 도 9e를 참조하면, 첫 번째 게이트 신호(G1)의 초기 펄스 구간(T1')에는 두 번째 게이트 신호(G2)가 동시에 출력된다. 상기 초기 펄스 구간(T1') 동안 첫 번째 게이트 배선(GL1)과 두 번째 게이트 배선(GL2)은 모두 활성화되며, 이때, 데이터 구동부(250)는 첫 번째 수평 라인의 제1 화소부(P1)들에 대응하는 제2 데이터 신호(1L_P1)를 출력한다. 이에 의해 초기 펄스 구간(T1') 동안 첫 번째 수평 라인의 제1 및 제2 화소부(P1,P2)들은 모두 구동한다.
이후, 첫 번째 게이트 신호(G1)의 후기 펄스 구간(T2')에는 첫 번째 게이트 신호(G1)는 하이 상태이고, 두 번째 게이트 신호(G2)는 로우 상태가 되므로, 첫 번 째 게이트 배선(GL1)은 활성화되는 반면, 두 번째 게이트 배선(GL2)은 비활성화된다.
이때, 데이터 구동부(250)는 첫 번째 수평 라인의 제2 화소부(P2)들에 대응하는 제2 데이터 신호(1L_P2)를 출력한다. 이에 의해 후기 펄스 구간(T2') 동안 첫 번째 수평 라인의 제1 화소부(P1)들은 구동되지 않고, 제2 화소부(P2)들만이 구동된다. 상기 게이트 신호(G1)가 게이트 인에이블 신호(OE)에 의해 초기 펄스와 후기 펄스로 구분됨에 따라서 상기 제2 화소부(P2)들에 대응하는 제2 데이터 신호(1L_P2)가 상기 제1 화소부(P1)들에 인가되는 것을 막는다.
이와 같은 방식으로 상기 OLED 패널(290)은 게이트 구동부(270)로부터 출력되는 게이트 신호에 기초하여 상기 데이터 구동부(250)로부터 출력되는 데이터 신호를 표시한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 두 개의 화소부가 데이터 배선 또는 바이어스 전압 배선을 공유함으로써 임의의 데이터 배선과 인접하는 바이어스 전압 배선 간의 간격을 넓게 형성할 수 있다.
이에 의해 표시 패널의 제조 공정시 발생가능한 배선 간의 쇼트 현상을 막아 제품의 품질을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 제1 방향으로 연장되고 서로 인접하는 제1 및 제2 게이트 배선들;
    상기 제1 방향과 다른 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 전원전압 배선들;
    상기 제2 방향으로 연장되고, 상기 제1 및 제2 전원전압 배선들 사이에 배치된 데이터 배선; 및
    상기 제1 전원전압 배선과 상기 데이터 라인 사이에 배치된 제1 화소부, 상기 데이터 라인과 상기 제2 전원전압 배선 사이에 배치된 제2 화소부, 및 상기 제2 화소부와 인접하게 배치되어 상기 제1 화소부와 함께 상기 제2 화소부를 개재시키는 제3 화소부를 포함하고,
    상기 제1 및 제2 화소부들은 상기 데이터 라인과 연결되고, 상기 제1 및 제3 화소부들은 상기 제1 전원전압 배선과 연결되는 것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서, 상기 제1 화소부는 상기 제1 및 제2 게이트 배선이 활성화됨에 따라 구동하는 제1 유기전계 발광소자를 포함하는 것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서, 상기 제2 화소부는 상기 제1 게이트 배선이 활성화됨에 따라서 구동하는 제2 유기전계 발광소자를 포함하는 것을 특징으로 하는 표시 패널.
  4. 제1항에 있어서, 상기 제1 화소부는
    상기 데이터 배선과 상기 제1 게이트 배선에 연결된 제1 스위칭소자;
    상기 제1 전원전압 배선과 연결되어, 상기 제1 유기전계 발광소자를 구동시키는 제1 구동소자; 및
    상기 제2 게이트 배선과 연결되고, 상기 제1 스위칭소자와 제1 구동소자를 전기적으로 연결시키는 제1 제어소자를 포함하는 것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서, 상기 제1 화소부는 상기 제1 구동소자와 상기 제1 전원전압 배선과 연결된 제1 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서, 상기 제2 화소부는
    상기 데이터 배선과 제1 게이트 배선에 연결된 제2 스위칭소자; 및
    상기 제2 스위칭소자와 제2 전원전압 배선과 연결되어 제2 유기전계 발광소자를 구동시키는 제2 구동소자를 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6항에 있어서, 상기 제2 화소부는 상기 제2 구동 소자와 제2 전원전압 배선과 연결된 제2 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
  8. 제6항에 있어서, 상기 제2 화소부는 상기 제1 게이트 배선과 연결되고, 상기 제2 스위칭소자와 제2 구동소자를 전기적으로 연결시키는 제2 제어소자를 더 포함하는 것을 특징으로 하는 표시 패널.
  9. 제1항에 있어서, 상기 데이터 배선과, 상기 데이터 배선과 인접하는 상기 제1 전원전압 배선 또는 상기 제2 전원전압 배선 사이의 간격은 80 ㎛ 내지 100 ㎛ 인 것을 특징으로 하는 표시 패널.
  10. 서로 인접한 제1 및 제2 게이트 배선들;
    상기 제1 및 제2 게이트 배선들과 교차하고, 서로 인접한 제1 및 제2 전원전압 배선들;
    상기 제1 및 제2 게이트 배선들과 교차하고, 상기 제1 및 제2 전원전압 배선들 사이에 형성된 데이터 배선;
    상기 데이터 배선과 상기 제1 게이트 배선에 연결된 제1 스위칭소자;
    상기 제1 전원전압 배선과 제1 유기전계 발광소자에 연결된 제1 구동소자;
    상기 제2 게이트 배선과 연결되고, 상기 제1 스위칭소자와 상기 제1 구동소자에 연결된 제1 제어소자;
    상기 데이터 배선과 상기 제1 게이트 배선에 연결된 제2 스위칭소자;
    상기 제2 전원전압 배선과 제2 유기전계 발광소자에 연결된 제2 구동소자;
    상기 제1 게이트 배선과 연결되고, 상기 제2 스위칭 소자와 상기 제2 구동소자에 연결된 제2 제어소자;
    상기 제1 전원전압 배선 및 제3 유기전계 발광소자에 연결된 제3 구동 소자; 및
    상기 제3 구동 소자 및 상기 제1 게이트 배선과 연결된 제3 스위칭 소자를 포함하는 것을 특징으로 하는 표시 패널.
  11. 제10항에 있어서, 상기 제1 구동소자와 상기 제1 전원전압 배선과 연결된 제1 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
  12. 제10항에 있어서, 상기 제2 구동 소자와 제2 전원전압 배선과 연결된 제2 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 표시 패널.
  13. 서로 인접하는 제1 및 제2 게이트 배선들과 데이터 배선에 전기적으로 연결된 제1 유기전계 발광소자와, 상기 제1 게이트 배선과 데이터 배선에 전기적으로 연결된 제2 유기전계 발광소자를 포함하는 표시 패널;
    복수의 게이트 배선들을 활성화시키고 각각이 메인 펄스와 서브 펄스를 포함하는 복수의 게이트 신호들을 순차적으로 출력하고, 상기 제1 게이트 배선을 활성화시키는 제1 게이트 신호의 메인 펄스가 상기 제1 게이트 배선에 출력되는 초기 구간에 상기 제2 게이트 배선을 활성화시키는 제2 게이트 신호의 서브 펄스를 출력하는 게이트 구동부; 및
    상기 초기 구간에 상기 제1 유기전계 발광소자에 해당하는 제1 데이터 신호를 상기 데이터 배선에 출력하고, 상기 제1 게이트 신호의 후기 구간에는 상기 제2 유기전계 발광소자에 해당하는 제2 데이터 신호를 상기 데이터 배선에 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제1 게이트 신호의 펄스폭은 수평 주기 구간인 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 제1 및 제2 게이트 신호들 각각에서, 상기 메인 펄스의 시간 간격은 상기 서브 펄스의 시간 간격보다 긴 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 서로 인접하는 제1 및 제2 게이트 배선들, 상기 제1 및 제2 게이트 배선들과 교차하는 데이터 배선에 전기적으로 연결된 제1 유기전계 발광소자와, 상기 제1 게이트 배선과 상기 데이터 배선에 전기적으로 연결된 제2 유기전계 발광소자를 포함하는 표시 장치의 구동 방법에서,
    제1 게이트 신호의 초기 구간에 상기 제1 게이트 신호의 메인 펄스를 상기 제1 게이트 배선에 인가하고, 제2 게이트 신호의 서브 펄스를 상기 제2 게이트 배선에 인가하여 상기 제1 및 제2 게이트 배선들을 활성화시키고, 상기 데이터 배선에 제1 데이터 신호를 공급하여 상기 제1 유기전계 발광소자를 발광시키는 단계; 및
    상기 제1 게이트 신호의 후기 구간에 상기 제1 게이트 배선의 활성화를 유지하고, 상기 제2 게이트 배선을 비활성화시키며, 상기 데이터 배선에 제2 데이터 신호를 공급하여 상기 제2 유기전계 발광소자를 발광시키는 단계를 포함하는 표시 장치의 구동 방법.
  18. 삭제
  19. 삭제
  20. 제17항에 있어서, 상기 제1 유기전계 발광소자는 수평 주기 구간의 초기 구간에 발광하고, 상기 제2 유기전계 발광소자는 상기 수평 주기 구간의 후기 구간에 발광하는 것을 특징으로 하는 표시 장치의 구동 방법.
  21. 제10항에 있어서, 상기 제1 게이트 배선, 상기 제3 구동소자 및 상기 제3 스위칭 소자에 연결된 제3 제어소자를 더 포함하는 것을 특징으로 하는 표시 패널.
KR1020050028916A 2005-04-07 2005-04-07 표시 패널과, 이를 구비한 표시 장치 및 구동 방법 Expired - Lifetime KR101209289B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050028916A KR101209289B1 (ko) 2005-04-07 2005-04-07 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
US11/262,176 US7675061B2 (en) 2005-04-07 2005-10-27 Display device and driving method thereof
TW094138511A TWI386884B (zh) 2005-04-07 2005-11-03 顯示裝置以及其之驅動方法
CN200510126876A CN100585681C (zh) 2005-04-07 2005-11-25 显示装置及其驱动方法
JP2005346717A JP2006293293A (ja) 2005-04-07 2005-11-30 表示パネル、これを具備した表示装置及びその駆動方法
US12/692,567 US7915616B2 (en) 2005-04-07 2010-01-22 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028916A KR101209289B1 (ko) 2005-04-07 2005-04-07 표시 패널과, 이를 구비한 표시 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20060106308A KR20060106308A (ko) 2006-10-12
KR101209289B1 true KR101209289B1 (ko) 2012-12-10

Family

ID=37064154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028916A Expired - Lifetime KR101209289B1 (ko) 2005-04-07 2005-04-07 표시 패널과, 이를 구비한 표시 장치 및 구동 방법

Country Status (5)

Country Link
US (2) US7675061B2 (ko)
JP (1) JP2006293293A (ko)
KR (1) KR101209289B1 (ko)
CN (1) CN100585681C (ko)
TW (1) TWI386884B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569342B (zh) * 2004-12-06 2015-04-22 株式会社半导体能源研究所 显示装置
KR100665943B1 (ko) * 2005-06-30 2007-01-09 엘지.필립스 엘시디 주식회사 유기전계 발광 디스플레이 장치 및 구동방법
KR100770581B1 (ko) * 2005-12-19 2007-10-26 주식회사 대우일렉트로닉스 유기 발광 소자의 제조 방법
KR100705819B1 (ko) * 2006-02-14 2007-04-09 엘지전자 주식회사 전계발광소자의 제조방법 및 전계발광소자
CN101174388B (zh) * 2006-10-31 2012-07-04 奇美电子股份有限公司 具有时间多任务驱动电路的显示面板及其驱动方法
JP2008268437A (ja) * 2007-04-18 2008-11-06 Hitachi Displays Ltd 有機ｅｌ表示装置
JP5090856B2 (ja) * 2007-10-30 2012-12-05 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
JP4483945B2 (ja) 2007-12-27 2010-06-16 ソニー株式会社 表示装置及び電子機器
KR20090090117A (ko) * 2008-02-20 2009-08-25 삼성모바일디스플레이주식회사 디멀티플렉서 및 이를 이용한 유기전계발광 표시장치
JP2009204978A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネルモジュール、ｅｌ表示パネル及び電子機器
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
JP4680322B1 (ja) * 2010-07-09 2011-05-11 富士フイルム株式会社 有機電界発光素子
JP5901167B2 (ja) * 2010-10-27 2016-04-06 キヤノン株式会社 スピロ［シクロペンタ［ｄｅｆ］トリフェニレン−４，９’−フルオレン］化合物及びそれを有する有機発光素子
JP2012153628A (ja) * 2011-01-25 2012-08-16 Canon Inc ジベンゾチオフェンジオキサイド化合物及びこれを用いた有機発光素子
JP5804797B2 (ja) * 2011-06-28 2015-11-04 キヤノン株式会社 ベンゾトリフェニレノフラン化合物およびそれを有する有機発光素子
KR101944917B1 (ko) * 2012-02-08 2019-02-08 삼성디스플레이 주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자
KR101358784B1 (ko) * 2012-02-14 2014-02-10 삼성디스플레이 주식회사 개선된 효율 특성을 갖는 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US8907873B2 (en) * 2012-06-15 2014-12-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light emitting display panel and method for driving the same
CN102737579B (zh) * 2012-06-15 2015-03-25 深圳市华星光电技术有限公司 有机发光显示面板及其驱动方法
KR20140063300A (ko) * 2012-11-16 2014-05-27 삼성디스플레이 주식회사 유기 발광 소자
JP2014231507A (ja) * 2013-04-30 2014-12-11 キヤノン株式会社 新規有機化合物、有機発光素子及び画像表示装置
KR102103959B1 (ko) * 2013-07-11 2020-04-28 삼성디스플레이 주식회사 이리듐 착물 및 이를 포함한 유기 발광 소자
KR20150022529A (ko) * 2013-08-23 2015-03-04 삼성디스플레이 주식회사 유기 발광 소자
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
KR102251735B1 (ko) 2014-04-14 2021-05-13 삼성디스플레이 주식회사 유기 발광 장치용 재료, 유기 발광 장치, 및 이를 포함하는 표시 장치
CN104078003B (zh) * 2014-06-18 2016-08-31 京东方科技集团股份有限公司 像素电路和显示装置
KR102333739B1 (ko) * 2014-10-06 2021-12-01 엘지디스플레이 주식회사 유기전계발광 표시장치 및 표시장치용 트랜지스터 구조
US20160293855A1 (en) * 2015-04-06 2016-10-06 Universal Display Corporation Organic Electroluminescent Materials and Devices
US11818949B2 (en) 2015-04-06 2023-11-14 Universal Display Corporation Organic electroluminescent materials and devices
US11495749B2 (en) * 2015-04-06 2022-11-08 Universal Display Corporation Organic electroluminescent materials and devices
KR102520027B1 (ko) * 2015-11-30 2023-04-11 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 라인 구동 회로, 영상 구동 방법 및 센싱 방법
WO2017146397A1 (ko) * 2016-02-22 2017-08-31 에스에프씨 주식회사 신규한 아민 화합물 및 이를 포함하는 유기 발광 소자
CN106531084B (zh) 2017-01-05 2019-02-05 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106710525B (zh) * 2017-01-06 2019-02-05 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106548752B (zh) * 2017-01-25 2019-03-01 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN109559679B (zh) * 2017-09-26 2024-07-09 京东方科技集团股份有限公司 触控显示面板及其驱动方法、像素电路、电子装置
TWI648720B (zh) * 2017-10-25 2019-01-21 元太科技工業股份有限公司 顯示裝置
JP7245788B2 (ja) 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN110503917A (zh) * 2018-05-16 2019-11-26 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
US11834459B2 (en) 2018-12-12 2023-12-05 Universal Display Corporation Host materials for electroluminescent devices
KR102772128B1 (ko) * 2018-12-13 2025-02-21 엘지디스플레이 주식회사 지연형광 화합물, 이를 포함하는 유기발광다이오드 및 유기발광표시장치
KR102851040B1 (ko) * 2020-07-30 2025-08-27 엘지디스플레이 주식회사 전계 발광 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001027751A (ja) 1999-06-04 2001-01-30 Oh-Kyong Kwon 液晶表示装置
JP2002040990A (ja) 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2004334216A (ja) 2003-05-06 2004-11-25 Samsung Electronics Co Ltd 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188395A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 液晶表示素子
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
JP4540219B2 (ja) * 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション 画像表示素子、画像表示装置、画像表示素子の駆動方法
TW518543B (en) * 2001-11-14 2003-01-21 Ind Tech Res Inst Integrated current driving framework of active matrix OLED
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
US20050030268A1 (en) * 2002-08-27 2005-02-10 Weixiao Zhang Full-color electronic device with separate power supply lines
TW588468B (en) * 2002-09-19 2004-05-21 Ind Tech Res Inst Pixel structure of active matrix organic light-emitting diode
TWI228696B (en) * 2003-03-21 2005-03-01 Ind Tech Res Inst Pixel circuit for active matrix OLED and driving method
KR100497247B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4016962B2 (ja) * 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001027751A (ja) 1999-06-04 2001-01-30 Oh-Kyong Kwon 液晶表示装置
JP2002040990A (ja) 2000-05-18 2002-02-08 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2004334216A (ja) 2003-05-06 2004-11-25 Samsung Electronics Co Ltd 表示装置

Also Published As

Publication number Publication date
US7675061B2 (en) 2010-03-09
US20100123713A1 (en) 2010-05-20
US20060227081A1 (en) 2006-10-12
KR20060106308A (ko) 2006-10-12
TW200636656A (en) 2006-10-16
JP2006293293A (ja) 2006-10-26
CN100585681C (zh) 2010-01-27
TWI386884B (zh) 2013-02-21
CN1845229A (zh) 2006-10-11
US7915616B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
KR101209289B1 (ko) 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
US7561124B2 (en) Display device and driving method thereof
US8031140B2 (en) Display device and driving method thereof
KR100612392B1 (ko) 발광 표시 장치 및 발광 표시 패널
JP4816686B2 (ja) 走査駆動回路
KR100649253B1 (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR100590042B1 (ko) 발광 표시 장치, 그 구동방법 및 신호구동장치
US20050110723A1 (en) Pixel circuit in flat panel display device and method for driving the same
KR100570774B1 (ko) 발광표시 장치의 표시 데이터용 메모리 관리 방법
JP2002244617A (ja) 有機ｅｌ画素回路
US20050259095A1 (en) Display device, display panel, driving method thereof and deposition mask
KR20050092208A (ko) 발광 표시 장치 및 그 구동 방법
CN118447796A (zh) 时序控制装置及其驱动方法、显示面板、显示装置
US10964269B2 (en) Display device
JP4846998B2 (ja) 画像表示装置
JP4210244B2 (ja) エレクトロルミネセンス表示装置
KR101960849B1 (ko) 유기발광 표시장치 및 이의 구동방법
US7639215B2 (en) El display having a blanking period, scanning period including precharge operation, and display period
JP2010286845A (ja) 走査駆動回路を備えた表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20250408

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION