JPS5914371A - インバ−タ制御装置 - Google Patents
インバ−タ制御装置Info
- Publication number
- JPS5914371A JPS5914371A JP57123413A JP12341382A JPS5914371A JP S5914371 A JPS5914371 A JP S5914371A JP 57123413 A JP57123413 A JP 57123413A JP 12341382 A JP12341382 A JP 12341382A JP S5914371 A JPS5914371 A JP S5914371A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inverter
- phase
- control signal
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、可変電圧、可変周波数出カ全得るインバータ
制御装置に関する。
制御装置に関する。
例えば、交流電動機の回転数を制御して、特に定トノＶ
り運転を行なわせる場合には、可変電圧。
り運転を行なわせる場合には、可変電圧。
可変周波数電源を用い電動機端子電圧と周波数との比ｔ
＝７定に保ちながら電動機速度全制御すること、が行な
われている。この場合可変電圧、可変周波数電源として
はインバータが最も一般的である。
＝７定に保ちながら電動機速度全制御すること、が行な
われている。この場合可変電圧、可変周波数電源として
はインバータが最も一般的である。
第１図は従来の１代表的な開ル−プ三相グリッジインバ
ータの主回路構成を示したものである。こノ場合スイッ
ｆ ：ｙ り素子としてはトランジス／’を用いており
、三相ブリッジの各アームをトランジｙ、 ｐ Ｔｒｙ
、 Ｔｒｚ、 Ｔｒｓ、 Ｔｒ４． Ｔｒｓ、 Ｔｒ６
にｊＤ構成し、これらトランジスタＴｒ１乃至Ｔｒ６の
各コレクターエミッタ間にはフライホイールダイオード
Ｄ１乃ジスタＴｒ１とＴｒ４．Ｔｒ２とＴｒｓ、Ｔｒｓ
とＴｒ６の各相互接続点を夫々出力端子ＴＵ、 Ｔｖ、
Ｔｗとしており、この出力端子ＴＵ、 ＴＶ、 ＴＶ
に負荷としての三相交流電動機が接続される。斯か為構
成のインバータ主回路１に対して直流電源２から給電し
、トヲンジスタＴｒ＋乃至Ｔｒ６ｔ＝パルス巾変調方式
（以下単にＰＷＭ方式とＷう）でスイッチングさせるこ
とによって出力端子ＴＵ、 Ｔｖ、 Ｔｗから三相交流
出力を得るものであり、その出力周波数は各トランジス
タＴｒ１乃至Ｔｒ４のスイッチング周期を変化させるこ
とにより調節できる。
ータの主回路構成を示したものである。こノ場合スイッ
ｆ ：ｙ り素子としてはトランジス／’を用いており
、三相ブリッジの各アームをトランジｙ、 ｐ Ｔｒｙ
、 Ｔｒｚ、 Ｔｒｓ、 Ｔｒ４． Ｔｒｓ、 Ｔｒ６
にｊＤ構成し、これらトランジスタＴｒ１乃至Ｔｒ６の
各コレクターエミッタ間にはフライホイールダイオード
Ｄ１乃ジスタＴｒ１とＴｒ４．Ｔｒ２とＴｒｓ、Ｔｒｓ
とＴｒ６の各相互接続点を夫々出力端子ＴＵ、 Ｔｖ、
Ｔｗとしており、この出力端子ＴＵ、 ＴＶ、 ＴＶ
に負荷としての三相交流電動機が接続される。斯か為構
成のインバータ主回路１に対して直流電源２から給電し
、トヲンジスタＴｒ＋乃至Ｔｒ６ｔ＝パルス巾変調方式
（以下単にＰＷＭ方式とＷう）でスイッチングさせるこ
とによって出力端子ＴＵ、 Ｔｖ、 Ｔｗから三相交流
出力を得るものであり、その出力周波数は各トランジス
タＴｒ１乃至Ｔｒ４のスイッチング周期を変化させるこ
とにより調節できる。
第２図は従来のインバータ制御回路の構成を示すもので
ある。第２図において、３は主回路１の出力周波数ｆを
設定するための周波数設定信号８１を出力する周波数設
定回路で、その周波数設定信号８１がパターンセレクタ
４及びレートマルチプライヤ５に与えられる。６は出力
周波数ｆを決定するクロツク信号８２ヲ発生させるため
の発振器である。レートマルチプライヤ５は主回路１の
出力電圧Ｖが設定周波数ｆと所定の比関係となるように
制御するためのもので、周波数設定信号８１に応じた分
局比でクロック信号８２の周波数全変化させて新たなり
ロック信号Ｓｚａ ｆ出力する。７はレートマルチプラ
イヤ５から出力されたクロック信号５２ａｙカウントす
る読出し回路からなるｎビットのバイナリカウンタ、８
はパイナリカウンの り７から出力及びパターンセレクタ４からのアドレス指
定信号Ｓｓ ｆ受ける記憶素子たるＲＯＭ（リードオン
リメモリ）で、このＲＯＭ８には主回路１の設定周波数
ｆ１ からｆｎに対応した電圧を得るための所定の論理
パターン全記憶させである。
ある。第２図において、３は主回路１の出力周波数ｆを
設定するための周波数設定信号８１を出力する周波数設
定回路で、その周波数設定信号８１がパターンセレクタ
４及びレートマルチプライヤ５に与えられる。６は出力
周波数ｆを決定するクロツク信号８２ヲ発生させるため
の発振器である。レートマルチプライヤ５は主回路１の
出力電圧Ｖが設定周波数ｆと所定の比関係となるように
制御するためのもので、周波数設定信号８１に応じた分
局比でクロック信号８２の周波数全変化させて新たなり
ロック信号Ｓｚａ ｆ出力する。７はレートマルチプラ
イヤ５から出力されたクロック信号５２ａｙカウントす
る読出し回路からなるｎビットのバイナリカウンタ、８
はパイナリカウンの り７から出力及びパターンセレクタ４からのアドレス指
定信号Ｓｓ ｆ受ける記憶素子たるＲＯＭ（リードオン
リメモリ）で、このＲＯＭ８には主回路１の設定周波数
ｆ１ からｆｎに対応した電圧を得るための所定の論理
パターン全記憶させである。
このようにしてＲＯＭ８の記憶内容は周波数設定信号８
１に応じて順次アドレス指定されその指定された記憶内
容が次々と読み出される。尚９はデータセレクタで、Ｒ
ＯＭＢのＤＯからＤ２及びＤ４からＤ６ の各５ビツト
づつの何れか一方を選択的に有効化するものであジ、こ
れらの信号を直接あるいは反転回路１０，１１．１２ｉ
介して制御信号として得ている。
１に応じて順次アドレス指定されその指定された記憶内
容が次々と読み出される。尚９はデータセレクタで、Ｒ
ＯＭＢのＤＯからＤ２及びＤ４からＤ６ の各５ビツト
づつの何れか一方を選択的に有効化するものであジ、こ
れらの信号を直接あるいは反転回路１０，１１．１２ｉ
介して制御信号として得ている。
一方、ＲＯＭ８には第３図に示すような正弦波８ａと三
角波８ｂとの比較によって得られたパルス列の制御信ｔ
Ｍｏが書き込まれている。
角波８ｂとの比較によって得られたパルス列の制御信ｔ
Ｍｏが書き込まれている。
従来行なわれている制御信号Ｍｏの記憶方法は、記憶内
賽の続出し回路を簡単化するため電気角３０°分（６ビ
ツト使用）あるいＵ１２０’分（３ビツト使用）という
のが一般的であった。−例ととて３０°分（６ビツト使
用）の場合の記憶素子読出し回路を第４図に示す。この
第４図は、Ｕ、Ｖ。
賽の続出し回路を簡単化するため電気角３０°分（６ビ
ツト使用）あるいＵ１２０’分（３ビツト使用）という
のが一般的であった。−例ととて３０°分（６ビツト使
用）の場合の記憶素子読出し回路を第４図に示す。この
第４図は、Ｕ、Ｖ。
Ｗ相が３０° の単位波形Ａ、Ｂ、Ｃとこれらの位相反
転波形との組合せによって構成されていることを示して
いる。従って、記憶素子に制御信ｇＭ。
転波形との組合せによって構成されていることを示して
いる。従って、記憶素子に制御信ｇＭ。
を記憶させ読出し回路にて三相の制御信号を得る場合は
、１５°分（６ビツト使用）が最小単位の構成となる。
、１５°分（６ビツト使用）が最小単位の構成となる。
このことは、５００分（６ビツト使用）及び１２０°分
（３ビツト使用）なる構成は余分の情報を記憶している
ことになり、記憶素子全有効に利用しているとは言えな
い。
（３ビツト使用）なる構成は余分の情報を記憶している
ことになり、記憶素子全有効に利用しているとは言えな
い。
本発明は上記事情に鑑みなされ友ものであり、その目的
は記憶素子の容量を最少限になし得て、低価格なインバ
ータ制御装置を提供することにある。
は記憶素子の容量を最少限になし得て、低価格なインバ
ータ制御装置を提供することにある。
本発明によるインバータ制御装置はインバータ主回路の
スイッチング素子を論理パターン化された制御信号によ
ってオンオフ制御して正弦波近似交流出力を得るように
したものにおいて、交流の１８０° 区間上１５°の単
位波形によって形成するように、その１５°区間の単位
波形を６ビツトでもって論理パターン化する構成とする
ことにより経済性及び精度の向上を図れるようにしたも
のである。
スイッチング素子を論理パターン化された制御信号によ
ってオンオフ制御して正弦波近似交流出力を得るように
したものにおいて、交流の１８０° 区間上１５°の単
位波形によって形成するように、その１５°区間の単位
波形を６ビツトでもって論理パターン化する構成とする
ことにより経済性及び精度の向上を図れるようにしたも
のである。
実施例
以下本発明の一実施例につき第５図乃至第８図を参照し
て説明する。
て説明する。
第５図において、１５はレートマルチプライヤ−であり
、出力電圧Ｖが設定周波数ｆと所定の比関係となるよう
に制御するためのものである。簡単化のため一相のみの
制御信号をデコードし電気角５６０° 分の制御信号を
得る過程について説明する。１４はバイナリアップダウ
ンカウンタであり、電気角１５° おきにアップダウン
を行なう。
、出力電圧Ｖが設定周波数ｆと所定の比関係となるよう
に制御するためのものである。簡単化のため一相のみの
制御信号をデコードし電気角５６０° 分の制御信号を
得る過程について説明する。１４はバイナリアップダウ
ンカウンタであり、電気角１５° おきにアップダウン
を行なう。
一方ＲＯＭ１５には電気角１５° を単位として１ワー
ド中６ピツトに単位波形Ａ（Ｄ°〜１５°）、Ｂ（３０
°〜１５°）、ｃ（ｓｏ°〜４５°）、ｏ（６ｏ°〜４
５°）。
ド中６ピツトに単位波形Ａ（Ｄ°〜１５°）、Ｂ（３０
°〜１５°）、ｃ（ｓｏ°〜４５°）、ｏ（６ｏ°〜４
５°）。
Ｅ（６０°〜７５°）、Ｆ（９０°〜７５°）の各デー
タが第６図に示す如く記憶されている。１６は６進アツ
プダウンカウンタであり、データセレクタ１７と共に電
気角１８０°分のデータ全デコードする。次に１８は２
進カウンタであり、エクスクル−シブオアゲート１９と
共に１８０°ごとに反転。非反転を行ない、電気角３６
０°のデータ全デコードする。２０′Ｉｄ反転機能も有
するデータラッチでありＲＯＭ１５のデータが変更され
るごとにデータ全ラッチする。このようにして、電気角
３６０゜分の単位波形Ａ（Ｑ°〜１５°）、−Ｂ（１５
°〜３０°）９Ｃ（５０°〜４５°）、−Ｄ（４５°〜
６０°）、Ｅ（６０°〜７５°）、−Ｆ（７５°〜９０
°）、Ｆ（９０°〜７５°）、−Ｅ（７５°〜６０°）
、 ｏ（６，ｏ＝〜４５°）、−ｃ（ｓｓ°〜５０°）
、Ｂ（３０゜が得られる。尚、アルファベット符号の左
側の記号「−」ハダウンカウント読み出しを示し、アノ
ソファベット符号の上側の記号「−」は反転を示す。
タが第６図に示す如く記憶されている。１６は６進アツ
プダウンカウンタであり、データセレクタ１７と共に電
気角１８０°分のデータ全デコードする。次に１８は２
進カウンタであり、エクスクル−シブオアゲート１９と
共に１８０°ごとに反転。非反転を行ない、電気角３６
０°のデータ全デコードする。２０′Ｉｄ反転機能も有
するデータラッチでありＲＯＭ１５のデータが変更され
るごとにデータ全ラッチする。このようにして、電気角
３６０゜分の単位波形Ａ（Ｑ°〜１５°）、−Ｂ（１５
°〜３０°）９Ｃ（５０°〜４５°）、−Ｄ（４５°〜
６０°）、Ｅ（６０°〜７５°）、−Ｆ（７５°〜９０
°）、Ｆ（９０°〜７５°）、−Ｅ（７５°〜６０°）
、 ｏ（６，ｏ＝〜４５°）、−ｃ（ｓｓ°〜５０°）
、Ｂ（３０゜が得られる。尚、アルファベット符号の左
側の記号「−」ハダウンカウント読み出しを示し、アノ
ソファベット符号の上側の記号「−」は反転を示す。
第７図に電気角１８０°分のデータのデコード過程を示
した。
した。
次に三相の制御信号を得る場合について説明する。第８
図中、１６はレートマルチプライヤであり、同１４はバ
イナリアップダウンカウンタである。各２１は第５図中
にて一点鎖線で示される読出し制御部であり、−相分の
制御信号を合成する。
図中、１６はレートマルチプライヤであり、同１４はバ
イナリアップダウンカウンタである。各２１は第５図中
にて一点鎖線で示される読出し制御部であり、−相分の
制御信号を合成する。
三相の制御信号の位相差は夫々１２０°であることから
、第５図の読出し制御部２１中６進アツプダウンカウン
タ１６及び２進カウンタ１８の初期値２Ｕ相を基準（０
）としてＶ相は６進アツプダウンカウンタ１６を（ダウ
ンモード２）、２進カウンタ１８を（アップモードＯ）
（即ち電気角で１２０°進み）、Ｗ相は６進アツプダウ
ンカウンタヲ（アップモード２）、２進カウンタ１８を
（アップモード１）（即ち電気角で１２０°遅れ）の各
々の値としてプリセットしておくことによって容易に三
相の制御信号が得られる。上記のような位相の遅れ、進
みはＵ相、■相、Ｗ相の各カウンターをプリセッタブル
のカウンターとして電源投入時に自動的にロードされる
ようにしておくことで実現される。このようにして、■
相（Ｅ、−Ｆ。
、第５図の読出し制御部２１中６進アツプダウンカウン
タ１６及び２進カウンタ１８の初期値２Ｕ相を基準（０
）としてＶ相は６進アツプダウンカウンタ１６を（ダウ
ンモード２）、２進カウンタ１８を（アップモードＯ）
（即ち電気角で１２０°進み）、Ｗ相は６進アツプダウ
ンカウンタヲ（アップモード２）、２進カウンタ１８を
（アップモード１）（即ち電気角で１２０°遅れ）の各
々の値としてプリセットしておくことによって容易に三
相の制御信号が得られる。上記のような位相の遅れ、進
みはＵ相、■相、Ｗ相の各カウンターをプリセッタブル
のカウンターとして電源投入時に自動的にロードされる
ようにしておくことで実現される。このようにして、■
相（Ｅ、−Ｆ。
Ｆ）の各制御信号が得られる（第７図参照）。このよう
に出力される制御信号全第１図のトヲンジｙ、 ｐ Ｔ
ｒｙ、 Ｔｒｚ、 Ｔｒｓ、 Ｔｒ４． Ｔｒｓ、 Ｔ
ｒ６ニ与えルコトによりインバータ主回路１の出力端子
ＴＵ、 Ｔｖ。
に出力される制御信号全第１図のトヲンジｙ、 ｐ Ｔ
ｒｙ、 Ｔｒｚ、 Ｔｒｓ、 Ｔｒ４． Ｔｒｓ、 Ｔ
ｒ６ニ与えルコトによりインバータ主回路１の出力端子
ＴＵ、 Ｔｖ。
Ｔｗから第７図に示す工うな三相正弦波出力が得られる
。
。
尚、本発明は上記実施例に限定されるものではなく、例
えば三相インバータに限らず単相インバータ（位相差は
９０° に変更）にも適用できる等その要旨を逸脱しな
い範囲で種々変形して実施し得る。
えば三相インバータに限らず単相インバータ（位相差は
９０° に変更）にも適用できる等その要旨を逸脱しな
い範囲で種々変形して実施し得る。
本発明は記憶素子の６ビツトに電気角１５°分のデータ
を記憶させる構成であり、記憶素子からのデータをデコ
ードして制御信号を得る方式では記憶情報ｉ’に必要最
少限にでき、例えば従来３０゜で行なっていたものと比
較するとＲＯＭ容量は半分ですみ、又同一容量のＲＯＭ
全使用する場合には電気角の分解能全２倍にできる等
経済面、精度面での向上？図れるインバータ制御装置を
提供できる。
を記憶させる構成であり、記憶素子からのデータをデコ
ードして制御信号を得る方式では記憶情報ｉ’に必要最
少限にでき、例えば従来３０゜で行なっていたものと比
較するとＲＯＭ容量は半分ですみ、又同一容量のＲＯＭ
全使用する場合には電気角の分解能全２倍にできる等
経済面、精度面での向上？図れるインバータ制御装置を
提供できる。
第１図は従来のインバータ主回路を示す図、第２図は従
来の制御回路のブロック図、第６図はアナログ信号（正
弦波）’Ｉｆ−ディジタル化する手法を示す図、第４（
８）は従来の正弦波量子化データのデコード方法を示す
図、第５図は本発明の一相分のデータをデコードするブ
ロック図、第６図１ｄＲＯＭのデータ割付マツプを示す
図、第７図は本発明の正弦波量子化データのデコード方
法を示す図、第８図は本発明の三相分のデータをデコー
ドするブロック図である。 図中、１はインバータ主回路、１３はレートマルチプフ
イヤ、１４はバイナリアップダウンカウンタ、１５はＲ
ＯＭ（記憶素子）、１６は６進アツプダウンカウンタ、
１７はデータセレクタ、１８は２進カウンタ、１９はエ
クスクル−シブオアゲートである。 第１図
来の制御回路のブロック図、第６図はアナログ信号（正
弦波）’Ｉｆ−ディジタル化する手法を示す図、第４（
８）は従来の正弦波量子化データのデコード方法を示す
図、第５図は本発明の一相分のデータをデコードするブ
ロック図、第６図１ｄＲＯＭのデータ割付マツプを示す
図、第７図は本発明の正弦波量子化データのデコード方
法を示す図、第８図は本発明の三相分のデータをデコー
ドするブロック図である。 図中、１はインバータ主回路、１３はレートマルチプフ
イヤ、１４はバイナリアップダウンカウンタ、１５はＲ
ＯＭ（記憶素子）、１６は６進アツプダウンカウンタ、
１７はデータセレクタ、１８は２進カウンタ、１９はエ
クスクル−シブオアゲートである。 第１図
Claims (1)
- インバータ主回路内のスイッチング素子全所定パターン
の制御信号によりオンオフさせて正弦波近似交流出力を
得るインバータにおいて、前記制御信号全論理パターン
で形成すると共に、この制御信号を電気角で１５°分を
６ビツトによって記憶する記憶素子と、この記憶素子の
記憶内容の読み出しを制御する読出し制御部と全設け、
この読出し制御部全前記記憶素子の記憶内容を順方向及
び逆方向に交互に読み出すアッグダウンカウンタとその
読み出し内容全会々１２０° の位相差をもつ３相出力
へ変換するための３つの独立した６進ブリセツタブμア
ツプダウンカウンタとデータセレクタと１８０° 分の
データを３６０° 分のデータに変換するための３つの
独立した２進ブリセツタプノＶカウンタとエクスクル−
ジグオアゲートと押装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123413A JPS5914371A (ja) | 1982-07-14 | 1982-07-14 | インバ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123413A JPS5914371A (ja) | 1982-07-14 | 1982-07-14 | インバ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914371A true JPS5914371A (ja) | 1984-01-25 |
Family
ID=14859935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123413A Pending JPS5914371A (ja) | 1982-07-14 | 1982-07-14 | インバ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430458A (en) * | 1987-07-22 | 1989-02-01 | Mitsubishi Electric Corp | Three-phase ac phase controller |
-
1982
- 1982-07-14 JP JP57123413A patent/JPS5914371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430458A (en) * | 1987-07-22 | 1989-02-01 | Mitsubishi Electric Corp | Three-phase ac phase controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727468A (en) | Digital PWM control circuit | |
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| KR920004905B1 (ko) | Pwm 제어장치 | |
| JPS62501394A (ja) | インバ−タ制御装置 | |
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| JPS5914371A (ja) | インバ−タ制御装置 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPS61240859A (ja) | 単相ブリツジインバ−タのｐｗｍ制御方式 | |
| JPS6130479Y2 (ja) | ||
| JPS6158476A (ja) | インバ−タの制御回路 | |
| KR200284464Y1 (ko) | 전동기제어용 집적회로 | |
| SU1582291A1 (ru) | Вентильный электропривод с цифровым управлением | |
| JPH0447553B2 (ja) | ||
| JP3266557B2 (ja) | ステッピングモータの微小角駆動装置 | |
| JPS5914370A (ja) | インバ−タ制御装置 | |
| JPH03118793A (ja) | インバータ制御装置 | |
| JPS59172979A (ja) | インバ−タ制御回路 | |
| JPS6074969A (ja) | Ｐｗｍインバ−タ制御装置 | |
| JPS5858875A (ja) | インバ−タ装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JP2908806B2 (ja) | 信号発生回路 | |
| JPS61236394A (ja) | モ−タ駆動用電源装置 | |
| JPS61251486A (ja) | インバ−タ装置 | |
| SU1603507A1 (ru) | Способ управлени многофазным инвертором напр жени | |
| JP2600460Y2 (ja) | インバータ装置 |