JP6087956B2 - 薄膜トランジスタアレイ基板、及び、液晶表示装置 - Google Patents

Description

本発明は、薄膜トランジスタアレイ基板、及び、液晶表示装置に関する。より詳しくは、フィールドシーケンシャル方式等を採用した、高速応答性を必要とする表示装置に好適な薄膜トランジスタアレイ基板、及び、該薄膜トランジスタアレイ基板を備える液晶表示装置に関するものである。

薄膜トランジスタアレイ基板は、表示装置等を電気的に制御して、表示／非表示の駆動を行うことができ、例えば、液晶表示装置において、液晶層を挟持する基板として用いられる等、一般的に普及している。近年においては、電子ブック、フォトフレーム、ＩＡ（Ｉｎｄｕｓｔｒｉａｌ Ａｐｐｌｉａｎｃｅ：産業機器）、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ：パーソナルコンピュータ）、タブレットＰＣ、スマートフォン用途等に幅広く採用されている。これらの用途において、高速応答化を実現するための電極配置、及び、基板の設計に係る各種モードの液晶表示装置が検討されており、例えば、以下が挙げられる。

高速応答性及び広視野角を有する薄膜トランジスタ型液晶ディスプレイであって、第１の共通電極層を有する第１の基板と、ピクセル電極層及び第２の共通電極層の両方を有する第２の基板と、該第１の基板と該第２の基板との間に挟まれた液晶と、高速な入力データ転送速度に対する高速応答性及び見る人にとっての広視野角をもたらすために、該第１の基板にある該第１の共通電極層と、該第２の基板にある該ピクセル電極層及び第２の共通電極層の両方との間に電界を発生させる手段とを含むディスプレイが開示されている（例えば、特許文献１参照）。

互いに対向配置された一対の基板間に誘電率異方性が正の液晶からなる液晶層が挟持された液晶装置であって、該一対の基板を構成する第１の基板、第２の基板のそれぞれに該液晶層を挟んで対峙し、該液晶層に対して縦電界を印加する電極が設けられるとともに、該第２の基板には、該液晶層に対して横電界を印加する複数の電極が設けられた液晶装置が開示されている（例えば、特許文献２参照）。

特表２００６−５２３８５０号公報 特開２００２−３６５６５７号公報

上述したように、液晶表示装置において、高速応答化を実現することが望まれている。ここで、該液晶表示装置が備える薄膜トランジスタアレイ基板において、バスライン（ゲートバスライン及びソースバスライン）を最適に配置しないと、高速応答性が充分に発揮できない場合があった。これは、該液晶表示装置の駆動周波数が高速化するに伴って、画素への信号書き込み時間（以下、単に、書き込み時間とも言う。）が短くなり、特に、大型の液晶表示パネルを備える場合（ゲートバスライン及びソースバスラインの配線負荷が大きい場合）や高解像度の液晶表示パネルを備える場合（バスラインの本数が多い場合で、例えば、ＱＦＨＤ〔Ｑｕａｄ Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ〕）に、薄膜トランジスタ素子の充電不足が顕著になってしまうためである。

例えば、図１４に示すような、従来の液晶表示装置２０１において説明する。図１４は、従来の液晶表示装置を示す平面模式図である。

図１４に示すように、従来の液晶表示装置２０１は、表示領域２０２の周囲に、ゲートドライバ２０３ａ、２０３ｂと、ソースドライバ２０４とを有している。ゲートドライバ２０３ａ、２０３ｂは、表示領域２０２に設けられた薄膜トランジスタ素子（例えば、薄膜トランジスタ素子２０７）に走査信号を入力する。ソースドライバ２０４は、該薄膜トランジスタ素子に映像信号を入力する。なお、表示領域２０２は、液晶表示装置２０１が備える液晶表示パネルの表示領域であってもよいし、液晶表示装置２０１が備える薄膜トランジスタアレイ基板の駆動領域（アクティブ領域）であってもよい。

ゲートドライバ２０３ａ、２０３ｂは、それぞれ、表示領域２０２の４辺のうちの対向する２辺に配置され、ソースドライバ２０４は、表示領域２０２の４辺のうちのゲートドライバ２０３ａ、２０３ｂが配置された２辺以外の１辺に配置されている。

表示領域２０２には、ゲートドライバ２０３ａ、２０３ｂによって駆動されるゲートバスライン２０５（図１４中の横方向に伸びる破線で、ゲートドライバ２０３ａ、２０３ｂと接続されているもの）と、ソースドライバ２０４によって駆動されるソースバスライン２０６（図１４中の縦方向に伸びる実線で、ソースドライバ２０４と接続されているもの）とが配置されている。ここで、ゲートバスライン２０５及びソースバスライン２０６は、表示領域２０２の主面を平面視したときに、互いの交差部分において、重畳している。

通常、テレビジョン用の映像信号は、１フレームの映像を６０Ｈｚで伝送される。例えば、従来の液晶表示装置２０１が、１フレームの映像を、赤色（Ｒ）、緑色（Ｇ）、及び、青色（Ｂ）の３つのサブフレームに分割して映像表示する場合（後述するような、フィールドシーケンシャル方式の場合）、液晶表示装置２０１の駆動周波数は１８０Ｈｚとなる。

まず、図１４に示すような液晶表示装置２０１において、駆動周波数を６０Ｈｚから１２０Ｈｚに上げる場合について説明する。駆動周波数を６０Ｈｚから１２０Ｈｚに上げる場合は、ダブルソース構造を採用することにより、ソースバスライン２０６の１本当たりに対して書き込むゲートバスライン２０５の本数を半減し、駆動周波数が６０Ｈｚの場合と同等の書き込み時間を稼ぐことができる。ここで、ダブルソース構造とは、例えば、ソースバスライン２０６に沿って２つの画素を同時に書き込む（２本のゲートバスライン２０５を同時に書き込む）ことができる構造のことである。

例えば、立ち上がり（暗状態〔黒表示〕から明状態〔白表示〕に表示状態が変化する間）及び立ち下がり（明状態〔白表示〕から暗状態〔黒表示〕に表示状態が変化する間）の両方において液晶分子を電界によって配向制御させる３層電極構造を有し、かつ、縦電界（立ち下がり時に印加される、上記薄膜トランジスタアレイ基板の主面に対して垂直な方向の電界）オン−横電界（立ち上がり時に印加される、該薄膜トランジスタアレイ基板の主面に対して水平な方向の電界）オンのスイッチングを行う（以下、オン−オンスイッチングモードとも言う。）液晶表示装置においては、図１５に示すような構造となる。図１５は、オン−オンスイッチングモードの液晶表示装置における図１４の表示領域の一部を拡大した平面模式図である。なお、図１５中、縦方向に伸びる線の細い実線、縦方向に伸びる線の太い実線、縦方向に伸びる線の細い破線、及び、縦方向に伸びる線の太い破線はソースバスラインを示し、それぞれ、図１４中の縦方向に伸びる各実線に相当する。また、図１５中、「＋（プラス）」及び「−（マイナス）」の表示は、例えば、ソースドライバ２０４から出力される電圧の極性を示している。また、図１５中、上述したような縦方向の実線及び破線は、画素間の境界が分かりやすくなるように使い分けたものである（例えば、画素２１０ａと、画素２１０ｃとの間で使い分けている。）。

図１５に示すように、オン−オンスイッチングモードの液晶表示装置は、１画素に対して３つの薄膜トランジスタ素子を有するため、ダブルソース構造を採用する場合は、１画素に対して６本のソースバスラインを有することになる。ここで、オン−オンスイッチングモードの液晶表示装置におけるダブルソース構造とは、例えば、画素２１０ａ、２１０ｂを同時に書き込むことができる構造のことである。

次に、駆動周波数を１８０Ｈｚに上げて、更に高速に駆動する場合について説明する。駆動周波数を１８０Ｈｚに上げる場合は、駆動周波数が１２０Ｈｚの場合よりも、ソースバスライン２０６の本数を更に増やし、同時に書き込む画素数（同時に書き込むゲートバスライン２０５の本数）を増やすことで、書き込み時間を充分に確保することができる。しかしながら、ソースバスライン２０６の本数を更に増やすことにより、液晶表示装置の開口率が低下してしまう。このため、高速駆動化を実現しつつ、開口率の低下と、画素への信号書き込み時間の短縮による薄膜トランジスタ素子の充電不足とを充分に防止するという点において工夫の余地があった。

上記特許文献１は、立ち上がりは、上記第２の基板の、上記ピクセル電極層と上記第２の共通電極層との間で発生するフリンジ電界により、また、立ち下がりは、基板間の電位差で発生する縦電界により、それぞれの電界で液晶分子を回転させることで高速応答化が可能である、としている。しかしながら、該特許文献１には、駆動周波数を高速化する際のバスラインの最適な配置について、何ら記載されておらず、上記課題を解決するための工夫の余地があった。

上記特許文献２は、製造プロセスや製造コストの増大を招くことなく、応答速度の向上を図ることができる液晶装置、及び、該液晶装置を用いた投射型表示装置、電子機器を提供する、としている。しかしながら、該特許文献２には、駆動周波数を高速化する際のバスラインの最適な配置について、何ら記載されておらず、上記課題を解決するための工夫の余地があった。

本発明は、上記現状に鑑みてなされたものであり、高速駆動化を実現しつつ、開口率の低下と、画素への信号書き込み時間の短縮による薄膜トランジスタ素子の充電不足とを充分に防止することができる薄膜トランジスタアレイ基板、及び、該薄膜トランジスタアレイ基板を備える液晶表示装置を提供することを目的とするものである。

本発明者らは、高速駆動化を実現しつつ、開口率の低下と、画素への信号書き込み時間の短縮による薄膜トランジスタ素子の充電不足とを充分に防止することができる薄膜トランジスタアレイ基板、及び、該薄膜トランジスタアレイ基板を備える液晶表示装置について種々検討したところ、ダブルソース構造を採用する際に複数のソースドライバを配置する構成に着目した。そして、この構成において、ソースバスラインを２つの配線に分断し、かつ、分断する位置を最適化すれば、書き込み時間を確保しつつ、開口率の低下を充分に防止できることを見出した。これにより、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明の一態様によれば、薄膜トランジスタ素子と、第１の方向に伸びる第１及び第２のゲートバスラインと、該第１の方向と交差する第２の方向に伸びる第１及び第２のソースバスラインとを備える薄膜トランジスタアレイ基板であって、該第２の方向に沿って配置された該薄膜トランジスタ素子は、該第１のゲートバスライン及び該第１のソースバスラインに接続された第１の薄膜トランジスタ素子と、該第２のゲートバスライン及び該第２のソースバスラインに接続された第２の薄膜トランジスタ素子とを含み、該第１のソースバスラインは、該第２のゲートバスラインと重畳する領域に、互いに異なるソースドライバに接続された２つの配線に分断された、第１の分断部を有し、該第２のソースバスラインは、該第１のゲートバスラインと重畳する領域に、互いに異なるソースドライバに接続された２つの配線に分断された、第２の分断部を有する薄膜トランジスタアレイ基板であってもよい。

本発明の一態様における薄膜トランジスタアレイ基板としては、その他の構成要素により特に限定されるものではなく、薄膜トランジスタアレイ基板に通常用いられるその他の構成を適宜適用することができる。

また、本発明の一態様によれば、上記薄膜トランジスタアレイ基板を備える液晶表示装置であってもよい。

本発明の一態様における液晶表示装置としては、その他の構成要素により特に限定されるものではなく、液晶表示装置に通常用いられるその他の構成を適宜適用することができる。

本発明の一態様によれば、高速駆動化を実現しつつ、開口率の低下と、画素への信号書き込み時間の短縮による薄膜トランジスタ素子の充電不足とを充分に防止することができる薄膜トランジスタアレイ基板、及び、該薄膜トランジスタアレイ基板を備える液晶表示装置を提供することができる。

実施形態１、実施形態２、及び、実施形態３に係る薄膜トランジスタアレイ基板を備える液晶表示装置の平面模式図である。 図１の表示領域の一部を拡大した平面模式図である。 オン−オンスイッチングモードの液晶表示装置が備える薄膜トランジスタアレイ基板の平面模式図である。 オン−オンスイッチングモードの液晶表示装置が備える液晶表示パネルの画素部の断面模式図である。 画素の明るさの差による表示むらを示す模式図である。 ソースバスラインの好ましくない分断箇所を示す平面模式図である。 図６中の薄膜トランジスタ素子の近傍を拡大した平面模式図である。 ソースバスラインの他の好ましくない分断箇所を示す平面模式図である。 ソースバスラインの好ましい分断箇所を示す平面模式図である。 実施形態１に係る液晶表示装置を示す平面模式図である。 スキャン領域が不連続である箇所が発生しない場合を示す模式図である。 スキャン領域が不連続である箇所が発生する場合を示す模式図である。 実施形態３に係る液晶表示装置を示す平面模式図である。 従来の液晶表示装置を示す平面模式図である。 オン−オンスイッチングモードの液晶表示装置における図１４の表示領域の一部を拡大した平面模式図である。

本発明に係る薄膜トランジスタアレイ基板における好ましい態様について、以下に説明する。

本発明に係る薄膜トランジスタアレイ基板の一態様によれば、上記第１の分断部と重畳する上記第２のゲートバスラインと、上記第２の分断部と重畳する上記第１のゲートバスラインとは、互いに隣り合って配置されているものであってもよい。

これにより、図１４及び図１５で示したような、ダブルソース構造を有し、１つのソースドライバ２０４が配置される場合と比較して、書き込み時間を充分に確保することができ、最大で約２倍にすることができる。よって、高速駆動化を実現しつつ、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

本発明に係る薄膜トランジスタアレイ基板の一態様によれば、上記第１の分断部と重畳する上記第２のゲートバスラインと、上記第２の分断部と重畳する上記第１のゲートバスラインとは、互いに隣り合わない位置に配置されているものであってもよい。

これにより、図１４及び図１５で示したような、ダブルソース構造を有し、１つのソースドライバ２０４が配置される場合と比較して、書き込み時間を充分に確保することができる。よって、高速駆動化を実現しつつ、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

本発明に係る薄膜トランジスタアレイ基板の一態様によれば、上記第１及び第２の分断部は、上記薄膜トランジスタアレイ基板の駆動領域を上記第１の方向に沿って二分割するように配置され、二分割された該薄膜トランジスタアレイ基板の駆動領域は、同じ本数のゲートバスラインを有するものであってもよい。

これにより、書き込むゲートバスラインの本数（以下、スキャン本数とも言う。）が、二分割された上記薄膜トランジスタアレイ基板の駆動領域に対して、それぞれ同じ本数となり、図１４及び図１５で示したような、ダブルソース構造を有し、１つのソースドライバ２０４が配置される場合と比較して、書き込み時間を約２倍にすることができる。よって、高速駆動化を実現しつつ、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

なお、「二分割された該薄膜トランジスタアレイ基板の駆動領域」とは、例えば、図１に示すような、分断部８ａ、８ｂによって２つの配線に分断されたソースバスライン６ａ、６ｂで、ソースドライバ４ａに接続されているものを含む領域ＡＲ１と、分断部８ａ、８ｂによって２つの配線に分断されたソースバスライン６ａ、６ｂで、ソースドライバ４ｂに接続されているものを含む領域ＡＲ２とのような、２つの駆動領域（表示領域）のことを言う。

本発明に係る薄膜トランジスタアレイ基板の一態様によれば、上記第１及び第２の分断部は、上記薄膜トランジスタアレイ基板の駆動領域を上記第１の方向に沿って二分割するように配置され、二分割された該薄膜トランジスタアレイ基板の駆動領域は、異なる本数のゲートバスラインを有するものであってもよい。

これにより、図１４及び図１５で示したような、ダブルソース構造を有し、１つのソースドライバ２０４が配置される場合と比較して、書き込み時間を充分に確保することができる。よって、高速駆動化を実現しつつ、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

本発明に係る薄膜トランジスタアレイ基板の一態様によれば、上記薄膜トランジスタ素子は、酸化物半導体を含む半導体層を有するものであってもよい。

上記酸化物半導体は、アモルファスシリコンよりも移動度が高く、特性ばらつきも小さいという特徴を有している。このため、該酸化物半導体を含む薄膜トランジスタ素子は、アモルファスシリコンを含む薄膜トランジスタ素子よりも高速で駆動することができ、駆動周波数が高く、１画素に占める割合を小さくすることができるため、より高精細である次世代表示装置の駆動に好適である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できるという利点を有している。よって、本発明に係る薄膜トランジスタアレイ基板の一態様が備える薄膜トランジスタ素子が、酸化物半導体を含む半導体層を有する場合、更なる高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による該薄膜トランジスタ素子の充電不足とを充分に防止することができる。

また、上記酸化物半導体の構成としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）から構成されるＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）、インジウム（Ｉｎ）、スズ（Ｔｉｎ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）から構成されるＩＴＺＯ（Ｉｎ−Ｔｉｎ−Ｚｎ−Ｏ）、又は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）から構成されるＩＡＺＯ（Ｉｎ−Ａｌ−Ｚｎ−Ｏ）等であってもよい。

上述した各態様は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

次に、本発明に係る液晶表示装置における好ましい態様について、以下に説明する。

本発明に係る液晶表示装置の一態様によれば、上記液晶表示装置は、上記薄膜トランジスタアレイ基板と、該薄膜トランジスタアレイ基板に対向する対向基板と、該薄膜トランジスタアレイ基板及び該対向基板に挟持された液晶層とを備え、該薄膜トランジスタアレイ基板は、第１の電極、第２の電極、及び、第３の電極を有し、該対向基板は、第４の電極を有し、該第１の電極及び該第２の電極は、該第３の電極の該液晶層側にある、複数の線状部分を含む一対の櫛歯電極であり、該第３の電極及び該第４の電極は、面状の電極であるものであってもよい。

これにより、オン−オンスイッチングモードの液晶表示装置において、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足とを充分に防止することができる。

本発明に係る液晶表示装置の一態様によれば、上記液晶層に含まれる液晶分子は、電圧無印加時に上記薄膜トランジスタアレイ基板及び上記対向基板の主面に対して垂直な方向に配向するものであってもよい。

このような垂直配向型の液晶表示装置は、広視野角、及び、高コントラスト等の特性を得るのに有利な方式である。よって、本発明に係る液晶表示装置の一態様が垂直配向型の液晶表示装置である場合、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足とを充分に防止することができるとともに、広視野角、及び、高コントラストを実現することができる。なお、「電圧無印加時」とは、本発明の技術分野において実質的に電圧が印加されていないと言えるものであればよい。また、「上記薄膜トランジスタアレイ基板及び上記対向基板の主面に対して垂直な方向に配向する」とは、本発明の技術分野において該薄膜トランジスタアレイ基板及び該対向基板の主面に対して垂直な方向に配向すると言えるものであればよく、実質的に垂直な方向に配向する形態を含む。

本発明に係る液晶表示装置の一態様によれば、一対の櫛歯電極である上記第１の電極及び上記第２の電極は、同一の層に形成されていてもよい。なお、一対の櫛歯電極である該第１の電極及び該第２の電極は、本発明の一態様における効果を発揮できるものである限り、異なる層に形成されていてもよい。ここで、「一対の櫛歯電極である上記第１の電極及び上記第２の電極が同一の層に形成されている」とは、それぞれの櫛歯電極が、その上記液晶層側、及び／又は、その該液晶層側とは反対側において、共通する部材（例えば、絶縁層、及び／又は、液晶層等）と接していることを言う。

本発明に係る液晶表示装置の一態様によれば、上記薄膜トランジスタアレイ基板は、更に絶縁層を有し、該絶縁層は、上記第１の電極及び上記第２の電極の上記液晶層側とは反対側にあってもよい。

ここで、複数の線状部分を含む一対の櫛歯電極間（上記第１の電極と上記第２の電極との間）で横電界（上記薄膜トランジスタアレイ基板及び上記対向基板の主面に対して水平な方向の電界）を好適に発生させることができる。なお、「上記薄膜トランジスタアレイ基板及び上記対向基板の主面に対して水平な方向の電界」とは、本発明の技術分野において該薄膜トランジスタアレイ基板及び該対向基板の主面に対して水平な方向の電界と言えるものであればよく、実質的に水平な方向に電界が発生する形態を含む。また、該櫛歯電極（該第１の電極及び該第２の電極）と面状の上記第３の電極との間でフリンジ電界を好適に発生させることができる。

次に、面状の上記第３の電極及び上記第４の電極によれば、該第３の電極を有する上記薄膜トランジスタアレイ基板と、該第４の電極を有する上記対向基板との間で、縦電界（該薄膜トランジスタアレイ基板及び該対向基板の主面に対して垂直な方向の電界）を好適に発生させることができる。なお、「該薄膜トランジスタアレイ基板及び該対向基板の主面に対して垂直な方向の電界」とは、本発明の技術分野において該薄膜トランジスタアレイ基板及び該対向基板の主面に対して垂直な方向の電界と言えるものであればよく、実質的に垂直な方向に電界が発生する形態を含む。

よって、上述したような、横電界（又は、フリンジ電界）、及び、縦電界を好適に発生させることができる。

本発明に係る液晶表示装置の一態様によれば、上記液晶表示装置は、フィールドシーケンシャル方式で駆動されるものであってもよい。

フィールドシーケンシャル方式とは、カラーフィルタを用いずに、上記液晶表示装置が備える光源の色（例えば、Ｒ、Ｇ、及び、Ｂ）を高速で切り替えて混色することで、マルチカラー表示を行う方式である。通常、テレビジョン用の映像信号は、６０Ｈｚで伝送されており、フィールドシーケンシャル方式を採用する場合は、その１フレームの映像を、例えば、Ｒ、Ｇ、及び、Ｂの３つのサブフレームに分割して映像表示を行うため、該液晶表示装置を１８０Ｈｚの駆動周波数で駆動することになる。

ここで、上述したように、オン−オンスイッチングモードの液晶表示装置は、立ち上がり及び立ち下がりの両方において液晶分子を電界によって配向制御させる３層電極構造を有し、かつ、縦電界オン−横電界オンのスイッチングを行うため、高速応答性（例えば、上記光源の色が切り替わるタイミングと同期して、それぞれの色に対応する表示を高速で切り替えること）が求められるフィールドシーケンシャル方式との相性がよい。よって、本発明に係る液晶表示装置の一態様がオン−オンスイッチングモードの液晶表示装置であり、フィールドシーケンシャル方式で駆動される場合は、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足とを充分に防止することができる。

また、本発明に係る液晶表示装置における好ましい態様については、上述した好ましい態様を有する本発明に係る薄膜トランジスタアレイ基板を備えるものであってもよい。

上述した各態様は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。また、以下の実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

実施形態に係る薄膜トランジスタアレイ基板の基本構成は、薄膜トランジスタ素子、ゲートバスライン、及び、ソースバスラインである。また、実施形態に係る液晶表示装置は、実施形態に係る薄膜トランジスタアレイ基板の他に、該薄膜トランジスタ素子に走査信号を入力するためのゲートドライバ、及び、該薄膜トランジスタ素子に映像信号を入力するためのソースドライバを備えており、該ゲートバスラインは、該ゲートドライバによって駆動され、該ソースバスラインは、該ソースドライバによって駆動される。

［実施形態１］
実施形態１に係る薄膜トランジスタアレイ基板を好適に用いることができる液晶表示装置（以下、実施形態１に係る液晶表示装置とも言う。）について、以下に説明する。実施形態１に係る液晶表示装置は、垂直配向型のオン−オンスイッチングモードの液晶表示装置であり、上記第１の分断部と重畳する上記第２のゲートバスラインと、上記第２の分断部と重畳する上記第１のゲートバスラインとが、互いに隣り合って配置されており、該第１及び該第２の分断部が該薄膜トランジスタアレイ基板の駆動領域を上記第１の方向に沿って二分割するように配置されており、二分割された該薄膜トランジスタアレイ基板の駆動領域が、同じ本数のゲートバスラインを有する場合である。

図１は、実施形態１に係る薄膜トランジスタアレイ基板を備える液晶表示装置の平面模式図である。図１に示すように、液晶表示装置１は、表示領域２の周囲に、ゲートドライバ３ａ、３ｂと、ソースドライバ４ａ、４ｂとを有している。ゲートドライバ３ａ、３ｂは、表示領域２に設けられた上記薄膜トランジスタ素子（例えば、薄膜トランジスタ素子７ａ、７ｂ）に走査信号を入力する。ソースドライバ４ａ、４ｂは、該薄膜トランジスタ素子に映像信号を入力する。なお、表示領域２は、液晶表示装置１が備える液晶表示パネルの表示領域であってもよいし、液晶表示装置１が備える薄膜トランジスタアレイ基板の駆動領域（アクティブ領域）であってもよい。

ゲートドライバ３ａ、３ｂは、それぞれ、表示領域２の４辺のうちの対向する２辺に配置され、ソースドライバ４ａ、４ｂは、表示領域２の４辺のうちのゲートドライバ３ａ、３ｂが配置された２辺以外の残りの対向する２辺に配置されている。

表示領域２には、ゲートドライバ３ａ、３ｂによって駆動されるゲートバスライン（図１中の横方向に伸びる破線で、ゲートドライバ３ａ、３ｂと接続されているもの）と、ソースドライバ４ａ、４ｂによって駆動されるソースバスライン（図１中の縦方向に伸びる実線で、ソースドライバ４ａ、４ｂと接続されているもの）とが配置されている。ここで、該ゲートバスライン及び該ソースバスラインは、表示領域２の主面を平面視したときに、互いの交差部分において、重畳している。

図１に示すように、上記ゲートバスラインは、ゲートバスライン５ａ、５ｂを含んでおり、上記ソースバスラインは、ソースバスライン６ａ、６ｂを含んでいる。また、図１中の縦方向（ソースバスライン６ａ、６ｂの伸びる方向）に沿って配置された上記薄膜トランジスタ素子は、薄膜トランジスタ素子７ａ、７ｂを含んでおり、薄膜トランジスタ素子７ａは、ゲートバスライン５ａ及びソースバスライン６ａに接続されており、薄膜トランジスタ素子７ｂは、ゲートバスライン５ｂ及びソースバスライン６ｂに接続されている。

また、ソースバスライン６ａは、表示領域２の主面を平面視したときに、ゲートバスライン５ｂと重畳する領域に、分断部８ａを有しており、ソースバスライン６ｂは、表示領域２の主面を平面視したときに、ゲートバスライン５ａと重畳する領域に、分断部８ｂを有している。ここで、分断部８ａ、８ｂは、上記薄膜トランジスタ素子が配置されていない領域である。また、分断部８ａによって２つの配線に分断されたソースバスライン６ａは、互いに異なるソースドライバ４ａ、４ｂに接続されており、分断部８ｂによって２つの配線に分断されたソースバスライン６ｂは、互いに異なるソースドライバ４ａ、４ｂに接続されている。また、表示領域２は、分断部８ａ、８ｂによって２つの配線に分断されたソースバスライン６ａ、６ｂで、ソースドライバ４ａに接続されているものを含む領域ＡＲ１と、分断部８ａ、８ｂによって２つの配線に分断されたソースバスライン６ａ、６ｂで、ソースドライバ４ｂに接続されているものを含む領域ＡＲ２とを含んでいる。図１に示すように、表示領域２には、上述したような、ゲートバスライン５ａ、５ｂ、ソースバスライン６ａ、６ｂ、薄膜トランジスタ素子７ａ、７ｂ、及び、分断部８ａ、８ｂと同様な構成が配置されている。

なお、図１中の横方向及び縦方向は、それぞれ、本発明の一態様における上記第１及び第２の方向に相当する。また、ゲートバスライン５ａ、５ｂは、それぞれ、本発明の一態様における上記第１及び第２のゲートバスラインに相当する。また、ソースバスライン６ａ、６ｂは、それぞれ、本発明の一態様における上記第１及び第２のソースバスラインに相当する。また、薄膜トランジスタ素子７ａ、７ｂは、それぞれ、本発明の一態様における上記第１及び第２の薄膜トランジスタ素子に相当する。また、分断部８ａ、８ｂは、それぞれ、本発明の一態様における上記第１及び第２の分断部に相当する。

図２は、図１の表示領域の一部を拡大した平面模式図であり、図１中の上記ソースバスライン（例えば、ソースバスライン６ａ、６ｂ）が有する分断部（例えば、分断部８ａ、８ｂ）を含まない領域の一部を拡大したものである。図２中、縦方向に伸びる線の細い実線、縦方向に伸びる線の太い実線、縦方向に伸びる線の細い破線、及び、縦方向に伸びる線の太い破線は上記ソースバスラインを示し、それぞれ、図１中の縦方向に伸びる各実線に相当する。また、図２中、「＋（プラス）」及び「−（マイナス）」の表示は、例えば、ソースドライバ４ａ（ソースドライバ４ｂ）から出力される電圧の極性を示している。

１画素に対して１つの上記薄膜トランジスタ素子を有する液晶表示装置において、ダブルソース構造を採用する場合は、図２に示すように、１画素に電極９が１つ設けられ、一列の画素に対して２本の上記ソースバスラインを有することになる。ここで、１画素に対して１つの該薄膜トランジスタ素子を有する液晶表示装置におけるダブルソース構造とは、例えば、図２中の電極９が設けられた画素と、その下に配置された画素とを同時に書き込むことができる構造のことである。

次に、オン−オンスイッチングモードの液晶表示装置においては、１画素に対して３つの上記薄膜トランジスタ素子を有するため、１画素に電極９が３つ設けられ、一列の画素に対して３本の上記ソースバスラインを有することになる。更に、ダブルソース構造を同時に採用する場合は、図２に示すように、一列の画素に対して６本のソースバスラインを有することになる。ここで、オン−オンスイッチングモードの液晶表示装置におけるダブルソース構造とは、例えば、画素１０ａ、１０ｂを同時に書き込むことができる構造のことである。また、図２中、上述したような縦方向の実線及び破線は、オン−オンスイッチングモードの液晶表示装置における画素間の境界が分かりやすくなるように使い分けたものである（例えば、画素１０ａと、画素１０ｃとの間で使い分けている。）。なお、図２中、電極９は、縦方向及び横方向に並列されているが、これは、オン−オンスイッチングモードの液晶表示装置において、１画素に電極９が３つ設けられていることを分かりやすくするためである。

上述したように、オン−オンスイッチングモードの液晶表示装置は、フィールドシーケンシャル方式との相性がよい。ここで、オン−オンスイッチングモードの液晶表示装置において、フィールドシーケンシャル方式を採用する場合について、以下に説明する。

フィールドシーケンシャル方式を採用する場合は、上述したように、オン−オンスイッチングモードの液晶表示装置を１８０Ｈｚの駆動周波数で駆動することになる。例えば、１８０Ｈｚの駆動周波数で駆動し、シングルソース構造（上記ソースバスラインに沿って画素を１つずつ書き込む方式）を採用する場合、上記ゲートバスライン１本当たりの書き込み時間は、１／（１８０×Ｌ）秒（＝１秒／１８０Ｈｚ／〔ゲートバスラインの本数Ｌ〕）となり、６０Ｈｚの駆動周波数で駆動し、シングルソース構造を採用する場合の書き込み時間（１／〔６０×Ｌ〕秒）の１／３になってしまう。よって、上記薄膜トランジスタ素子の充電時間を充分に確保することができない。

また、フィールドシーケンシャル方式においては、１８０Ｈｚ以上の駆動周波数で駆動する場合、「フリッカ」が認識されてしまったり、「色割れ」という現象が発生したりするという問題が生じることがある。

まず、「フリッカ」について説明する。上述したように、フィールドシーケンシャル方式においては、６０Ｈｚで伝送された映像信号の１フレームの映像を、例えば、Ｒ、Ｇ、及び、Ｂの３つのサブフレームに分割して映像表示を行うため、１８０Ｈｚの駆動周波数で駆動することになる。ここで、Ｒ、Ｇ、及び、Ｂの輝度に着目すると、Ｇの輝度がＲ及びＢの輝度よりも高いため、それぞれの色に対応する表示を高速で切り替える場合、それぞれの色に対応する表示の輝度変化（低い輝度〔Ｒ〕から高い輝度〔Ｇ〕へ変化し、高い輝度〔Ｇ〕から低い輝度〔Ｂ〕へ変化すること）が、輝度の周期として現れ、該輝度の周期は、１／６０秒（＝１秒／６０Ｈｚ）に相当することになる。その結果、これが、表示上のちらつき（「フリッカ」）として認識される。「フリッカ」に対しては、駆動周波数を更に上げることで（例えば、駆動周波数を２４０Ｈｚ又は３００Ｈｚに上げる。）、認識しにくくすることができる。これは、該輝度の周期が短くなるためである（例えば、１／８０秒又は１／１００秒になる。）。

次に「色割れ」について説明する。「色割れ」とは、動画表示等において、動いているものの輪郭が色づく現象のことである。「色割れ」に対しては、上述したような「フリッカ」とは異なり、単純に駆動周波数を上げるだけでは認識しにくくすることはできず、フレームの映像を補間すること（以下、フレーム補間とも言う。）、及び、「色割れ」低減のバックライトディミング等を導入することで、認識しにくくすることができる。なお、フレーム補間、及び、「色割れ」低減のバックライトディミングを導入する場合は、駆動周波数を上げることになる。

以上より、駆動周波数を１８０Ｈｚよりも更に上げることで、「フリッカ」及び「色割れ」を認識しにくくすることができる。しかしながら、駆動周波数を１８０Ｈｚよりも更に上げる場合（例えば、駆動周波数を２４０Ｈｚ又は３００Ｈｚに上げる。）、書き込み時間が更に短くなってしまい（例えば、１／〔２４０×Ｌ〕秒又は１／〔３００×Ｌ〕になる。）、上記薄膜トランジスタ素子の充電時間を充分に確保することができない。

そこで、上記薄膜トランジスタ素子のチャネル長を長くし、電子注入量を増やすことで、上述したような、該薄膜トランジスタ素子の充電不足を解決することができる場合がある。しかしながら、該薄膜トランジスタ素子のチャネル長を長くすることで、該薄膜トランジスタ素子が大きくなり、開口率が低下してしまうため、好ましくない。

また、上記薄膜トランジスタ素子が、上記酸化物半導体を含む半導体層を有するようにすることは、電子注入量増大化、及び、該薄膜トランジスタ素子のスケール縮小化の観点からは好ましいが、高解像度又は大型の液晶表示パネルを備える場合は、配線負荷が大きくなってしまい、該薄膜トランジスタ素子によって、該液晶表示パネルの液晶容量に対して充分な充電率を確保することが難しい。

ここで、オン−オンスイッチングモードの液晶表示装置において、１８０Ｈｚの駆動周波数で駆動し、ダブルソース構造を採用する場合の書き込み時間は、１／（９０×Ｌ）秒（＝１秒／１８０Ｈｚ／〔Ｌ／２〕）となり、上述したような、１８０Ｈｚの駆動周波数で駆動し、シングルソース構造を採用する場合の書き込み時間と比較して、該薄膜トランジスタ素子の充電時間をより確保することができる。

また、ソースドライバ４ａ（ソースドライバ４ｂ）から出力される電圧の極性について、図２に示すような上記ソースバスラインに着目すると、ダブルソース構造を採用することで、それぞれの該ソースバスライン毎に極性を反転させるライン反転駆動を行うことができる。よって、同じソースバスラインに沿って配置された画素毎に極性を反転させるドット反転駆動よりも、ソースドライバ４ａ（ソースドライバ４ｂ）への負荷を低減することができる。

よって、オン−オンスイッチングモードの液晶表示装置において、フィールドシーケンシャル方式を採用する場合は、ダブルソース構造が好適に用いられる。

次に、オン−オンスイッチングモードの液晶表示装置の構成について、図３及び図４を用いて説明する。

図３は、オン−オンスイッチングモードの液晶表示装置が備える薄膜トランジスタアレイ基板の平面模式図である。図３に示すように、画素１０は、薄膜トランジスタ素子７を３つ有しており、薄膜トランジスタ７は、ゲートバスライン５及びソースバスライン６に接続されている。また、画素１０は、後述するような一対の櫛歯電極である上層電極（図示せず）、及び、面状の下層電極１４を有している。

図４は、オン−オンスイッチングモードの液晶表示装置が備える液晶表示パネルの画素部の断面模式図である。図４に示すように、該液晶表示パネルは、薄膜トランジスタアレイ基板１１、対向基板１２、及び、両基板に挟持された液晶層１８を有している。

薄膜トランジスタアレイ基板１１は、ガラス基板１３ａと、ガラス基板１３ａ上で、ガラス基板１３ａの液晶層１８側に形成された下層電極１４と、下層電極１４上で、下層電極１４の液晶層１８側に形成された絶縁層１７と、絶縁層１７上で絶縁層１７の液晶層１８側に形成された一対の櫛歯電極である上層電極１５ａ、１５ｂとを有している。ここで、下層電極１４、及び、上層電極１５ａ、１５ｂは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）又はＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：インジウム亜鉛酸化物）等の透明電極である。また、上層電極１５ａ、１５ｂは、同一の層に形成されている。絶縁層１７は、有機絶縁膜又は無機絶縁膜のいずれであってもよい。

対向基板１２は、ガラス基板１３ｂと、ガラス基板１３ｂ上でガラス基板１３ｂの液晶層１８側に形成された面状の対向電極１６とを有している。ここで、対向電極１６は、例えば、ＩＴＯ又はＩＺＯ等の透明電極である。

なお、上層電極１５ａ、１５ｂは、それぞれ、本発明の一態様における上記第１及び第２の電極に相当する。また、下層電極１４は、本発明の一態様における上記第３の電極に相当する。また、対向電極１６は、本発明の一態様における上記第４の電極に相当する。

通常、液晶表示パネルは、表示に関わる液晶容量部に対して並列に配置された補助容量部を有することがあり、該補助容量部は、表示品位上のむらの補償、及び、保持期間の充電率補助を行っている。

オン−オンスイッチングモードの液晶表示装置においては、画素レイアウトの観点から、開口率を大きくするために、バスライン（例えば、ゲートバスライン５、及び、ソースバスライン６）を除いた開口部分に下層電極（例えば、下層電極１４）を配置する設計を行っている。また、上記薄膜トランジスタ素子（例えば、薄膜トランジスタ素子７）が、酸化物半導体を含む半導体層を有するようにすることで、該薄膜トランジスタ素子の大きさを小さくし、開口率をより大きくすることができる。よって、オン−オンスイッチングモードの液晶表示装置においては、表示に関わる液晶容量部（例えば、上層電極１５ａ、１５ｂ間の容量）に対して並列に配置された補助容量部を形成することが難しく、画素内（例えば、画素１０内）に配置されるメタル配線は、ゲートバスライン（例えば、ゲートバスライン５）、及び、ソースバスライン（例えば、ソースバスライン６）のみになる場合がある。

ダブルソース構造を有する液晶表示装置において、ソースドライバを２つ配置し（例えば、ソースドライバ４ａ、４ｂ）、映像信号を液晶表示パネル（例えば、表示領域２）の対向する２辺から入力する場合、上記ソースバスラインを２つに分断することになる。ここで、該ソースバスラインを２つに分断する分断箇所が上記開口部分に該当する場合は、表示品位上、好ましくない。これは、該開口部分に該分断箇所を含む画素と、該開口部分に該分断箇所を含まない画素との間で、表示の明るさが異なり、その明るさの差が表示むらとして認識される場合があるためである。上述したような明るさの差について、該開口部分に該分断箇所を含む画素の方が、例えば、解像度１００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）の場合で約０．４％、解像度２００ｐｐｉの場合で約１．５％程度明るくなる。よって、例えば、このような明るさの異なる画素が一方向に並ぶことで、図５に示すように、中間調表示時において、他の部分と明るさの異なる線状の表示むら２６が表示領域２内に生じてしまう場合がある。図５は、画素の明るさの差による表示むらを示す模式図である。

以上より、開口率を低下させることなく、上記ソースバスラインを２つに分断するためには、上記ゲートバスライン上（該ゲートバスラインと重畳する領域）で分断することが好ましい（例えば、ソースバスライン６ａをゲートバスライン５ｂ上で２つに分断する。）。

次に、ダブルソース構造を有する液晶表示装置において、上記ソースバスラインの好ましくない分断位置について、以下に説明する。

図６は、ソースバスラインの好ましくない分断箇所を示す平面模式図である。図７は、図６中の薄膜トランジスタ素子の近傍を拡大した平面模式図である。図６に示すように、ソースバスライン１０６は、ゲートバスライン１０５と重畳する領域の近傍で、薄膜トランジスタ素子１０７の近傍に、分断部１０８を有している。図７に示すような、ソース電極１９、及び、ドレイン電極２０の配置において、分断部１０８が、薄膜トランジスタ１０７の近傍にある場合は、ゲートバスライン１０５とは重畳しない領域に配置されることになり、表示品位上、好ましくない。そこで、表示品位を改善するために、分断部１０８を遮光する場合、ゲートバスライン１０５の幅を大きくして、分断部１０８を覆うようにすることになるため、開口率が低下してしまい、好ましくない。

図８は、ソースバスラインの他の好ましくない分断箇所を示す平面模式図である。図８に示すような、ソース電極１９’、及び、ドレイン電極２０’の配置においては、分断部１０８をゲートバスライン１０５と重畳する領域に配置することができるが、ゲートバスライン１０５とドレイン電極２０’とが重畳する面積が大きくなり、ゲートバスライン１０５とドレイン電極２０’との間の寄生容量（以下、Ｃｇｄとも言う。）が大きくなってしまうため、好ましくない。なお、通常、上記の薄膜トランジスタアレイ基板を製造する場合、露光ずれ及びエッチングシフトのばらつき等によって、液晶表示パネルの表示面内でＣｇｄの大きさが変化してしまうことがある。このＣｇｄの大きさの変化（ずれ）は、液晶層に印加される電圧と相間関係を有しており、Ｃｇｄのずれのある部分とＣｇｄのずれのない部分において、駆動する際に、明るさの差によるむらが生じてしまう。Ｃｇｄが大きい場合は、その変化量も大きくなり、明るさの差によるむらが顕著になってしまうため、Ｃｇｄは小さい方が好ましい。

以上より、上記ソースバスラインを上記ゲートバスライン上で２つに分断する場合、上記薄膜トランジスタ素子の近傍で分断することは好ましくない。

次に、ダブルソース構造を有する液晶表示装置において、上記ソースバスラインの好ましい分断位置について、以下に説明する。

図９は、ソースバスラインの好ましい分断箇所を示す平面模式図である。図９に示すように、図９中の縦方向（ソースバスライン６ａ、６ｂの伸びる方向）に沿って配置された上記薄膜トランジスタ素子は、薄膜トランジスタ素子７ａ、７ｂを含んでおり、薄膜トランジスタ素子７ａは、ゲートバスライン５ａ及びソースバスライン６ａに接続されており、薄膜トランジスタ素子７ｂは、ゲートバスライン５ｂ及びソースバスライン６ｂに接続されている。また、ソースバスライン６ａは、ゲートバスライン５ｂと重畳する領域に、分断部８ａを有しており、ソースバスライン６ｂは、ゲートバスライン５ａと重畳する領域に、分断部８ｂを有している。ここで、分断部８ａ、８ｂは、上記薄膜トランジスタ素子が配置されていない領域であり、異なるゲートバスライン５ａ、５ｂと重畳する領域に配置されている。また、図９中、破線の丸部で示された部分は、上記ソースバスラインの分断部を示している。

ここで、ダブルソース構造を有する液晶表示装置の場合、図９に示すように、画素１０ｄ、１０ｅの間で上記薄膜トランジスタ素子の配置が異なるため、画素１０ｄ、１０ｅの境界に配置された、隣り合うソースバスライン６ａ、６ａ’は、同じゲートバスライン５ｂと重畳する領域に、分断部８ａ、８ａ’を有している。なお、ソースバスライン６ａ’は、本発明の一態様における上記第１のソースバスラインに相当する。また、分断部８ａ’は、本発明の一態様における上記第１の分断部に相当する。

以上より、ダブルソース構造を有する液晶表示装置において、上記ソースバスライン（例えば、ソースバスライン６ａ）は、上記ゲートバスライン（ゲートバスライン５ｂ）と重畳する領域に、２つの配線に分断された、上記分断部（例えば、分断部８ａ）を有し、該分断部は、２本のゲートバスラインと重畳する領域に配置されていることが好ましい（例えば、分断部８ａはゲートバスライン５ｂと重畳する領域に配置され、分断部８ｂはゲートバスライン５ａと重畳する領域に配置されることが好ましい。）。これにより、開口率の低下を充分に防止することができる。

実施形態１に係る液晶表示装置は、垂直配向型のオン−オンスイッチングモードの液晶表示装置であり、ダブルソース構造と、表示領域２の対向する２辺に配置されたソースドライバ４ａ、４ｂとを有し、分断部８ａと重畳するゲートバスライン５ｂと、分断部８ｂと重畳するゲートバスライン５ａとは、互いに隣り合って配置されており、かつ、上述したような、図１中の領域ＡＲ１、ＡＲ２は、同じ本数の上記ゲートバスラインを有している場合である。

図１０は、実施形態１に係る液晶表示装置を示す平面模式図である。実施形態１に係る液晶表示装置において、スキャン本数が、領域ＡＲ１、ＡＲ２に対して、それぞれ同じ本数になるため、ダブルソース構造を有し、１つのソースドライバが配置される場合（例えば、図１４）と比較して、領域ＡＲ１、ＡＲ２に対するスキャン本数が半分になり、書き込み時間を約２倍にすることができる。また、実施形態１に係る液晶表示装置は、シングルソース構造を有し、１つのソースドライバが配置される場合と比較して、スキャン本数が１／４になり、書き込み時間を約４倍にすることができる。

よって、実施形態１に係る液晶表示装置によれば、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

また、図１０に示すように、スキャン方向２１については、領域ＡＲ１、ＡＲ２の、ソースドライバ４ａ側（以下、上部とも言う。）から、ソースドライバ４ｂ側（以下、下部とも言う。）へ進む方向としている。なお、スキャン方向２１は、例えば、領域ＡＲ１の上部から下部へ、領域ＡＲ２の下部から上部へ進む方向であっても、書き込み時間は変わらない。しかしながら、スキャン方向２１が、領域ＡＲ１の上部から下部へ、領域ＡＲ２の下部から上部へ進む方向である場合は、以下の理由により、スキャン領域が不連続である箇所（以下、スキャン継ぎとも言う。）が発生してしまうため、スキャン方向２１は、領域ＡＲ１、ＡＲ２の上部から下部へ進む方向である場合が好ましい。

以下に、スキャン方向２１が、領域ＡＲ１の上部から下部へ、領域ＡＲ２の下部から上部へ進む方向である場合に発生する、スキャン継ぎについて説明する。

図１１は、スキャン領域が不連続である箇所が発生しない場合を示す模式図である。図１１は、スキャン方向２１が、領域ＡＲ１、ＡＲ２の上部から下部へ進む方向である場合を示している。スキャン方向２１が、領域ＡＲ１、ＡＲ２の上部から下部へ進む方向である場合、例えば、Ｎフレーム目の映像を領域ＡＲ１に書き込むのと同時に、該Ｎフレーム目の映像を領域ＡＲ２にも書き込む場合、Ｎ＋１フレーム目の映像を、該Ｎフレーム目の映像と同様に、領域ＡＲ１、ＡＲ２に同時に書き込むと、領域ＡＲ１が有するゲートバスラインで、領域ＡＲ２側に最も近いものには（例えば、Ｍライン目のゲートバスライン）、該Ｎ＋１フレーム目の映像がまだ書き込まれていないため、該Ｎフレーム目の映像を保持している状態である。これに対して、領域ＡＲ２が有するゲートバスラインで、領域ＡＲ１側に最も近いものには（例えば、Ｍ＋１ライン目のゲートバスライン）、該Ｎ＋１フレーム目の映像が書き込まれることになる。これにより、該Ｎフレーム目の映像と、該Ｎ＋１フレーム目の映像との継ぎ目が生じ、不連続な映像の継ぎ目として認識されてしまう。ここで、領域ＡＲ２に書き込まれた映像をメモリで保持した上で、領域ＡＲ１に該Ｎ＋１フレーム目の映像を書き込み、領域ＡＲ２に該Ｎフレーム目の映像を書き込むことで、上述したような不連続な映像の継ぎ目を解消することができる。具体的には、図１１に示すように、あるフレームの映像（例えば、Ｎ−１フレーム目の映像２２）を表示領域２の全面に書き込むことが終わる前に、次のフレームの映像（例えば、Ｎフレーム目の映像２３）を書き込むことが始まり、更に、その次のフレームの映像（例えば、Ｎ＋１フレーム目の映像２４）を書き込むことが始まるため、表示領域２の全面を、上部から下部へと連続で書き込んでいるようになる（スキャン方向の不連続点が発生しない。）。よって、スキャン方向２１が、領域ＡＲ１、ＡＲ２の上部から下部へ進む方向である場合は、スキャン継ぎが発生しないため、好ましい。

図１２は、スキャン領域が不連続である箇所が発生する場合を示す模式図である。図１２は、スキャン方向２１が、領域ＡＲ１の上部から下部へ、ＡＲ２の下部から上部へ進む方向である場合を示している。スキャン方向２１が、領域ＡＲ１の上部から下部へ、ＡＲ２の下部から上部へ進む方向である場合は、図１２に示すように、表示領域２内でスキャン方向２１の不連続点が発生してしまい、この部分が、スキャン継ぎ２５として認識されてしまう。

［実施形態２］
実施形態２に係る薄膜トランジスタアレイ基板を好適に用いることができる液晶表示装置（以下、実施形態２に係る液晶表示装置とも言う。）について、以下に説明する。実施形態２に係る液晶表示装置は、垂直配向型のオン−オンスイッチングモードの液晶表示装置であり、上記第１の分断部と重畳する上記第２のゲートバスラインと、上記第２の分断部と重畳する上記第１のゲートバスラインとが、互いに隣り合って配置されており、該第１及び該第２の分断部が該薄膜トランジスタアレイ基板の駆動領域を上記第１の方向に沿って二分割するように配置されており、二分割された該薄膜トランジスタアレイ基板の駆動領域が、異なる本数のゲートバスラインを有する場合である。

図１は、実施形態２に係る薄膜トランジスタアレイ基板を備える液晶表示装置の平面模式図である。実施形態２に係る液晶表示装置の構成については、領域ＡＲ１、ＡＲ２が、異なる本数の上記ゲートバスラインを有すること以外は、実施形態１に係る液晶表示装置と同様である。

実施形態２に係る液晶表示装置において、ダブルソース構造を有し、１つのソースドライバが配置される場合と比較して、領域ＡＲ１、ＡＲ２に対するスキャン本数を減らすことができるため、書き込み時間をより長くすることができる。なお、実施形態２に係る液晶表示装置においては、スキャン本数が、領域ＡＲ１、ＡＲ２に対して、それぞれ異なる本数になるため、領域ＡＲ１、ＡＲ２における書き込み時間をそれぞれ変えることになる。

よって、実施形態２に係る液晶表示装置によれば、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

［実施形態３］
実施形態３に係る薄膜トランジスタアレイ基板を好適に用いることができる液晶表示装置（以下、実施形態３に係る液晶表示装置とも言う。）について、以下に説明する。実施形態３に係る液晶表示装置は、垂直配向型のオン−オンスイッチングモードの液晶表示装置であり、上記第１の分断部と重畳する上記第２のゲートバスラインと、上記第２の分断部と重畳する上記第１のゲートバスラインとが、互いに隣り合わない位置に配置されている場合である。

図１は、実施形態３に係る薄膜トランジスタアレイ基板を備える液晶表示装置の平面模式図である。実施形態３に係る液晶表示装置の構成については、分断部８ａと重畳するゲートバスライン５ｂと、分断部８ｂと重畳するゲートバスライン５ａとは、互いに隣り合わない位置に配置されていること以外は、実施形態１に係る液晶表示装置と同様である。

図１３は、実施形態３に係る液晶表示装置を示す平面模式図である。実施形態３に係る液晶表示装置において、ダブルソース構造を有し、１つのソースドライバが配置される場合と比較して、領域ＡＲ１、ＡＲ２に対するスキャン本数を減らすことができるため、書き込み時間をより長くすることができる。なお、実施形態３に係る液晶表示装置においては、領域ＡＲ１、ＡＲ２に書き込む領域が重複している領域（領域ＡＲ３）が存在してしまうことになる。ここで、領域ＡＲ３が存在することで、スキャン継ぎ（領域ＡＲ１、ＡＲ２の境界）が発生してしまうが、領域ＡＲ３の大きさによって、スキャン継ぎを認識しにくくさせることができる。

図１３に示すように、図１３中の横方向（上記ゲートバスラインが伸びる方向）の幅Ｗ１は、領域ＡＲ１（又は領域ＡＲ２）に含まれる、隣り合う上記ソースバスラインの間の距離に相当し、少なくとも１画素分である。また、図１３中の縦方向（上記ソースバスラインが伸びる方向）の幅Ｗ２は、分断部８ａと重畳するゲートバスライン５ｂと、分断部８ｂと重畳するゲートバスライン５ａとの間の距離に相当し、少なくとも１画素分である。なお、幅Ｗ２が１画素分となるのは、例えば、分断部８ａと重畳するゲートバスライン５ｂと、分断部８ｂと重畳するゲートバスライン５ａとが、それぞれ、Ｎ列目及びＮ＋２列目の該ゲートバスラインである場合（Ｎ＋１列目を飛ばして配置した場合）に相当する。

ここで、スキャン継ぎを認識されにくくするためには、幅Ｗ１は１画素であることが好ましい。これにより、スキャン継ぎの部分が、最も細かくなり、ブロックとして認識されにくくなる。

また、幅Ｗ２は数十画素であることが好ましい。これにより、スキャン継ぎの部分をぼかすことができるため、認識されにくくなる。なお、幅Ｗ２と書き込み時間との間には相間関係があり、例えば、幅Ｗ２を大きくする場合は、その分書き込み時間も増えるため、上記薄膜トランジスタ素子の充電時間を考慮した上で、適宜設定されることが好ましい。

よって、実施形態３に係る液晶表示装置によれば、高速駆動化を実現しつつ、開口率の低下と、書き込み時間の短縮による上記薄膜トランジスタ素子の充電不足を充分に防止することができる。

［その他の好適な実施形態］
実施形態に係る液晶表示装置としては、オン−オンスイッチングモードの液晶表示装置の他に、横電界モードの液晶表示装置が好適に用いられる。横電界モードの液晶表示装置が備える薄膜トランジスタアレイ基板は、２層電極構造を有しており、該２層の電極がＩＴＯ等の透明電極であることで、高い開口率を実現することができる。また、該２層の電極のうち、一方は、薄膜トランジスタ素子が有するドレイン電極と接続されて映像信号が入力され、他方は、該薄膜トランジスタアレイ基板の駆動領域外（アクティブ領域外）から共通信号が入力されるものである。

１、２０１：液晶表示装置
２、２０２：表示領域
３ａ、３ｂ、２０３ａ、２０３ｂ：ゲートドライバ
４ａ、４ｂ、２０４：ソースドライバ
５、５ａ、５ｂ、１０５、２０５：ゲートバスライン
６、６ａ、６ａ’、６ｂ、１０６、２０６：ソースバスライン
７、７ａ、７ｂ、１０７、２０７：薄膜トランジスタ素子
８ａ、８ａ’、８ｂ、１０８：分断部
９：電極
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、２１０ａ、２１０ｂ、２１０ｃ：画素
１１：薄膜トランジスタアレイ基板
１２：対向基板
１３ａ、１３ｂ：ガラス基板
１４：下層電極
１５ａ、１５ｂ：上層電極
１６：対向電極
１７：絶縁層
１８：液晶層
１９、１９’：ソース電極
２０、２０’：ドレイン電極
２１：スキャン方向
２２：Ｎ−１フレーム目の映像
２３：Ｎフレーム目の映像
２４：Ｎ＋１フレーム目の映像
２５：スキャン継ぎ
２６：表示むら

Claims (8)

1. 薄膜トランジスタ素子と、
   第１の方向に伸びる第１及び第２のゲートバスラインと、
   該第１の方向と交差する第２の方向に伸びる第１、第２、及び、第３のソースバスラインとを備える薄膜トランジスタアレイ基板であって、
   該第１のゲートバスラインと該第２のゲートバスラインとは、互いに隣り合って配置されており、
   該第１のソースバスラインと該第２のソースバスラインとは、互いに隣り合って配置されており、
   該第１のソースバスラインと該第３のソースバスラインとは、互いに隣り合って配置されており、
   該第２の方向に沿って配置された該薄膜トランジスタ素子は、該第１のゲートバスライン及び該第１のソースバスラインに接続された第１の薄膜トランジスタ素子と、該第２のゲートバスライン及び該第２のソースバスラインに接続された第２の薄膜トランジスタ素子と、該第１のゲートバスライン及び該第３のソースバスラインに接続された第３の薄膜トランジスタ素子とを含み、
   該第１のソースバスラインは、該第２のゲートバスラインと重畳する領域のみに、互いに異なるソースドライバに接続された２つの配線に分断された、第１の分断部を有し、
   該第２のソースバスラインは、該第１のゲートバスラインと重畳する領域のみに、互いに異なるソースドライバに接続された２つの配線に分断された、第２の分断部を有し、
   該第３のソースバスラインは、該第２のゲートバスラインと重畳する領域のみに、互いに異なるソースドライバに接続された２つの配線に分断された、第３の分断部を有し、
   該第１の分断部、該第２の分断部、及び、該第３の分断部は、該薄膜トランジスタ素子が配置されていない領域であることを特徴とする薄膜トランジスタアレイ基板。
2. 前記第１及び第２の分断部は、前記薄膜トランジスタアレイ基板の駆動領域を前記第１の方向に沿って二分割するように配置され、
   二分割された該薄膜トランジスタアレイ基板の駆動領域は、同じ本数のゲートバスラインを有することを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
3. 前記第１及び第２の分断部は、前記薄膜トランジスタアレイ基板の駆動領域を前記第１の方向に沿って二分割するように配置され、
   二分割された該薄膜トランジスタアレイ基板の駆動領域は、異なる本数のゲートバスラインを有することを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
4. 前記薄膜トランジスタ素子は、酸化物半導体を含む半導体層を有することを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタアレイ基板。
5. 請求項１〜４のいずれかに記載の薄膜トランジスタアレイ基板を備えることを特徴とする液晶表示装置。
6. 前記液晶表示装置は、前記薄膜トランジスタアレイ基板と、
   該薄膜トランジスタアレイ基板に対向する対向基板と、
   該薄膜トランジスタアレイ基板及び該対向基板に挟持された液晶層とを備え、
   該薄膜トランジスタアレイ基板は、第１の電極、第２の電極、及び、第３の電極を有し、
   該対向基板は、第４の電極を有し、
   該第１の電極及び該第２の電極は、該第３の電極の該液晶層側にある、複数の線状部分を含む一対の櫛歯電極であり、
   該第３の電極及び該第４の電極は、面状の電極であることを特徴とする請求項５に記載の液晶表示装置。
7. 前記液晶層に含まれる液晶分子は、電圧無印加時に前記薄膜トランジスタアレイ基板及び前記対向基板の主面に対して垂直な方向に配向することを特徴とする請求項６に記載の液晶表示装置。
8. 前記液晶表示装置は、フィールドシーケンシャル方式で駆動されることを特徴とする請求項６又は７に記載の液晶表示装置。

Images