JP3981612B2

JP3981612B2 - Triangular wave generator, pulse width modulation signal generator, and external synchronization / internal synchronization / asynchronous switching device

Info

Publication number: JP3981612B2
Application number: JP2002266471A
Authority: JP
Inventors: 耕介坪内; 治木下
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2007-09-26
Anticipated expiration: 2022-09-12
Also published as: JP2004104645A

Description

【０００１】
【発明の属する技術分野】
本発明は、三角波発生装置に関する。また、本発明は、コンバータ等の電力変換器の制御等に用いられるパルス幅変調信号を生成するパルス幅変調信号生成装置に関する。また、本発明は、複数の装置を同期または非同期で運転させるための切替装置に関する。
【０００２】
【従来の技術】
三角波は、三角波比較法によりパルス幅変調信号（ＰＷＭ信号）を生成する場合などに用いられる（例えば、非特許文献１参照）。この三角波の発生装置として、従来より、コンデンサの充放電を繰り返すものが知られている（例えば、特許文献１、２参照）。
【０００３】
図９は、従来の三角波発生装置の一例を示している。図において、三角波発生装置１０は、出力端子１１、コンパレータ１２、スイッチＳＷ１、ＳＷ２、電圧源１４（電圧Ｖｈｉとする）、電圧源１６（電圧Ｖｌｏとする）、一定電流を供給する電流源Ｓ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、入力端子１８から構成されている。図中のＶＣＣは電源線、ＶＳＳは接地線である。また、コンパレータ１２の＋側入力端子とコンデンサＣ１との接続ノードをノードＡとする。なお、スイッチＳＷ１、ＳＷ２は、コンパレータ１２の出力電圧に応じて切り替わる。具体的には、ノードＡの電圧がＶｈｉに達したとき、コンパレータ１２の出力電圧は低レベルから高レベルに切り替わり、スイッチＳＷ１は電圧源１４側から電圧源１６側に切り替わり、スイッチＳＷ２はオフ（開放）からオンに切り替わる。また、ノードＡの電圧がＶｌｏまで下がったとき、コンパレータ１２の出力電圧は高レベルから低レベルに切り替わり、スイッチＳＷ１は電圧源１６側から電圧源１４側に切り替わり、スイッチＳＷ２はオンからオフに切り替わる。
【０００４】
図１０は、図９の三角波発生装置の出力電圧の時間変化を示す説明図である。
以下、上述した三角波発生装置１０の動作を説明する。
まず、同期信号が入力されない場合について説明する（図１０（ａ））。時刻ｔ０の直前まで、スイッチＳＷ１は電圧源１６側に接続されており、スイッチＳＷ２はオンしている。このため、時刻ｔ０の直前まで、コンデンサＣ１は電流源Ｓ１を通して放電している。時刻ｔ０において、コンデンサＣ１の放電により、ノードＡの電圧はＶｌｏまで下がる。これに同期して、コンパレータ１２の出力電圧は高レベルから低レベルに切り替わり、スイッチＳＷ１は電圧源１４側に切り替わり、スイッチＳＷ２はオフに切り替わる。このため、電源線ＶＣＣにより、抵抗Ｒ１を介してコンデンサＣ１は充電され始める。従って、ノードＡの電圧である三角波発生装置１０の出力電圧は上がる。
【０００５】
ノードＡの電圧がＶｈｉに達すると（時刻ｔ１）、コンパレータ１２の出力電圧は低レベルから高レベルに切り替わり、スイッチＳＷ１は電圧源１６側に切り替わり、スイッチＳＷ２はオンに切り替わる。このため、ノードＡの電圧がＶｌｏまで下がるまで、コンデンサＣ１は電流源Ｓ１を通して放電する。従って、ノードＡの電圧である三角波発生装置１０の出力電圧は下がる。ノードＡの電圧がＶｌｏまで下がると（時刻ｔ２）、以後前記した時刻ｔ０から時刻ｔ２までの動作を繰り返す。
【０００６】
次に、入力端子１８に外部から同期信号が入力される場合について説明する（図１０（ｂ））。時刻ｔ０の直前まで、スイッチＳＷ１は電圧源１６側に接続されており、スイッチＳＷ２はオンしている。このため、時刻ｔ０の直前まで、コンデンサＣ１は放電中であり、ノードＡの電圧はＶｌｏに向けて下降中である。時刻ｔ０において、同期信号は高レベルから低レベルに切り替わる。この立ち下がりエッジに同期して、コンデンサＣ１、Ｃ２を通して、ノードＡの電圧は過渡的にＶｌｏまで下がる。このため、時刻ｔ０で、スイッチＳＷ１は電圧源１４側に切り替わり、スイッチＳＷ２はオフに切り替わる。従って、電源線ＶＣＣにより抵抗Ｒ１を介してコンデンサＣ１は充電され始め、三角波発生装置１０の出力電圧は上がる。
【０００７】
時刻ｔ３において、同期信号の立ち上がりにより、入力端子１８から、コンデンサＣ１、Ｃ２を通して、ノードＡの電圧は過渡的にＶｈｉまで上がる。これに同期して、スイッチＳＷ１は電圧源１６側に切り替わり、スイッチＳＷ２はオンに切り替わる。このため、コンデンサＣ１は電流源Ｓ１を通して放電し、三角波発生装置１０の出力電圧は下がる。この後、時刻ｔ４において、同期信号が立ち下がると、以後前記した時刻ｔ０から時刻ｔ４までの動作を繰り返す。
【０００８】
【特許文献１】
特開平９−１７２３５５号公報（第４−５項、第１図）
【特許文献２】
特開平１１−１９１７２５号公報（第４−５項、第３図）
【非特許文献１】
リニアテクノロジー株式会社の、ＬＴＣ１５０４のデータシート
インターネット＜ＵＲＬ：http://www.linear-tech.co.jp/
datasheet/html/jp#pdf/j1504#7.pdf＞（第１−５項、第３図）
【０００９】
【発明が解決しようとする課題】
図９に示した三角波発生装置１０では、外部からの同期信号に同期させる場合、同期信号の立ち上がり及び立ち下がりに同期して、ノードＡの電圧を瞬時に変化させている。このため、三角波の上側ピーク時及び下側ピーク時に、突起状の波形が生じてしまう。
【００１０】
また、充放電を繰り返すコンデンサＣ１の電圧を出力としているため、出力は指数関数的波形になるので、周波数やデューティ比の計算が複雑となる。
さらに、同期させる場合と、同期させない場合とで、出力される三角波の周波数が異なる。即ち、このような三角波発生装置をそれぞれ有する複数の装置を、同期させずに同時運転させた場合、各装置は互いに異なる周波数で動作する。この場合、装置間の干渉により、ノイズ及びリプルが発生してしまう。
【００１１】
ところで、ＰＷＭ信号により電力変換装置等を制御する場合、ＰＷＭ信号の各周期内にデッドタイムが必要である。これは、例えば、一石式コンバータにおいてトランスの飽和を防止したり、フルブリッジコンバータにおいて交互にオンするはずの複数のトランジスタが同時にオンすることを防止するために必要である。このため、三角波比較法によりＰＷＭ制御信号を生成する場合、三角波発生装置とは別の回路（リミッタ等）を設けることで、ＰＷＭ信号にデッドタイムを入れる必要があった。従って、パルス幅変調信号生成装置において、三角波発生装置とは別の回路を設けることなく、ＰＷＭ信号にデッドタイムを入れる技術が要望されていた。
【００１２】
本発明の目的は、一定の傾きで上昇及び下降する三角波の発生装置を提供することである。
本発明の別の目的は、ＰＷＭ信号により制御される複数の装置を同時運転させる場合に、各装置の動作周波数を容易に同期させる技術を提供することである。
本発明の別の目的は、パルス幅変調信号生成装置において、三角波発生装置とは別の簡単な回路を設けるだけで、ＰＷＭ信号にデッドタイムを入れる技術を提供することである。
【００１３】
【課題を解決するための手段】
請求項１の三角波発生装置は、コンデンサと、一定電流を出力する電流源と、リセット電圧出力回路と、充放電制御回路と、充放電回路とを備え、コンデンサの電圧波形を三角波として出力する。
リセット電圧出力回路は、同期信号を受け、同期信号の立ち上がりまたは立ち下がりに同期して、同期信号の１周期より短い所定期間、第１リセット電圧を出力し、所定期間の経過後、第２リセット電圧を出力する。
【００１４】
充放電制御回路は、第１リセット電圧を受けて瞬間放電電圧を出力し、第２リセット電圧を受けて放電防止電圧を出力する。
充放電回路は、放電防止電圧を受けて、電流源からの一定電流をコンデンサに供給させてコンデンサに電荷を蓄積させる。また、充放電回路は、瞬間放電電圧を受けて、コンデンサに蓄積された電荷を時間軸に対し垂直とみなせる傾きで放電させる。
【００１５】
なお、リセット電圧出力回路が第１リセット電圧を出力する所定期間は、コンデンサに蓄積された電荷の放電に要する時間より長い。
また、リセット電圧出力回路は、デッドタイム信号生成回路と、スイッチと、第２リセット電圧出力回路とを備えている。
デッドタイム信号生成回路は、同期信号を受けて、同期信号の立ち上がりまたは立ち下がりに同期して、所定期間、スイッチオン電圧を出力する。また、デッドタイム信号生成回路は、所定期間の経過後、スイッチオフ電圧を出力する。
【００１６】
スイッチは、スイッチオン電圧を受けてオンし、充放電制御回路を第１リセット電圧の供給源に接続する。また、スイッチは、スイッチオフ電圧を受けてオフする。
第２リセット電圧出力回路は、スイッチのオフ期間中、充放電制御回路に第２リセット電圧を入力する。
【００１７】
請求項２の三角波発生装置では、同期信号は、外部回路から入力される。
請求項３の三角波発生装置は、請求項２の三角波発生装置において、内部発振回路と、選択回路とを備えていることを特徴とする。なお、内部発振回路は、外部回路から入力される同期信号の周波数と同一周波数に調整可能な同期信号を生成する。また、選択回路は、外部回路から入力される同期信号、及び内部発振回路が生成する同期信号のいずれかをリセット電圧出力回路に入力させる。
【００１８】
請求項４のパルス幅変調信号生成装置は、パルス幅変調信号により制御される装置の出力電圧を検出し、内部に有する三角波発生装置を用いて、パルス幅変調信号を生成する。パルス幅変調信号生成装置は、三角波発生装置と、基準電圧を出力する基準電圧源と、誤差増幅回路と、比較器と、パルス幅変調信号出力回路とを備えている。
【００１９】
三角波発生装置は、請求項１記載の三角波発生装置において、デッドタイム信号生成回路が複数の回路素子に電圧を出力可能なものである。
誤差増幅回路は、装置の出力電圧を受ける第１入力端子及び基準電圧を受ける第２入力端子を有し、装置の出力電圧と基準電圧との差を増幅した電圧を出力する。
【００２０】
比較器は、三角波発生装置が出力する三角波を受ける第３入力端子、及び誤差増幅回路の出力電圧を受ける第４入力端子を有している。比較器は、三角波と誤差増幅回路の出力電圧との差に応じて、高いレベルの電圧または低いレベルの電圧を出力する。
【００２１】
パルス幅変調信号出力回路は、比較器の出力電圧を受ける第５入力端子及びデッドタイム信号生成回路の出力電圧を受ける第６入力端子を有している。パルス幅変調信号出力回路は、スイッチオン電圧を受ける所定期間において、低レベルの電圧をパルス幅変調信号として出力し、スイッチオフ電圧を受ける期間において、比較器の出力電圧に応じて高レベルまたは低レベルの電圧をパルス幅変調信号として出力する。
【００２２】
請求項５の外部同期／内部同期／非同期切替装置は、同期信号を生成する内部発振回路及び三角波発生装置をそれぞれ有する複数の装置を、外部同期、内部同期、非同期のいずれかで運転させる。ここで、外部同期は、複数の装置のいずれかに外部回路から入力される同期信号により、これら複数の装置を運転させるものである。内部同期は、複数の装置のいずれかの内部発振回路が生成する同期信号により、これら複数の装置を運転させるものである。非同期は、複数の装置内で内部発振回路がそれぞれ生成する同期信号により、これら複数の装置をそれぞれ運転させるものである。
【００２３】
各装置が有する三角波発生装置は、請求項１記載の三角波発生装置である。
外部同期／内部同期／非同期切替装置は、複数の装置を互いに接続している共通配線と、複数の装置にそれぞれ内蔵された切替回路とを備えている。
共通配線は、外部回路から入力される同期信号、及び複数の装置のいずれかの内部発振回路が生成する同期信号を複数の装置に共通に入力させるためのものである。
【００２４】
各切替回路は、各装置内で三角波発生装置、内部発振回路、及び共通配線にそれぞれ接続され、外部から入力される複数の選択信号のいずれかを受ける。各切替回路は、選択信号のレベルに応じて、外部回路から入力される同期信号を三角波発生装置に入力させる外部同期運転と、複数の装置のいずれかの内部発振回路が生成する同期信号を三角波発生装置に入力させる内部同期運転と、各装置内において各内部発振回路が生成する同期信号を各三角波発生装置に入力させる非同期運転とを切り替える。
【００２５】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明に関連する三角波発生装置の実施形態を示している。図において、三角波発生装置２０Ａは、コンデンサＣ３、電流源Ｓ２、ダイオードＤ１、コンパレータ２２、電流源Ｓ３、抵抗Ｒｔ、トランジスタＴｒ、コンデンサＣ４、入力端子２３、出力端子２４から構成されている。図中のＶＣＣは電源線、ＶＳＳは接地線である。三角波発生装置２０Ａは、外部回路（図示せず）が生成する同期信号を入力端子２３に受け、コンデンサＣ３とコンパレータ２２の−側入力端子との接続ノードの電圧を出力端子２４から出力する。外部回路は、例えば、パルスジェネレータである。また、トランジスタＴｒのベース電流をＩｂ、電流源Ｓ２が供給する一定電流をＩｓ、電流源Ｓ３が供給する一定電流をＩｔ、抵抗Ｒｔの抵抗値をＲｔとする。
【００２６】
以下、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のために一解釈を示すものであり、本発明を限定するものではない。
請求項記載のコンデンサは、コンデンサＣ３に対応している。
請求項記載の電流源は、電流源Ｓ２に対応している。
請求項記載のリセット電圧出力回路は、電流源Ｓ３、抵抗Ｒｔ、トランジスタＴｒ、コンデンサＣ４、入力端子２３に対応している。
【００２７】
請求項記載のリセット電圧出力回路の出力は、抵抗Ｒｔとコンパレータ２２の＋側入力端子との接続ノードの電圧に対応している。
請求項記載の第１リセット電圧は、接地線ＶＳＳの電圧に対応している。
請求項記載の第２リセット電圧は、Ｉｔ×Ｒｔに相応する電圧に対応している。
【００２８】
請求項記載の充放電制御回路は、コンパレータ２２に対応している。
請求項記載の充放電回路は、ダイオードＤ１に対応している。
図２は、三角波発生装置２０Ａの各部の電圧の時間変化を示す説明図である。以下、図１、図２を用いて、上述した三角波発生装置２０Ａの動作を説明する。
時刻ｔ０において、同期信号は高レベルに切り替わる。これに同期して、トランジスタＴｒに、ベース電流Ｉｂが瞬間的に流れる。このため、トランジスタＴｒはオンし、コンパレータ２２の＋側入力端子は、接地線ＶＳＳに接続される。従って、コンパレータ２２の出力は負の飽和電圧（請求項記載の瞬間放電電圧）まで下がり、ダイオードＤ１はオンし、コンデンサＣ３は放電する。即ち、三角波発生装置２０Ａの出力電圧は下がる。
【００２９】
時刻ｔ１において、コンデンサＣ３は、ほぼ完全に放電する。このとき、トランジスタＴｒは、オンしている。即ち、時刻ｔ１以降、トランジスタＴｒがオフするまでの期間、三角波発生装置２０Ａの出力は０Ｖで一定となる。
時刻ｔ２において、ベース電流Ｉｂの減少によりトランジスタＴｒはオフする。このため、コンパレータ２２の＋側入力端子の電圧は、Ｉｔ×Ｒｔに増加する。これにより、コンパレータ２２の出力電圧は正の飽和電圧（請求項記載の放電防止電圧）まで上がり、ダイオードＤ１はオフする。従って、コンデンサＣ３は、同期信号の立ち上がりによりトランジスタＴｒが再びオンする（時刻ｔ３）まで、電流源Ｓ２が供給する一定電流Ｉｓにより充電される。以後前記した時刻ｔ０から時刻ｔ３までの動作を繰り返す。
【００３０】
なお、時刻ｔ０から流れるベース電流Ｉｂは、コンデンサＣ４の容量及びトランジスタＴｒのベース−エミッタ間抵抗により決まる時定数に従って、指数関数的に減少する。また、ベース電流Ｉｂが所定値以上の期間、トランジスタＴｒはオンしている。従って、コンデンサＣ４の容量が大きいほど、ベース電流Ｉｂは緩やかに減少し、トランジスタＴｒがオンしている時間は長くなる。そして、本実施形態では、ベース電流Ｉｂが所定値以上である期間（トランジスタＴｒがオンしている期間、即ち、請求項記載の所定期間）が、コンデンサＣ３の放電時間より長くなるように、コンデンサＣ４の容量は設定されている。
【００３１】
また、三角波のピーク電圧をＶｐｅａｋ、コンデンサＣ３の容量をＣｍ、トランジスタＴｒのオフ期間の長さをｔｏｆｆとすれば、ピーク電圧Ｖｐｅａｋは、次式で与えられる。
Ｖｐｅａｋ＝Ｉｓ×ｔｏｆｆ÷Ｃｍ・・・（１）
上式を変形すれば、次式が成り立つ。
【００３２】
Ｃｍ＝Ｉｓ×ｔｏｆｆ÷Ｖｐｅａｋ・・・（２）
そして、コンデンサＣ３の容量Ｃｍは、次式が成り立つように十分大きく設定されている。
Ｃｍ≧Ｉｓ×ｔｏｆｆ÷（Ｉｔ×Ｒｔ）・・・（３）
ここで、（２）、（３）式により、次式が成り立つ。
【００３３】
Ｖｐｅａｋ≦Ｉｔ×Ｒｔ・・・（４）
このため、トランジスタＴｒのオフ期間において、コンデンサＣ３の充電電圧が、一定電流Ｉｔと抵抗Ｒｔとの積で与えられる電圧より高くなり、コンパレータ２２が負の電圧を出力してコンデンサＣ３が放電することはない。即ち、トランジスタＴｒのオフ期間において、コンデンサＣ３は一定電流Ｉｓにより充電され続け、出力端子２４の電圧は一定の傾きで上昇し続ける。
【００３４】
以上、本実施形態の三角波発生装置２０Ａでは、一定電流Ｉｓにより充電されるコンデンサＣ３の電圧を出力とした。このため、上昇期間が直線状の三角波を生成できる。
また、同期信号の立ち上がりによるトランジスタＴｒのオンに同期して、コンパレータ２２の出力は負の飽和電圧になる。このため、コンデンサＣ３に蓄積された電荷は、この負の飽和電圧によりバイアスされて急峻に放電するので、放電時のコンデンサＣ３の電圧波形は時間軸に対してほぼ垂直になる。即ち、下降期間が直線状の三角波を生成できる。この結果、三角波の上側ピーク時及び下側ピーク時に、突起状の波形が生じることはない。
【００３５】
さらに、コンデンサＣ３の放電時間よりトランジスタＴｒのオン期間が長くなるように、コンデンサＣ４の容量を設定した。このため、下降期間の後、上昇期間に移行するまでの期間、デッドタイムを有する三角波を生成できる。デッドタイムの長さは、コンデンサＣ４の容量値を適切に選ぶことで調整可能である。例えば、コンデンサＣ４の容量を大きくし、トランジスタＴｒのオン期間を同期信号の半周期間と等しくしてもよい。この場合、三角波のデッドタイムは同期信号の半周期間とほぼ等しくなり、三角波の上昇期間は短くなるので、三角波の振幅は小さくなる。
【００３６】
図３は、本発明の第１の実施形態を示している。本実施形態は、請求項１に対応している。上述した図１に示した実施形態と同一部分には同一符号を付し、その説明を省略する。図３に示した三角波発生装置２０Ｂは、コンデンサＣ４の代わりにデッドタイム信号生成回路２５を形成したことを除いて、図１に示した実施形態の三角波生成回路２０Ａと同じである。
【００３７】
デッドタイム信号生成回路２５は、入力端子２３と、抵抗Ｒｄと、コンデンサＣｄと、インバータ５６と、アンドゲート５８と、デッドタイム信号出力端子２５ａとで構成されている。抵抗ＲｄとコンデンサＣｄとの接続ノードをノードＢとする。
《請求項との対応関係》
以下、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のための一解釈であり、本発明を限定するものではない。
【００３８】
請求項記載のリセット電圧出力回路は、デッドタイム信号生成回路２５と、トランジスタＴｒと、電流源Ｓ３と、抵抗Ｒｔとに対応している。
請求項記載のスイッチオン電圧は、アンドゲート５８が出力する高レベルの電圧に対応している。
【００３９】
請求項記載のスイッチオフ電圧は、アンドゲート５８が出力する低レベルの電圧に対応している。
請求項記載のスイッチは、トランジスタＴｒに対応している。
請求項記載の第１リセット電圧の供給源は、接地線ＶＳＳに対応している。
請求項記載の第２リセット電圧出力回路は、電流源Ｓ３と、抵抗Ｒｔとに対応している。
【００４０】
図４は、三角波発生装置２０Ｂの各部の電圧の時間変化を示す説明図である。以下、図３、図４を用いて、上述した三角波発生装置２０Ｂの動作を説明する。
時刻ｔ０の直前において、コンデンサＣｄは放電した後であり、ノードＢの電圧は接地線ＶＳＳと同じレベルである。このため、インバータ５６は高レベルの電圧を出力している。また、アンドゲート５８は、入力端子２３から低レベルの同期信号を一方の入力端子に受けているため、低レベルの電圧を出力している。
【００４１】
時刻ｔ０において、同期信号は高レベルに切り替わる。これに同期して、インバータ５６の出力電圧は高レベルに切り替わるため、アンドゲート５８の出力電圧も高レベルに切り替わるので、トランジスタＴｒはオンする。従って、上述した図１に示した実施形態の三角波発生装置２０Ａと同様に、コンデンサＣ３は、時間軸に対してほぼ垂直とみなせる傾きで放電する。同時に、コンデンサＣｄは充電され始め、ノードＢの電圧は、コンデンサＣｄの容量及び抵抗Ｒｄの抵抗値により決まる時定数に従って、指数関数的に増加する。
【００４２】
時刻ｔ１（図示せず）において、コンデンサＣ３は完全に放電し、出力端子２４の電圧は０Ｖになる。コンデンサＣ３に蓄積された電荷は、コンパレータ２２の負の飽和電圧によりバイアスされて急峻に放電するため、時刻ｔ１は時刻ｔ０の直後となる。
時刻ｔ２において、コンデンサＣｄの充電によりノードＢの電圧はインバータ５６のスレッショルド電圧（図中のＶｔｈ）に達する。このため、インバータ５６の出力電圧は低レベルに切り替わるため、アンドゲート５８の出力電圧も低レベルに切り替わるので、トランジスタＴｒはオフする。従って、上述した図１に示した実施形態と同様に、コンデンサＣ３は充電され始め、出力端子２４の電圧は上がり始める。即ち、時刻ｔ１からｔ２の期間（三角波のデッドタイム）、出力端子２４の電圧は０Ｖで一定となる。
【００４３】
時刻ｔ３において、同期信号は低レベルに切り替わる。これに同期して、コンデンサＣｄは放電し始める。
時刻ｔ４において、コンデンサＣｄの放電によりノードＢの電圧はインバータ５６のスレッショルド電圧まで下がる。このため、インバータ５６の出力電圧は高レベルに切り替わる。アンドゲート５８は、入力端子２３から低レベルの同期信号を一方の入力端子に受けているため、低レベルの電圧を引き続き出力する。従って、トランジスタＴｒは、時刻ｔ２以降、時刻ｔ４の後もオフしている。即ち、コンデンサＣ３は、時刻ｔ２以降、時刻ｔ４の後も充電され続ける。
【００４４】
時刻ｔ５において、コンデンサＣｄは完全に放電する。この後、同期信号が再び高レベルに切り替わると（時刻ｔ６）、以後上述した時刻ｔ０から時刻ｔ５までの動作を繰り返す。
なお、本実施形態では、請求項記載の所定期間は、トランジスタＴｒがオンしている期間、即ち、デッドタイム信号生成回路が高レベルの電圧を出力する期間（時刻ｔ０から時刻ｔ２まで）に対応している。また、コンデンサＣ３の放電に要する時間（時刻ｔ０から時刻ｔ１まで）より、ノードＢの電圧が接地線ＶＳＳレベルからインバータ５６のスレッショルド電圧に達するまでの時間（時刻ｔ０から時刻ｔ２まで）の方が十分長くなるように、コンデンサＣｄの容量は設定されている。
【００４５】
以上、本実施形態においても、上述した図１に示した実施形態と同様の効果を得ることができる。本実施形態では、時刻ｔ１からｔ２の期間（三角波のデッドタイム）の長さは、コンデンサＣｄの容量と、抵抗Ｒｄの抵抗値により調整できる。即ち、コンデンサＣｄの容量が大きいほど、ノードＢの電圧は緩やかに増加するため、同期信号の立ち上がり後、インバータ５６の出力電圧が低レベルに切り替わるまでの時間（時刻ｔ０から時刻ｔ２まで）は長くなるので、三角波のデッドタイムは長くなる。
【００４６】
図５は、本発明の第２の実施形態を示している。本実施形態は、請求項１、請求項４に対応している。第１の実施形態と同一部分には同一符号を付し、その説明を省略する。図５に示したパルス幅変調信号生成装置２６は、アンドゲート５８と、インバータ５６と、三角波発生装置２０Ｂと、コンパレータ２８と、誤差増幅器３０と、基準電圧Ｖｂを出力する基準電圧源３２とで構成されている。
【００４７】
以下、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載の誤差増幅回路、第１入力端子、及び第２入力端子は、誤差増幅器３０と、その−側入力端子、及び＋側入力端子にそれぞれに対応している。
請求項記載の比較器、第３入力端子、及び第４入力端子は、コンパレータ２８と、その＋側入力端子、及び−側入力端子にそれぞれに対応している。
【００４８】
請求項記載のパルス幅変調信号出力回路は、アンドゲート５８及びインバータ５６に対応している。
請求項記載の第５入力端子は、アンドゲート５８における、コンパレータ２８の出力電圧を受ける入力端子（図示せず）に対応している。
請求項記載の第６入力端子は、インバータ５６の入力端子（図示せず）に対応している。
【００４９】
請求項記載のパルス幅変調信号は、アンドゲート５８の出力電圧に対応している。
図６は、図５のＰＷＭ信号の時間変化の一例を示す説明図である。以下、図５、図６を用いて、上述したパルス幅変調信号生成装置２６の動作を説明する。
【００５０】
誤差増幅器３０は、基準電圧Ｖｂを＋側入力端子に受け、ＰＷＭ信号により制御される装置（図示せず）の出力電圧を−側入力端子に受ける。誤差増幅器３０は、＋側及び−側入力電圧の差を増幅し、フィードバック信号として出力する。
コンパレータ２８は、＋側入力端子を三角波発生装置２０Ｂの出力端子２４（図３参照）に接続され、−側入力端子を誤差増幅器３０の出力に接続される。コンパレータ２８は、図６に示すように、三角波の電圧がフィードバック信号より高い期間、正の飽和電圧を出力し、三角波の電圧がフィードバック信号より低い期間、負の飽和電圧を出力する。
【００５１】
インバータ５６は、三角波発生装置２０Ｂのデッドタイム信号出力端子２５ａ（図３参照）に接続される。このため、インバータ５６の出力電圧（アンドゲート５８の一方の入力電圧）は、三角波のデッドタイムの期間において低レベルになり、三角波におけるデッドタイムを除く期間において高レベルになる。
換言すれば、アンドゲート５８は、三角波のデッドタイムの期間において、コンパレータ２８の出力電圧に関係なく低レベルのＰＷＭ信号を出力する。また、アンドゲート５８は、三角波におけるデッドタイムを除く期間において、コンパレータ２８の出力電圧が正であれば高レベルのＰＷＭ信号を出力し、コンパレータ２８の出力電圧が負であれば低レベルのＰＷＭ信号を出力する。
【００５２】
上述したパルス幅変調信号生成装置２６では、三角波は、前記したように、同期信号の立ち上がりエッジで、最大値から最低値（０Ｖ）まで急峻に下降する。このため、誤差増幅器３０の出力電圧が正であれば、同期信号の立ち上がりエッジにより、コンパレータ２８の出力電圧が正から負に必ず切り替わるので、アンドゲート５８の出力電圧（ＰＷＭ信号）も高レベルから低レベルに切り替わる。従って、ＰＷＭ信号のトリガを容易にとることができる。
【００５３】
インバータ５６の出力電圧は、三角波のデッドタイムの期間において、低レベルになる。従って、アンドゲート５８は、三角波のデッドタイムの期間において、コンパレータ２８の出力電圧に関係なく低レベルのＰＷＭ信号を出力する。即ち、第１の実施形態の三角波発生装置２０Ｂを用いて三角波比較法によりパルス幅変調信号生成装置を設計すれば、リミッタ等の別の回路を設けることなく、デッドタイムを有するＰＷＭ信号を容易に生成できる。
【００５４】
図７は、本発明の第３の実施形態を示している。本実施形態は、請求項１〜請求項３に対応している。図において、一石式コンバータ３６は、内部回路３８と、第２の実施形態のパルス幅変調信号生成装置２６と、内部発振回路４０と、スイッチＳＷ３（請求項記載の選択回路）とで構成されている。一石式コンバータ３６は、パルス幅変調信号生成装置２６が生成するＰＷＭ信号により制御される。なお、一石式コンバータ３６の装置外には、パルス幅変調信号生成装置２６に入力するための同期信号を生成する外部発振回路４２（請求項記載の外部回路）が配置されている。外部発振回路４２は、例えば、パルスジェネレータである。
【００５５】
内部回路３８は、１次側に、トランジスタと、１次側巻線とを有している（図示せず）。また、内部回路３８は、２次側に、２次側巻線と、平滑用コンデンサと、平滑用リアクトルと、ダイオードとを有している（図示せず）。一石式コンバータの詳細な回路図は公知であるので、説明を省略する。
内部発振回路４０は、パルス幅変調信号生成装置２６に入力するための同期信号を生成する。内部発振回路４０は、この同期信号の発振周波数を変更可能であり、外部発振回路４２が出力する同期信号の発振周波数を検出する（図中の点線矢印）。そして、内部発振回路４０は、外部発振回路４２と同じ周波数で発振する。さらに、外部発振回路４２の発振周波数が変化した場合にも、内部発振回路４０は、発振周波数を、外部発振回路４２の発振周波数と同じに変更する。
【００５６】
上述した一石式コンバータ３６を単独運転させる場合、スイッチＳＷ３は、内部発振回路４０が出力する同期信号をパルス幅変調信号生成装置２６における三角波発生装置２０Ｂ（図５参照）に入力させる。一石式コンバータ３６を他のコンバータ（図示せず）と同期運転させる場合、スイッチＳＷ３は、外部発振回路４２が出力する同期信号を三角波発生装置２０Ｂに入力させる。
【００５７】
以上、本実施形態では、内部発振回路４０が出力する同期信号を、外部発振回路４２が出力する同期信号と同じ周波数にした。このため、一石式コンバータ３６の単独運転、或いは他のコンバータとの同期運転に拘わらず、一石式コンバータ３６のパルス幅変調信号生成装置２６（の三角波発生装置２０Ｂ）に入力される同期信号の周波数は同じになる。従って、単独運転、或いは他のコンバータとの同期運転に拘わらず、一石式コンバータ３６内の三角波の周波数及び振幅を同じにできる。従って、一石式コンバータ３６と他のコンバータとが互いに異なる周波数で動作して干渉することはない。この結果、一石式コンバータ３６と他のコンバータとの同時運転時にノイズ及びリプルが発生することを防止できる。
【００５８】
また、パルス幅変調信号生成装置２６が生成するＰＷＭ信号により一石式コンバータ３６は制御される。第２の実施形態で述べたように、このＰＷＭ信号の各周期内には、デッドタイムが必ず含まれる。従って、一石式コンバータ３６においてトランス（図示せず）の飽和を防止できる。
図８は、本発明の第４の実施形態を示している。本実施形態は、請求項５に対応している。図８は、本発明の外部同期／内部同期／非同期切替装置４４を、複数のフルブリッジコンバータの同時運転に適用した一例を示している。図において、各フルブリッジコンバータ４６Ａ、４６Ｂ〜４６Ｎは、内部回路４８と、前記したパルス幅変調信号生成装置２６と、内部発振回路５０と、切替回路５２とで構成され、各パルス幅変調信号生成装置２６が生成するＰＷＭ信号により制御される。なお、外部同期／内部同期／非同期切替装置４４は、全ての切替回路５２と、各切替回路５２を互いに接続している共通配線５４とで構成されている。
【００５９】
内部回路４８は、１次側に、２つずつが交互にオンする４つのトランジスタと、１次側巻線とを有している（図示せず）。また、内部回路４８は、２次側に、２次側巻線と、平滑用コンデンサと、平滑用リアクトルと、ダイオードとを有している（図示せず）。フルブリッジコンバータの詳細な回路図は、従来から知られているので、説明を省略する。
【００６０】
各切替回路５２は、スリーステートバッファＢｆ１、Ｂｆ２と、インバータ５６とで構成されている。各切替回路５２は、外部から選択信号Ａ、Ｂ〜Ｎをそれぞれ受ける。また、外部回路（図示せず）が生成する同期信号は、フルブリッジコンバータ４６Ａの切替回路５２にのみ入力される。この外部回路は、例えば、パルスジェネレータである。
【００６１】
以下、各フルブリッジコンバータ４６Ａ〜４６Ｎを外部同期、内部同期、または非同期で運転させる場合の、上述した外部同期／内部同期／非同期切替装置４４の動作を、それぞれの場合に分けて説明する。
（１）外部同期運転
各選択信号Ａ〜Ｎを低レベルにする。このとき、各フルブリッジコンバータ４６Ａ〜４６Ｎ内において、スリーステートバッファＢｆ１の出力は、ハイインピーダンスになる。また、フルブリッジコンバータ４６ＡのスリーステートバッファＢｆ２は、外部回路からの同期信号を、フルブリッジコンバータ４６Ａのパルス幅変調信号生成装置２６に入力すると共に、共通配線５４を用いて各フルブリッジコンバータ４６Ｂ〜４６ＮのスリーステートバッファＢｆ２にも入力する。各フルブリッジコンバータ４６Ｂ〜４６ＮのスリーステートバッファＢｆ２は、共通配線５４を介して受ける同期信号を、パルス幅変調信号生成装置２６にそれぞれ入力する。従って、各フルブリッジコンバータ４６Ａ〜４６Ｎは、外部回路からの同期信号により同期運転される。
【００６２】
（２）内部同期運転
選択信号Ａを高レベルにし、他の選択信号Ｂ〜Ｎを低レベルにする。このとき、各フルブリッジコンバータ４６Ｂ〜４６ＮのスリーステートバッファＢｆ１の出力は、ハイインピーダンスになる。また、フルブリッジコンバータ４６ＡのスリーステートバッファＢｆ１は、内部発振回路５０が出力する同期信号を、フルブリッジコンバータ４６Ａのパルス幅変調信号生成装置２６に入力すると共に、共通配線５４を用いて各フルブリッジコンバータ４６Ｂ〜４６ＮのスリーステートバッファＢｆ２にも入力する。各フルブリッジコンバータ４６Ｂ〜４６ＮのスリーステートバッファＢｆ２は、共通配線５４を介して受ける同期信号を、パルス幅変調信号生成装置２６にそれぞれ入力する。即ち、各フルブリッジコンバータ４６Ａ〜４６Ｎは、フルブリッジコンバータ４６Ａの内部発振回路５０が生成する同期信号により同期運転される。
【００６３】
（３）非同期運転
各選択信号Ａ〜Ｎを高レベルにする。このとき、各フルブリッジコンバータ４６Ａ〜４６Ｎ内において、スリーステートバッファＢｆ１は、内部発振回路５０がそれぞれ出力する同期信号をパルス幅変調信号生成装置２６に入力する。また、各スリーステートバッファＢｆ２の出力は、ハイインピーダンスになる。即ち、各フルブリッジコンバータ４６Ａ〜４６Ｎは、各フルブリッジコンバータ４６Ａ〜４６Ｎ内の内部発振回路５０がそれぞれ生成する同期信号により、非同期で運転される。
【００６４】
以上、本実施形態の外部同期／内部同期／非同期切替装置４４では、選択信号Ａ〜Ｎのレベルを適切に変えるだけで、外部同期運転、内部同期運転、非同期運転を容易に切り替えることができる。従って、外部同期または内部同期で運転させることで、それぞれの装置（この例ではフルブリッジコンバータ４６Ａ〜４６Ｎ）の動作周波数を容易に同期させることができる。この結果、各フルブリッジコンバータ４６Ａ〜４６Ｎが互いに異なる周波数で動作して干渉し、ノイズまたはリプルが発生することを防止できる。
【００６５】
また、各フルブリッジコンバータ４６Ａ〜４６Ｎは、パルス幅変調信号生成装置２６が生成するＰＷＭ信号によりそれぞれ制御される。第２の実施形態で述べたように、これらＰＷＭ信号の各周期内には、デッドタイムが必ず含まれる。従って、各フルブリッジコンバータ４６Ａ〜４６Ｎにおいて、交互にオンするはずの複数のトランジスタ（図示せず）が同時にオンすることを防止できる。
【００６６】
なお、上述した図１に示した実施形態では、コンデンサＣ３の放電に要する時間よりトランジスタＴｒがオンしている時間が長くなるようにコンデンサＣ４の容量を設定し、デッドタイムを有する三角波を生成した例を述べた。本発明はかかる実施形態に限定されるものではない。例えば、コンデンサＣ３の放電に要する時間とトランジスタＴｒがオンしている時間が同じになるようにコンデンサＣ４の容量を設定してもよい。この場合、デッドタイムがなく、下降期間と上昇期間とが交互に切り替わる三角波となる。
【００６７】
上述した図１に示した実施形態では、同期信号の立ち上がりエッジに同期して、三角波が上昇期間から下降期間に切り替わる例を述べた。本発明はかかる実施形態に限定されるものではない。例えば、コンデンサＣ４と、入力端子２３との間にインバータを直列に接続してもよい。この場合、同期信号の立ち下がりエッジに同期して、三角波は上昇期間から下降期間に切り替わる。
【００６８】
上述した第４の実施形態では、本発明の外部同期／内部同期／非同期切替装置４４を、複数の同一装置の同時運転に適用した例を述べた。本発明はかかる実施形態に限定されるものではない。本発明の外部同期／内部同期／非同期切替装置は、例えば、一石式コンバータと、フルブリッジコンバータ等の互いに異なる複数の装置の同時運転にも適用できる。
【００６９】
上述した第４の実施形態では、全ての装置（フルブリッジコンバータ４６Ａ〜４６Ｎ）を外部同期で運転させる例と、全ての装置を内部同期で運転させる例と、全ての装置を非同期で運転させる例とを述べた。本発明はかかる実施形態に限定されるものではない。例えば、選択信号Ａ、Ｂを低レベルにし、他の全ての選択信号を高レベルにすることで、フルブリッジコンバータ４６Ａ、４６Ｂを外部同期で運転させ、他のフルブリッジコンバータを非同期で運転させてもよい。
【００７０】
【発明の効果】
本発明の三角波発生装置は、一定の傾きで上昇及び下降する三角波を生成できる。本発明の三角波発生装置は、デッドタイムを有する三角波を生成できる。このため、本発明の三角波発生装置を用いて三角波比較法によりパルス幅変調信号生成装置を設計すれば、デッドタイムを有するＰＷＭ信号を容易に生成できる。
本発明の外部同期／内部同期／非同期切替装置では、複数の装置を同時運転させる場合、それぞれの装置の動作周波数を容易に同期させることができる。
【図面の簡単な説明】
【図１】本発明に関連する三角波発生装置を示す回路図である。
【図２】図１の三角波発生装置の各部の電圧の時間変化を示す説明図である。
【図３】本発明の第１の実施形態における三角波発生装置を示す回路図である。
【図４】図３の三角波発生装置の各部の電圧の時間変化を示す説明図である。
【図５】本発明のパルス幅変調信号生成装置を示す回路図である。
【図６】図５のＰＷＭ信号の時間変化の一例を示す説明図である。
【図７】本発明の第３の実施形態を示すブロック図である。
【図８】本発明の外部同期／内部同期／非同期切替装置を、複数のフルブリッジコンバータの運転に適用した一例を示すブロック図である。
【図９】従来の三角波発生装置の一例を示す回路図である。
【図１０】図９の三角波発生装置の出力電圧の時間変化を示す説明図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a triangular wave generator. The present invention also relates to a pulse width modulation signal generation device that generates a pulse width modulation signal used for controlling a power converter such as a converter. The present invention also relates to a switching device for operating a plurality of devices synchronously or asynchronously.
[0002]
[Prior art]
The triangular wave is used when a pulse width modulation signal (PWM signal) is generated by a triangular wave comparison method (for example, see Non-Patent Document 1). As this triangular wave generator, one that repeatedly charges and discharges a capacitor has been known (see, for example, Patent Documents 1 and 2).
[0003]
FIG. 9 shows an example of a conventional triangular wave generator. In the figure, a triangular wave generator 10 includes an output terminal 11, a comparator 12, switches SW1, SW2, a voltage source 14 (referred to as voltage Vhi), a voltage source 16 (referred to as voltage Vlo), a current source S1 that supplies a constant current, It comprises resistors R1 and R2, capacitors C1 and C2, and an input terminal 18. In the figure, VCC is a power supply line, and VSS is a ground line. A connection node between the + side input terminal of the comparator 12 and the capacitor C1 is referred to as a node A. The switches SW1 and SW2 are switched according to the output voltage of the comparator 12. Specifically, when the voltage at the node A reaches Vhi, the output voltage of the comparator 12 is switched from a low level to a high level, the switch SW1 is switched from the voltage source 14 side to the voltage source 16 side, and the switch SW2 is turned off ( Switch from open to on. When the voltage at the node A drops to Vlo, the output voltage of the comparator 12 is switched from high level to low level, the switch SW1 is switched from the voltage source 16 side to the voltage source 14 side, and the switch SW2 is switched from on to off. .
[0004]
FIG. 10 is an explanatory diagram showing the change over time of the output voltage of the triangular wave generator of FIG.
Hereinafter, the operation of the above-described triangular wave generator 10 will be described.
First, a case where a synchronization signal is not input will be described (FIG. 10A). Until immediately before time t0, the switch SW1 is connected to the voltage source 16 and the switch SW2 is on. For this reason, until just before time t0, the capacitor C1 is discharged through the current source S1. At time t0, the voltage at node A drops to Vlo due to the discharge of capacitor C1. In synchronization with this, the output voltage of the comparator 12 is switched from the high level to the low level, the switch SW1 is switched to the voltage source 14 side, and the switch SW2 is switched off. For this reason, the capacitor C1 starts to be charged by the power line VCC through the resistor R1. Therefore, the output voltage of the triangular wave generator 10 that is the voltage of the node A is increased.
[0005]
When the voltage at the node A reaches Vhi (time t1), the output voltage of the comparator 12 is switched from the low level to the high level, the switch SW1 is switched to the voltage source 16 side, and the switch SW2 is switched on. Therefore, the capacitor C1 is discharged through the current source S1 until the voltage at the node A is lowered to Vlo. Therefore, the output voltage of the triangular wave generator 10 that is the voltage of the node A is lowered. When the voltage at the node A drops to Vlo (time t2), the operation from time t0 to time t2 is repeated thereafter.
[0006]
Next, a case where a synchronization signal is input from the outside to the input terminal 18 will be described (FIG. 10B). Until immediately before time t0, the switch SW1 is connected to the voltage source 16 and the switch SW2 is on. Therefore, the capacitor C1 is being discharged until just before time t0, and the voltage at the node A is decreasing toward Vlo. At time t0, the synchronization signal is switched from the high level to the low level. In synchronization with the falling edge, the voltage at the node A transiently drops to Vlo through the capacitors C1 and C2. For this reason, at time t0, the switch SW1 is switched to the voltage source 14 side, and the switch SW2 is switched off. Therefore, the capacitor C1 starts to be charged by the power line VCC via the resistor R1, and the output voltage of the triangular wave generator 10 increases.
[0007]
At time t3, due to the rise of the synchronization signal, the voltage at the node A transiently rises to Vhi from the input terminal 18 through the capacitors C1 and C2. In synchronization with this, the switch SW1 is switched to the voltage source 16 side, and the switch SW2 is turned on. For this reason, the capacitor C1 is discharged through the current source S1, and the output voltage of the triangular wave generator 10 is lowered. Thereafter, when the synchronization signal falls at time t4, the operation from time t0 to time t4 is repeated.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-172355 (section 4-5, FIG. 1)
[Patent Document 2]
JP-A-11-191725 (Section 4-5, FIG. 3)
[Non-Patent Document 1]
LTC1504 data sheet from Linear Technology Corporation
Internet <URL: http://www.linear-tech.co.jp/
datasheet / html / jp # pdf / j1504 # 7.pdf> (Section 1-5, Figure 3)
[0009]
[Problems to be solved by the invention]
In the triangular wave generator 10 shown in FIG. 9, when synchronizing with an external synchronization signal, the voltage at the node A is instantaneously changed in synchronization with the rise and fall of the synchronization signal. For this reason, a protruding waveform is generated at the upper peak and lower peak of the triangular wave.
[0010]
In addition, since the voltage of the capacitor C1 that repeats charging and discharging is used as an output, the output is an exponential waveform, so that the calculation of the frequency and duty ratio is complicated.
Furthermore, the frequency of the output triangular wave differs depending on whether it is synchronized or not. That is, when a plurality of devices each having such a triangular wave generator are operated simultaneously without being synchronized, each device operates at a different frequency. In this case, noise and ripples are generated due to interference between apparatuses.
[0011]
By the way, when controlling a power converter etc. by a PWM signal, dead time is required in each period of a PWM signal. This is necessary, for example, to prevent transformer saturation in a one-stone converter or to prevent multiple transistors that would alternately turn on in a full-bridge converter from turning on at the same time. For this reason, when generating the PWM control signal by the triangular wave comparison method, it is necessary to provide a dead time for the PWM signal by providing a circuit (a limiter or the like) separate from the triangular wave generator. Therefore, there has been a demand for a technique for adding a dead time to a PWM signal without providing a circuit separate from the triangular wave generator in the pulse width modulation signal generator.
[0012]
An object of the present invention is to provide a triangular wave generator that rises and falls with a constant inclination.
Another object of the present invention is to provide a technique for easily synchronizing the operating frequencies of each device when a plurality of devices controlled by PWM signals are operated simultaneously.
Another object of the present invention is to provide a technique for adding a dead time to a PWM signal only by providing a simple circuit different from the triangular wave generator in the pulse width modulation signal generator.
[0013]
[Means for Solving the Problems]
The triangular wave generator of claim 1 includes a capacitor, a current source that outputs a constant current, a reset voltage output circuit, a charge / discharge control circuit, and a charge / discharge circuit, and outputs a voltage waveform of the capacitor as a triangular wave.
The reset voltage output circuit receives the synchronization signal, outputs the first reset voltage for a predetermined period shorter than one cycle of the synchronization signal in synchronization with the rise or fall of the synchronization signal, and after the elapse of the predetermined period, Output voltage.
[0014]
The charge / discharge control circuit receives the first reset voltage and outputs an instantaneous discharge voltage, and receives the second reset voltage and outputs a discharge prevention voltage.
The charge / discharge circuit receives the discharge prevention voltage, supplies a constant current from the current source to the capacitor, and accumulates electric charge in the capacitor. In addition, the charge / discharge circuit receives the instantaneous discharge voltage and discharges the charge accumulated in the capacitor with a slope that can be regarded as being perpendicular to the time axis.
[0015]
In addition The predetermined period during which the reset voltage output circuit outputs the first reset voltage is longer than the time required for discharging the charge accumulated in the capacitor.
Also The reset voltage output circuit includes a dead time signal generation circuit, a switch, and a second reset voltage output circuit.
The dead time signal generation circuit receives the synchronization signal and outputs a switch-on voltage for a predetermined period in synchronization with the rising or falling edge of the synchronization signal. The dead time signal generation circuit outputs a switch-off voltage after a predetermined period.
[0016]
The switch is turned on in response to the switch-on voltage, and connects the charge / discharge control circuit to the supply source of the first reset voltage. The switch is turned off in response to the switch-off voltage.
The second reset voltage output circuit inputs the second reset voltage to the charge / discharge control circuit while the switch is off.
[0017]
Claim 2 In the triangular wave generator, the synchronization signal is input from an external circuit.
Claim 3 The triangular wave generator of claim 2 The triangular wave generator includes an internal oscillation circuit and a selection circuit. The internal oscillation circuit generates a synchronization signal that can be adjusted to the same frequency as the frequency of the synchronization signal input from the external circuit. The selection circuit causes the reset voltage output circuit to input either the synchronization signal input from the external circuit or the synchronization signal generated by the internal oscillation circuit.
[0018]
Claim 4 The pulse width modulation signal generation device detects an output voltage of the device controlled by the pulse width modulation signal, and generates a pulse width modulation signal using a triangular wave generation device included therein. The pulse width modulation signal generation device includes a triangular wave generation device, a reference voltage source that outputs a reference voltage, an error amplification circuit, a comparator, and a pulse width modulation signal output circuit.
[0019]
The triangular wave generator is claimed in claim 1 In the described triangular wave generator, the dead time signal generation circuit can output a voltage to a plurality of circuit elements.
The error amplification circuit has a first input terminal that receives the output voltage of the device and a second input terminal that receives the reference voltage, and outputs a voltage obtained by amplifying the difference between the output voltage of the device and the reference voltage.
[0020]
The comparator has a third input terminal that receives the triangular wave output from the triangular wave generator and a fourth input terminal that receives the output voltage of the error amplifier circuit. The comparator outputs a high level voltage or a low level voltage according to a difference between the triangular wave and the output voltage of the error amplifier circuit.
[0021]
The pulse width modulation signal output circuit has a fifth input terminal for receiving the output voltage of the comparator and a sixth input terminal for receiving the output voltage of the dead time signal generation circuit. The pulse width modulation signal output circuit outputs a low level voltage as a pulse width modulation signal during a predetermined period when the switch-on voltage is received, and high or low according to the output voltage of the comparator during a period when the switch-off voltage is received. The level voltage is output as a pulse width modulation signal.
[0022]
Claim 5 The external synchronization / internal synchronization / asynchronous switching device operates a plurality of devices each having an internal oscillation circuit for generating a synchronization signal and a triangular wave generating device in any of external synchronization, internal synchronization, and asynchronous. Here, the external synchronization is to operate the plurality of devices by a synchronization signal input from any external circuit to any of the plurality of devices. Internal synchronization is to operate a plurality of devices by a synchronization signal generated by any of the internal oscillation circuits of the plurality of devices. Asynchronous is to operate each of the plurality of devices by a synchronization signal generated by the internal oscillation circuit in each of the plurality of devices.
[0023]
The triangular wave generator included in each device is claimed in claim 1 It is a triangular wave generator of description.
The external synchronization / internal synchronization / asynchronous switching device includes a common wiring for connecting a plurality of devices to each other, and a switching circuit built in each of the plurality of devices.
The common wiring is for allowing a plurality of devices to commonly input a synchronization signal input from an external circuit and a synchronization signal generated by any of the internal oscillation circuits of the plurality of devices.
[0024]
Each switching circuit is connected to each of the triangular wave generator, the internal oscillation circuit, and the common wiring in each device, and receives one of a plurality of selection signals input from the outside. Each switching circuit has an external synchronization operation in which a synchronization signal input from an external circuit is input to the triangular wave generator according to the level of the selection signal, and a synchronization signal generated by any of the internal oscillation circuits of the plurality of devices is a triangular wave. Switching between an internal synchronous operation to be input to the generator and an asynchronous operation to input a synchronous signal generated by each internal oscillation circuit to each triangular wave generator in each device.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the present invention. 1 shows an embodiment of a triangular wave generator related to the above. In the figure, the triangular wave generator 20A includes a capacitor C3, a current source S2, a diode D1, a comparator 22, a current source S3, a resistor Rt, a transistor Tr, a capacitor C4, an input terminal 23, and an output terminal 24. In the figure, VCC is a power supply line, and VSS is a ground line. The triangular wave generator 20 A receives a synchronization signal generated by an external circuit (not shown) at the input terminal 23, and outputs a voltage at a connection node between the capacitor C 3 and the negative input terminal of the comparator 22 from the output terminal 24. The external circuit is, for example, a pulse generator. The base current of the transistor Tr is Ib, the constant current supplied by the current source S2 is Is, the constant current supplied by the current source S3 is It, and the resistance value of the resistor Rt is Rt.
[0026]
The correspondence between the claims and the present embodiment will be described below. In addition, the correspondence shown below shows one interpretation for reference, and does not limit this invention.
The capacitor recited in the claims corresponds to the capacitor C3.
The current source recited in the claims corresponds to the current source S2.
The reset voltage output circuit according to the claims corresponds to the current source S3, the resistor Rt, the transistor Tr, the capacitor C4, and the input terminal 23.
[0027]
The output of the reset voltage output circuit according to the claims corresponds to the voltage at the connection node between the resistor Rt and the + side input terminal of the comparator 22.
The first reset voltage described in the claims corresponds to the voltage of the ground line VSS.
The second reset voltage described in the claims corresponds to a voltage corresponding to It × Rt.
[0028]
The charge / discharge control circuit according to the claims corresponds to the comparator 22.
The charging / discharging circuit described in the claims corresponds to the diode D1.
FIG. 2 is an explanatory diagram showing the time change of the voltage of each part of the triangular wave generator 20A. Hereinafter, the operation of the above-described triangular wave generator 20A will be described with reference to FIGS.
At time t0, the synchronization signal switches to a high level. In synchronization with this, the base current Ib instantaneously flows in the transistor Tr. Therefore, the transistor Tr is turned on, and the + side input terminal of the comparator 22 is connected to the ground line VSS. Therefore, the output of the comparator 22 drops to a negative saturation voltage (instant discharge voltage described in claims), the diode D1 is turned on, and the capacitor C3 is discharged. That is, the output voltage of the triangular wave generator 20A decreases.
[0029]
At time t1, the capacitor C3 is almost completely discharged. At this time, the transistor Tr is on. That is, after the time t1, the output of the triangular wave generator 20A is constant at 0V until the transistor Tr is turned off.
At time t2, the transistor Tr is turned off due to the decrease in the base current Ib. For this reason, the voltage at the + side input terminal of the comparator 22 increases to It × Rt. As a result, the output voltage of the comparator 22 rises to a positive saturation voltage (discharge prevention voltage described in claims), and the diode D1 is turned off. Accordingly, the capacitor C3 is charged with the constant current Is supplied from the current source S2 until the transistor Tr is turned on again (time t3) by the rising edge of the synchronization signal. Thereafter, the operation from time t0 to time t3 is repeated.
[0030]
Note that the base current Ib flowing from time t0 decreases exponentially according to a time constant determined by the capacitance of the capacitor C4 and the base-emitter resistance of the transistor Tr. Further, the transistor Tr is on during a period when the base current Ib is equal to or greater than a predetermined value. Therefore, as the capacitance of the capacitor C4 increases, the base current Ib decreases more gradually and the time during which the transistor Tr is on becomes longer. In this embodiment, the capacitor is set such that the period during which the base current Ib is equal to or greater than the predetermined value (the period during which the transistor Tr is on, that is, the predetermined period described in the claims) is longer than the discharge time of the capacitor C3. The capacity of C4 is set.
[0031]
When the peak voltage of the triangular wave is Vpeak, the capacitance of the capacitor C3 is Cm, and the length of the off period of the transistor Tr is toff, the peak voltage Vpeak is given by the following equation.
Vpeak = Is × toff ÷ Cm (1)
If the above equation is modified, the following equation holds.
[0032]
Cm = Is * toff / Vpeak (2)
And the capacity | capacitance Cm of the capacitor | condenser C3 is set large enough so that following Formula may be formed.
Cm ≧ Is × toff ÷ (It × Rt) (3)
Here, the following equation is established by the equations (2) and (3).
[0033]
Vpeak ≦ It × Rt (4)
For this reason, during the off period of the transistor Tr, the charging voltage of the capacitor C3 becomes higher than the voltage given by the product of the constant current It and the resistance Rt, and the comparator 22 outputs a negative voltage and the capacitor C3 is discharged. There is no. That is, during the off period of the transistor Tr, the capacitor C3 continues to be charged with the constant current Is, and the voltage at the output terminal 24 continues to rise with a constant slope.
[0034]
As described above, in the triangular wave generator 20A of the present embodiment, the output is the voltage of the capacitor C3 charged with the constant current Is. Therefore, it is possible to generate a triangular wave whose rising period is linear.
Further, the output of the comparator 22 becomes a negative saturation voltage in synchronism with the turning on of the transistor Tr due to the rise of the synchronizing signal. For this reason, the electric charge accumulated in the capacitor C3 is biased by this negative saturation voltage and discharges steeply, so that the voltage waveform of the capacitor C3 at the time of discharge is substantially perpendicular to the time axis. That is, a triangular wave having a linear descending period can be generated. As a result, no protruding waveform is generated at the upper peak and lower peak of the triangular wave.
[0035]
Further, the capacitance of the capacitor C4 was set so that the on period of the transistor Tr was longer than the discharging time of the capacitor C3. Therefore, it is possible to generate a triangular wave having a dead time after the falling period until the transition to the rising period. The length of the dead time can be adjusted by appropriately selecting the capacitance value of the capacitor C4. For example, the capacitance of the capacitor C4 may be increased, and the on period of the transistor Tr may be made equal to the half period of the synchronization signal. In this case, the dead time of the triangular wave is substantially equal to the half period of the synchronization signal, and the rising period of the triangular wave is shortened, so that the amplitude of the triangular wave is reduced.
[0036]
FIG. 3 shows the first aspect of the present invention. 1 The embodiment of is shown. This embodiment claims 1 It corresponds to. As shown in FIG. The same parts as those in the embodiment are denoted by the same reference numerals, and the description thereof is omitted. The triangular wave generator 20B shown in FIG. 3 has a dead time signal generation circuit 25 formed in place of the capacitor C4. As shown in FIG. This is the same as the triangular wave generation circuit 20A of the embodiment.
[0037]
The dead time signal generation circuit 25 includes an input terminal 23, a resistor Rd, a capacitor Cd, an inverter 56, an AND gate 58, and a dead time signal output terminal 25a. A connection node between the resistor Rd and the capacitor Cd is a node B.
<Correspondence with Claims>
The correspondence between the claims and the present embodiment will be described below. In addition, the correspondence shown below is one interpretation for reference, and does not limit the present invention.
[0038]
The reset voltage output circuit according to the claims corresponds to the dead time signal generation circuit 25, the transistor Tr, the current source S3, and the resistor Rt.
The switch-on voltage described in the claims corresponds to a high level voltage output from the AND gate 58.
[0039]
The switch-off voltage described in the claims corresponds to a low level voltage output from the AND gate 58.
The switch recited in the claims corresponds to the transistor Tr.
The supply source of the first reset voltage described in the claims corresponds to the ground line VSS.
The second reset voltage output circuit according to the claims corresponds to the current source S3 and the resistor Rt.
[0040]
FIG. 4 is an explanatory diagram showing the time change of the voltage of each part of the triangular wave generator 20B. Hereinafter, the operation of the above-described triangular wave generator 20B will be described with reference to FIGS.
Immediately before time t0, the capacitor Cd has been discharged, and the voltage at the node B is at the same level as the ground line VSS. Therefore, the inverter 56 outputs a high level voltage. Since the AND gate 58 receives the low level synchronization signal from the input terminal 23 at one input terminal, the AND gate 58 outputs a low level voltage.
[0041]
At time t0, the synchronization signal switches to a high level. In synchronization with this, since the output voltage of the inverter 56 is switched to a high level, the output voltage of the AND gate 58 is also switched to a high level, so that the transistor Tr is turned on. Therefore, As shown in FIG. Similar to the triangular wave generator 20A of the embodiment, the capacitor C3 discharges with a slope that can be regarded as being substantially perpendicular to the time axis. At the same time, the capacitor Cd starts to be charged, and the voltage at the node B increases exponentially according to a time constant determined by the capacitance of the capacitor Cd and the resistance value of the resistor Rd.
[0042]
At time t1 (not shown), the capacitor C3 is completely discharged, and the voltage at the output terminal 24 becomes 0V. Since the electric charge accumulated in the capacitor C3 is biased by the negative saturation voltage of the comparator 22 and discharges sharply, the time t1 is immediately after the time t0.
At time t2, the voltage of the node B reaches the threshold voltage of the inverter 56 (Vth in the figure) by charging the capacitor Cd. For this reason, since the output voltage of the inverter 56 is switched to a low level, the output voltage of the AND gate 58 is also switched to a low level, so that the transistor Tr is turned off. Therefore, As shown in FIG. Similar to the embodiment, the capacitor C3 begins to be charged and the voltage at the output terminal 24 begins to rise. That is, during the period from time t1 to t2 (triangular wave dead time), the voltage of the output terminal 24 is constant at 0V.
[0043]
At time t3, the synchronization signal switches to a low level. In synchronization with this, the capacitor Cd starts to discharge.
At time t4, the voltage at node B drops to the threshold voltage of inverter 56 due to discharge of capacitor Cd. For this reason, the output voltage of the inverter 56 is switched to a high level. Since the AND gate 58 receives the low level synchronization signal from the input terminal 23 at one input terminal, the AND gate 58 continues to output the low level voltage. Therefore, the transistor Tr is turned off after time t4 after time t2. That is, the capacitor C3 continues to be charged after time t4 after time t2.
[0044]
At time t5, the capacitor Cd is completely discharged. Thereafter, when the synchronization signal switches to the high level again (time t6), the operation from time t0 to time t5 described above is repeated thereafter.
In the present embodiment, the predetermined period described in the claims corresponds to a period in which the transistor Tr is on, that is, a period in which the dead time signal generation circuit outputs a high level voltage (from time t0 to time t2). is doing. Further, the time (from time t0 to time t2) until the voltage of the node B reaches the threshold voltage of the inverter 56 from the ground line VSS level is longer than the time required for discharging the capacitor C3 (from time t0 to time t1). The capacitance of the capacitor Cd is set so as to be sufficiently long.
[0045]
As described above, this embodiment also described above. As shown in FIG. The same effect as the embodiment can be obtained. In the present embodiment, the length of the period (triangular wave dead time) from time t1 to t2 can be adjusted by the capacitance of the capacitor Cd and the resistance value of the resistor Rd. That is, as the capacitance of the capacitor Cd increases, the voltage at the node B increases more gradually. Therefore, the time (from time t0 to time t2) until the output voltage of the inverter 56 switches to a low level after the rising edge of the synchronizing signal is longer. Therefore, the dead time of the triangular wave becomes longer.
[0046]
FIG. 5 shows the first aspect of the present invention. 2 The embodiment of is shown. This embodiment claims 1. Claim 4 It corresponds to. First 1's The same parts as those in the embodiment are denoted by the same reference numerals, and the description thereof is omitted. The pulse width modulation signal generator 26 shown in FIG. 5 includes an AND gate 58, an inverter 56, a triangular wave generator 20B, a comparator 28, an error amplifier 30, and a reference voltage source 32 that outputs a reference voltage Vb. It is configured.
[0047]
The correspondence between the claims and the present embodiment will be described below. In addition, the correspondence shown below is one interpretation for reference, and does not limit the present invention.
The error amplifying circuit, the first input terminal, and the second input terminal described in the claims correspond to the error amplifier 30 and its − side input terminal and + side input terminal, respectively.
The comparator, the third input terminal, and the fourth input terminal described in the claims correspond to the comparator 28 and its + side input terminal and − side input terminal, respectively.
[0048]
The pulse width modulation signal output circuit according to the claims corresponds to the AND gate 58 and the inverter 56.
The fifth input terminal described in the claims corresponds to an input terminal (not shown) that receives the output voltage of the comparator 28 in the AND gate 58.
The sixth input terminal described in the claims corresponds to an input terminal (not shown) of the inverter 56.
[0049]
The pulse width modulation signal described in the claims corresponds to the output voltage of the AND gate 58.
FIG. 6 is an explanatory diagram showing an example of a time change of the PWM signal of FIG. Hereinafter, the operation of the above-described pulse width modulation signal generation device 26 will be described with reference to FIGS. 5 and 6.
[0050]
The error amplifier 30 receives the reference voltage Vb at the + side input terminal, and receives the output voltage of a device (not shown) controlled by the PWM signal at the − side input terminal. The error amplifier 30 amplifies the difference between the + side input voltage and the − side input voltage and outputs it as a feedback signal.
The comparator 28 has a + side input terminal connected to the output terminal 24 (see FIG. 3) of the triangular wave generator 20 B, and a − side input terminal connected to the output of the error amplifier 30. As shown in FIG. 6, the comparator 28 outputs a positive saturation voltage when the triangular wave voltage is higher than the feedback signal, and outputs a negative saturation voltage when the triangular wave voltage is lower than the feedback signal.
[0051]
The inverter 56 is connected to the dead time signal output terminal 25a (see FIG. 3) of the triangular wave generator 20B. Therefore, the output voltage of the inverter 56 (one input voltage of the AND gate 58) is at a low level during the period of the triangular wave dead time and is at a high level during the period excluding the dead time of the triangular wave.
In other words, the AND gate 58 outputs a low-level PWM signal regardless of the output voltage of the comparator 28 during the period of the triangular wave dead time. The AND gate 58 outputs a high-level PWM signal if the output voltage of the comparator 28 is positive during a period excluding the dead time in the triangular wave, and a low-level PWM signal if the output voltage of the comparator 28 is negative. Is output.
[0052]
In the pulse width modulation signal generation device 26 described above, the triangular wave falls steeply from the maximum value to the minimum value (0 V) at the rising edge of the synchronization signal as described above. For this reason, if the output voltage of the error amplifier 30 is positive, the output voltage of the comparator 28 is always switched from positive to negative by the rising edge of the synchronization signal, so that the output voltage (PWM signal) of the AND gate 58 is also high. Switch to low level. Therefore, the PWM signal can be easily triggered.
[0053]
The output voltage of the inverter 56 becomes low level during the period of the triangular wave dead time. Therefore, the AND gate 58 outputs a low-level PWM signal regardless of the output voltage of the comparator 28 during the period of the triangular wave dead time. I.e. 1 If the pulse width modulation signal generation device is designed by the triangular wave comparison method using the triangular wave generation device 20B of the embodiment, a PWM signal having a dead time can be easily generated without providing another circuit such as a limiter.
[0054]
FIG. 7 shows the first aspect of the present invention. 3 The embodiment of is shown. This embodiment is claimed in claims 1 to 3 It corresponds to. In the figure, the one-stone converter 36 includes an internal circuit 38 and a first circuit. 2 The pulse width modulation signal generation device 26 of the embodiment, an internal oscillation circuit 40, and a switch SW3 (selection circuit according to claims) are configured. The monolithic converter 36 is controlled by a PWM signal generated by the pulse width modulation signal generator 26. An external oscillation circuit 42 (external circuit described in claims) that generates a synchronization signal to be input to the pulse width modulation signal generation device 26 is disposed outside the one-stone converter 36. The external oscillation circuit 42 is, for example, a pulse generator.
[0055]
The internal circuit 38 has a transistor and a primary winding (not shown) on the primary side. The internal circuit 38 has a secondary winding, a smoothing capacitor, a smoothing reactor, and a diode (not shown) on the secondary side. Since the detailed circuit diagram of the one-stone converter is known, the description is omitted.
The internal oscillation circuit 40 generates a synchronization signal to be input to the pulse width modulation signal generation device 26. The internal oscillation circuit 40 can change the oscillation frequency of the synchronization signal, and detects the oscillation frequency of the synchronization signal output from the external oscillation circuit 42 (dotted line arrow in the figure). The internal oscillation circuit 40 oscillates at the same frequency as the external oscillation circuit 42. Further, even when the oscillation frequency of the external oscillation circuit 42 changes, the internal oscillation circuit 40 changes the oscillation frequency to be the same as the oscillation frequency of the external oscillation circuit 42.
[0056]
When the above-described single-stone converter 36 is operated alone, the switch SW3 inputs the synchronization signal output from the internal oscillation circuit 40 to the triangular wave generator 20B (see FIG. 5) in the pulse width modulation signal generator 26. When the one-stone converter 36 is operated synchronously with another converter (not shown), the switch SW3 inputs the synchronization signal output from the external oscillation circuit 42 to the triangular wave generator 20B.
[0057]
As described above, in the present embodiment, the synchronization signal output from the internal oscillation circuit 40 has the same frequency as the synchronization signal output from the external oscillation circuit 42. Therefore, the frequency of the synchronization signal input to the pulse width modulation signal generation device 26 (triangular wave generation device 20B) of the one-stone converter 36 irrespective of the single operation of the one-stone converter 36 or the synchronous operation with another converter. Will be the same. Therefore, the frequency and amplitude of the triangular wave in the one-stone converter 36 can be made the same regardless of the single operation or the synchronous operation with other converters. Therefore, the one-stone converter 36 and other converters operate at different frequencies and do not interfere with each other. As a result, it is possible to prevent noise and ripples from occurring during simultaneous operation of the one-stone converter 36 and another converter.
[0058]
Further, the one-stone converter 36 is controlled by the PWM signal generated by the pulse width modulation signal generator 26. First 2 As described in the embodiment, the dead time is always included in each period of the PWM signal. Therefore, saturation of the transformer (not shown) can be prevented in the one-stone converter 36.
FIG. 8 shows the first aspect of the present invention. 4 The embodiment of is shown. This embodiment claims 5 It corresponds to. FIG. 8 shows an example in which the external synchronous / internal synchronous / asynchronous switching device 44 of the present invention is applied to the simultaneous operation of a plurality of full bridge converters. In the figure, each full-bridge converter 46A, 46B to 46N includes an internal circuit 48, the above-described pulse width modulation signal generation device 26, an internal oscillation circuit 50, and a switching circuit 52, and generates each pulse width modulation signal. It is controlled by the PWM signal generated by the device 26. The external synchronization / internal synchronization / asynchronous switching device 44 includes all switching circuits 52 and a common wiring 54 that connects the switching circuits 52 to each other.
[0059]
The internal circuit 48 has four transistors that are alternately turned on two by two on the primary side and a primary side winding (not shown). The internal circuit 48 has a secondary winding, a smoothing capacitor, a smoothing reactor, and a diode (not shown) on the secondary side. A detailed circuit diagram of the full-bridge converter has been known so far, and a description thereof will be omitted.
[0060]
Each switching circuit 52 includes three-state buffers Bf1 and Bf2 and an inverter 56. Each switching circuit 52 receives selection signals A and B to N from the outside. A synchronization signal generated by an external circuit (not shown) is input only to the switching circuit 52 of the full bridge converter 46A. This external circuit is, for example, a pulse generator.
[0061]
Hereinafter, the operation of the external synchronization / internal synchronization / asynchronous switching device 44 described above when each of the full bridge converters 46A to 46N is operated in an external synchronization, internal synchronization, or asynchronous manner will be described separately for each case.
(1) External synchronous operation
Each selection signal A to N is set to a low level. At this time, in each of the full bridge converters 46A to 46N, the output of the three-state buffer Bf1 becomes high impedance. Further, the three-state buffer Bf2 of the full bridge converter 46A inputs the synchronization signal from the external circuit to the pulse width modulation signal generation device 26 of the full bridge converter 46A and uses the common wiring 54 to each of the full bridge converters 46B to 46B. It is also input to the 46N three-state buffer Bf2. The three-state buffers Bf 2 of the full bridge converters 46 B to 46 N each input a synchronization signal received via the common wiring 54 to the pulse width modulation signal generation device 26. Therefore, each full bridge converter 46A-46N is synchronously operated by the synchronization signal from the external circuit.
[0062]
(2) Internal synchronous operation
The selection signal A is set to the high level, and the other selection signals B to N are set to the low level. At this time, the outputs of the three-state buffers Bf1 of the full-bridge converters 46B to 46N become high impedance. The three-state buffer Bf1 of the full-bridge converter 46A inputs the synchronization signal output from the internal oscillation circuit 50 to the pulse width modulation signal generator 26 of the full-bridge converter 46A and uses each common bridge 54 for each full-bridge. Also input to the three-state buffer Bf2 of the converters 46B to 46N. The three-state buffers Bf 2 of the full bridge converters 46 B to 46 N input synchronization signals received via the common wiring 54 to the pulse width modulation signal generation device 26. That is, the full bridge converters 46A to 46N are operated in synchronization by the synchronization signal generated by the internal oscillation circuit 50 of the full bridge converter 46A.
[0063]
(3) Asynchronous operation
Each selection signal A to N is set to a high level. At this time, in each of the full bridge converters 46 A to 46 N, the three-state buffer Bf 1 inputs the synchronization signal output from the internal oscillation circuit 50 to the pulse width modulation signal generator 26. Further, the output of each three-state buffer Bf2 becomes high impedance. That is, the full bridge converters 46A to 46N are operated asynchronously by the synchronization signals generated by the internal oscillation circuits 50 in the full bridge converters 46A to 46N, respectively.
[0064]
As described above, in the external synchronization / internal synchronization / asynchronous switching device 44 of this embodiment, it is possible to easily switch between the external synchronous operation, the internal synchronous operation, and the asynchronous operation only by appropriately changing the levels of the selection signals A to N. Therefore, by operating with external synchronization or internal synchronization, the operating frequencies of the respective devices (full bridge converters 46A to 46N in this example) can be easily synchronized. As a result, it is possible to prevent the full bridge converters 46A to 46N from operating at different frequencies and interfering with each other to generate noise or ripple.
[0065]
Each of the full bridge converters 46 A to 46 N is controlled by a PWM signal generated by the pulse width modulation signal generation device 26. First 2 As described in the embodiment, the dead time is always included in each period of the PWM signal. Therefore, in each of the full bridge converters 46A to 46N, a plurality of transistors (not shown) that should be alternately turned on can be prevented from being turned on simultaneously.
[0066]
As mentioned above As shown in FIG. In the embodiment, an example has been described in which the capacitance of the capacitor C4 is set so that the time during which the transistor Tr is on is longer than the time required for discharging the capacitor C3, and a triangular wave having a dead time is generated. The present invention is not limited to such an embodiment. For example, the capacitance of the capacitor C4 may be set so that the time required for discharging the capacitor C3 and the time during which the transistor Tr is on are the same. In this case, there is no dead time, and a triangular wave in which the falling period and the rising period are alternately switched is obtained.
[0067]
Mentioned above As shown in FIG. In the embodiment, the example in which the triangular wave is switched from the rising period to the falling period in synchronization with the rising edge of the synchronization signal has been described. The present invention is not limited to such an embodiment. For example, an inverter may be connected in series between the capacitor C4 and the input terminal 23. In this case, the triangular wave is switched from the rising period to the falling period in synchronization with the falling edge of the synchronization signal.
[0068]
No. mentioned above 4 In the above embodiment, the example in which the external synchronization / internal synchronization / asynchronous switching device 44 of the present invention is applied to the simultaneous operation of a plurality of the same devices has been described. The present invention is not limited to such an embodiment. The external synchronous / internal synchronous / asynchronous switching device of the present invention can also be applied to simultaneous operation of a plurality of different devices such as a one-stone converter and a full bridge converter.
[0069]
No. mentioned above 4 In the embodiment, an example in which all devices (full-bridge converters 46A to 46N) are operated in external synchronization, an example in which all devices are operated in internal synchronization, and an example in which all devices are operated asynchronously has been described. . The present invention is not limited to such an embodiment. For example, by setting the selection signals A and B to a low level and all other selection signals to a high level, the full bridge converters 46A and 46B are operated in an external synchronization, and the other full bridge converters are operated in an asynchronous manner. Also good.
[0070]
【The invention's effect】
The triangular wave generator of the present invention can generate a triangular wave that rises and falls with a constant slope. The triangular wave generator of the present invention can generate a triangular wave having a dead time. For this reason, if a pulse width modulation signal generator is designed by the triangular wave comparison method using the triangular wave generator of the present invention, a PWM signal having a dead time can be easily generated.
In the external synchronization / internal synchronization / asynchronous switching device of the present invention, when a plurality of devices are operated simultaneously, the operating frequencies of the respective devices can be easily synchronized.
[Brief description of the drawings]
FIG. 1 shows the present invention. is connected with It is a circuit diagram which shows a triangular wave generator.
FIG. 2 is an explanatory diagram showing a change in voltage of each part of the triangular wave generator of FIG. 1 with time.
FIG. 3 shows the first aspect of the present invention. 1 It is a circuit diagram which shows the triangular wave generator in the embodiment.
4 is an explanatory diagram showing a change in voltage of each part of the triangular wave generator of FIG. 3 with time.
FIG. 5 is a circuit diagram showing a pulse width modulation signal generating apparatus of the present invention.
6 is an explanatory diagram showing an example of a time change of the PWM signal in FIG. 5;
FIG. 7 shows the first of the present invention. 3 It is a block diagram which shows this embodiment.
FIG. 8 is a block diagram showing an example in which the external synchronous / internal synchronous / asynchronous switching device of the present invention is applied to the operation of a plurality of full bridge converters.
FIG. 9 is a circuit diagram showing an example of a conventional triangular wave generator.
10 is an explanatory diagram showing a change over time of the output voltage of the triangular wave generator of FIG. 9;

Claims

In the triangular wave generator that outputs the voltage waveform of the capacitor as a triangular wave,
A current source that outputs a constant current;
In response to the synchronization signal, the first reset voltage is output for a predetermined period shorter than one cycle of the synchronization signal in synchronization with the rise or fall of the synchronization signal, and the second reset voltage is output after the predetermined period has elapsed. Reset voltage output circuit to
A charge / discharge control circuit that receives the first reset voltage to output an instantaneous discharge voltage and receives the second reset voltage to output a discharge prevention voltage;
In response to the discharge prevention voltage, the constant current is supplied to the capacitor to accumulate electric charge in the capacitor, and the electric charge accumulated in the capacitor is considered to be perpendicular to the time axis by receiving the instantaneous discharge voltage. A charge / discharge circuit that discharges at an inclination ,
The predetermined period during which the reset voltage output circuit outputs the first reset voltage is longer than the time required for discharging the accumulated charge,
The reset voltage output circuit includes:
A dead time signal generation circuit that receives the synchronization signal, outputs a switch-on voltage for the predetermined period in synchronization with a rise or fall of the synchronization signal, and outputs a switch-off voltage after the predetermined period has elapsed; ,
A switch that turns on in response to the switch-on voltage, connects the charge / discharge control circuit to a supply source of a first reset voltage, and that turns off in response to the switch-off voltage;
A triangular wave generator comprising: a second reset voltage output circuit that inputs the second reset voltage to the charge / discharge control circuit during an off period of the switch .

In the triangular wave generator according to claim 1,
The synchronization signal is input from an external circuit .

In the triangular wave generator according to claim 2,
An internal oscillation circuit that generates a synchronization signal adjustable to the same frequency as the frequency of the synchronization signal input from the external circuit;
A triangular wave generator comprising: a selection circuit that inputs either a synchronization signal input from the external circuit or a synchronization signal generated by the internal oscillation circuit to the reset voltage output circuit .

A pulse width modulation signal generation device that detects an output voltage of a device controlled by a pulse width modulation signal and generates the pulse width modulation signal using an internal triangular wave generation device,
The triangular wave generating device according to claim 1, wherein the dead time signal generating circuit is capable of outputting a voltage to a plurality of circuit elements.
A reference voltage source for outputting a reference voltage;
An error amplification circuit having a first input terminal for receiving the output voltage of the device and a second input terminal for receiving the reference voltage, and outputting a voltage obtained by amplifying the difference between the output voltage of the device and the reference voltage;
A third input terminal for receiving the triangular wave output from the triangular wave generator and a fourth input terminal for receiving the output voltage of the error amplifier circuit, and depending on the difference between the triangular wave and the output voltage of the error amplifier circuit; A comparator that outputs a high level voltage or a low level voltage;
A fifth input terminal for receiving the output voltage of the comparator and a sixth input terminal for receiving the output voltage of the dead time signal generation circuit; A pulse width modulation signal output circuit for outputting a high level or a low level voltage as the pulse width modulation signal according to the level of the output voltage of the comparator during a period of outputting as a width modulation signal and receiving the switch-off voltage When
A pulse width modulation signal generating device comprising:

Has an internal oscillation circuit that generates a synchronization signal and a triangular wave generator The plurality of devices are operated in synchronization with a synchronization signal input from an external circuit to any of the plurality of devices, or are internally synchronized with a synchronization signal generated by the internal oscillation circuit of any of the plurality of devices. Or an external synchronization / internal synchronization / asynchronous switching device that operates asynchronously by a synchronization signal generated by the internal oscillation circuit in each of the plurality of devices,
The triangular wave generator is the triangular wave generator according to claim 1,
The plurality of devices are connected to each other in order to commonly input the synchronization signal input from the external circuit and the synchronization signal generated by the internal oscillation circuit of any of the plurality of devices to the plurality of devices. Common wiring and
Built in each of the plurality of devices, each connected to the triangular wave generator, the internal oscillation circuit, and the common wiring in each device, receiving any one of a plurality of selection signals input from the outside, In accordance with the level of the selection signal, an external synchronous operation for inputting a synchronous signal input from the external circuit to the triangular wave generator, and a synchronous signal generated by the internal oscillation circuit of any of the plurality of devices is the triangular wave. A switching circuit for switching between an internal synchronous operation to be input to the generator and an asynchronous operation to input a synchronous signal generated by each internal oscillation circuit to each triangular wave generator in each device
An external synchronization / internal synchronization / asynchronous switching device characterized by comprising: