JP3192813B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3192813B2
JP3192813B2 JP6585793A JP6585793A JP3192813B2 JP 3192813 B2 JP3192813 B2 JP 3192813B2 JP 6585793 A JP6585793 A JP 6585793A JP 6585793 A JP6585793 A JP 6585793A JP 3192813 B2 JP3192813 B2 JP 3192813B2
Authority
JP
Japan
Prior art keywords
wiring electrode
electrode
metal
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6585793A
Other languages
Japanese (ja)
Other versions
JPH06281954A (en
Inventor
政幸 堂城
裕之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13299110&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3192813(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6585793A priority Critical patent/JP3192813B2/en
Publication of JPH06281954A publication Critical patent/JPH06281954A/en
Application granted granted Critical
Publication of JP3192813B2 publication Critical patent/JP3192813B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、アクティブマトリク
ス型液晶表示装置に係わり、特にそのアレイ基板の配線
電極の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to a structure of wiring electrodes on an array substrate.

【0002】[0002]

【従来の技術】文字や図形などのキャラクター表示用液
晶表示装置としては、アドレス配線電極とデータ配線電
極を交差させ、この交差した各区画を画素とするマトリ
クス型のものが使用されている。そして、各画素に対応
して駆動用スイッチング素子を備えたアクティブマトリ
クス型液晶表示装置も多用されている。このようなスイ
ッチング素子としては、薄膜トランジスタ(以降TFT
と称す)と非線形抵抗素子(MIM)が代表的であり、
中でもTFTは高速応答性に優れフルカラー表示に適し
ている。
2. Description of the Related Art As a liquid crystal display device for displaying characters such as characters and figures, a matrix type is used in which an address wiring electrode and a data wiring electrode intersect and each of the intersecting sections is a pixel. An active matrix type liquid crystal display device having a driving switching element corresponding to each pixel is also frequently used. Such switching elements include thin film transistors (hereinafter referred to as TFTs).
) And a non-linear resistance element (MIM) are typical,
Among them, TFT is excellent in high-speed response and suitable for full-color display.

【0003】このようなアクティブマトリクス型液晶表
示装置のアレイ基板の構成は、例えば、信学技報第92
巻、110 号、19頁に記載されている。即ち、アドレス配
線電極はアルミニウム(Al)とモリブデン・タンタル合金
(Mo ・Ta) の積層構造としてアドレス配線電極と補助容
量配線電極を形成している。その形成方法は、ガラスな
どの絶縁性基板上に、まずスパッタ法によりAlを堆積
し、所定の配線電極の形状にパターニングする。次いで
MoとTAの合金を堆積し、Alのパターンを完全に被覆する
ように加工してアドレス配線電極および補助容量配線電
極を形成する。トランジスタ能動部、画素電極部、デー
タ配線電極およびソース・ドレイン電極を順次形成し、
アクティブマトリクス型液晶表示装置用アレイ基板を構
成する。
The configuration of an array substrate of such an active matrix type liquid crystal display device is described in, for example, IEICE Tech.
Vol. 110, no. That is, the address wiring electrode is made of aluminum (Al) and molybdenum-tantalum alloy
An address wiring electrode and an auxiliary capacitance wiring electrode are formed as a laminated structure of (Mo.Ta). In the formation method, Al is first deposited on an insulating substrate such as glass by a sputtering method, and is patterned into a predetermined wiring electrode shape. Then
An alloy of Mo and TA is deposited and processed to completely cover the Al pattern to form an address wiring electrode and an auxiliary capacitance wiring electrode. A transistor active part, a pixel electrode part, a data wiring electrode and a source / drain electrode are sequentially formed,
An array substrate for an active matrix type liquid crystal display device is formed.

【0004】図3に、このようなTFT部分の概略断面
構成を、図4にアドレス配線電極部分の概略断面構成を
それぞれ示す。図3および図4において、ガラスからな
る絶縁性基板1上にはゲート電極2a、アドレス(ゲー
ト)配線2b、ゲート絶縁膜3aおよび3b、半導体層4、エ
ッチングストッパ層5、コンタクト層6、画素電極7、
ソース電極8、ドレイン電極9および保護膜10が順次形
成されている。このような構成の基板で、表示面の対角
が13.8インチサイズ、アドレス線の本数が900 本の液晶
表示装置では、画素開口率約30%の良好な表示特性が得
られる。
FIG. 3 shows a schematic sectional configuration of such a TFT portion, and FIG. 4 shows a schematic sectional configuration of an address wiring electrode portion. 3 and 4, a gate electrode 2a, an address (gate) wiring 2b, gate insulating films 3a and 3b, a semiconductor layer 4, an etching stopper layer 5, a contact layer 6, and a pixel electrode are provided on an insulating substrate 1 made of glass. 7,
A source electrode 8, a drain electrode 9, and a protective film 10 are sequentially formed. With a substrate having such a configuration, a liquid crystal display device having a display surface with a diagonal size of 13.8 inches and 900 address lines can obtain good display characteristics with a pixel aperture ratio of about 30%.

【0005】[0005]

【発明が解決しようとする課題】このような液晶表示装
置の表示面は大画面化や高精細化になるに伴い、アドレ
ス配線電極長が長くなり、画素の開口率をほぼ一定にす
るためにアドレス配線電極幅が狭くなる傾向にある。こ
れらの傾向はアドレス配線電極の高抵抗化につながり、
アドレス信号の波形を歪ませ、信号の伝搬遅延を生ずる
ことになる。これは画像の不均一化となって現れ、画質
低下を招くことになる。
As the display surface of such a liquid crystal display device becomes larger in screen and higher in definition, the length of the address wiring electrode becomes longer and the aperture ratio of the pixel becomes almost constant. The width of the address wiring electrode tends to be narrow. These trends lead to higher resistance of the address wiring electrodes,
The waveform of the address signal is distorted, causing a signal propagation delay. This appears as non-uniformity of the image, which leads to a decrease in image quality.

【0006】この対策として、アドレス配線電極および
補助容量配線電極をアルミと高融点金属の積層構造と
し、配線抵抗を低減させ、信号の伝搬遅延を小さくする
ことも考慮された。しかし、このような積層構造ではア
ルミを高融点金属で完全に被覆するためにパターニング
工程が少なくとも2回必要である。これは、アルミをア
ドレス配線電極として単独で使用するには耐熱性および
耐薬品性に劣り、アレイ基板形成のプロセス整合性に欠
けるためである。
As a countermeasure, it has been considered that the address wiring electrode and the auxiliary capacitance wiring electrode have a laminated structure of aluminum and a high melting point metal to reduce wiring resistance and to reduce signal propagation delay. However, such a laminated structure requires at least two patterning steps in order to completely cover aluminum with the high melting point metal. This is because when aluminum is used alone as an address wiring electrode, heat resistance and chemical resistance are poor, and process consistency for forming an array substrate is lacking.

【0007】例えば、アルミを単独で使用した場合、ゲ
ート絶縁膜は基板温度が300 ℃以上で形成されるため、
基板との熱膨脹率の差に起因すると考えられる熱応力に
よりアルミヒロックが発生し、層間絶縁性が著しく損な
われる。このようにアルミをアドレス配線電極として使
用するには、高融点金属で完全に被覆する積層構造が必
要であるため、工程プロセスの複雑化、スループットの
低下を招く。
For example, when aluminum is used alone, the gate insulating film is formed at a substrate temperature of 300 ° C. or more.
Aluminum hillocks are generated by thermal stress considered to be caused by a difference in thermal expansion coefficient with the substrate, and the interlayer insulating property is significantly impaired. In order to use aluminum as an address wiring electrode in this manner, a laminated structure that is completely covered with a high melting point metal is required, which complicates the process and lowers the throughput.

【0008】[0008]

【課題を解決するための手段】この発明は、基板上に形
成されたアドレス配線電極と、このアドレス配線電極に
交差するように配置されたデータ配線電極と、前記アド
レス配線電極に併設された補助容量配線電極と、前記ア
ドレス配線電極と前記データ配線電極によって区画され
た透明画素電極と、この透明画素電極に対応し前記アド
レス配線電極と前記データ配線電極に接続されたスイッ
チング素子とを少なくとも備えたアレイ基板を有する液
晶表示装置において、前記アドレス配線電極および補助
容量配線電極は基板上に形成されたAlまたはAl合金から
なる第1の金属とこの第1の金属の上に積層された高融
点金属およびその合金、例えばTaまたはTa合金からなる
第2の金属とからなり、前記第1の金属の前記データ配
線電極に平行な方向の幅は前記第2の金属の幅よりも大
きい液晶表示装置であり、また、第1の金属の厚さ方向
側面の基板との成す角度が鋭角である液晶表示装置であ
る。
According to the present invention, there is provided an address wiring electrode formed on a substrate, a data wiring electrode disposed so as to intersect with the address wiring electrode, and an auxiliary electrode provided in parallel with the address wiring electrode. A capacitor wiring electrode, a transparent pixel electrode defined by the address wiring electrode and the data wiring electrode, and at least a switching element corresponding to the transparent pixel electrode and connected to the address wiring electrode and the data wiring electrode. In a liquid crystal display device having an array substrate, the address wiring electrode and the auxiliary capacitance wiring electrode are a first metal made of Al or an Al alloy formed on the substrate and a high melting point metal laminated on the first metal. And a second metal thereof, for example, Ta or a Ta alloy, in a direction parallel to the data wiring electrode of the first metal. Width is a liquid crystal display device is larger than a width of the second metal, also, the angle between the substrate in the thickness direction side surface of the first metal is a liquid crystal display device is an acute angle.

【0009】[0009]

【作用】以上のようなアドレス配線電極および補助容量
配線電極の構成において、例えば、第1の金属としてAl
を膜厚100 nm、この第1の金属の上に積層された高融点
金属としての第2の金属としてMoとTaとの合金層を膜厚
200 nmとした構造の場合、MoとTaとの合金層をドライエ
ッチングでパターン形成した後、Alに通常のウエットエ
ッチングを用いてパターン形成する。この場合は、Alの
サイドエッチングが発生し、ゲート絶縁膜形成後にこの
サイドエッチング部が空洞化し、Alの腐食やステップカ
バレージの不良となる。
In the configuration of the address wiring electrode and the auxiliary capacitance wiring electrode as described above, for example, Al is used as the first metal.
With a film thickness of 100 nm, and an alloy layer of Mo and Ta as a second metal as a refractory metal laminated on the first metal.
In the case of a structure with a thickness of 200 nm, after patterning an alloy layer of Mo and Ta by dry etching, patterning is performed on Al using normal wet etching. In this case, Al side etching occurs, and after the gate insulating film is formed, the side etching portion becomes hollow, resulting in Al corrosion and poor step coverage.

【0010】しかしながら、ドライエッチングによりMo
とTaとの合金層とAl層を連続的にエッチングすることに
より、配線電極の厚さ方向側面の基板との成す角度が鋭
角状のテーパ形状が得られる。このテーパ形状は、Alの
パターンの幅がMoとTaとの合金層のパターン幅よりもそ
の大きさの差が1μm以内とすることができる。即ち、
Al層はその側面部で1μm以内の露出部を有しているこ
とになる。このような形状では、Al層をMoとTaとの合金
層が完全に被覆する構造とはならないので、以降の熱工
程でのAlヒロックの発生の有無が問題となる。しかし、
Al層の露出部が1μm以内であれば、450 ℃以内の熱工
程においてもAlヒロックは発生せず、アレイ基板プロセ
ス上問題なく処理することができる。
[0010] However, by dry etching, Mo
By continuously etching the alloy layer of Al and Ta and the Al layer, a taper shape in which the angle formed between the side surface in the thickness direction of the wiring electrode and the substrate is obtained is obtained. In this tapered shape, the difference between the width of the Al pattern and the pattern width of the alloy layer of Mo and Ta can be within 1 μm. That is,
The Al layer has an exposed portion within 1 μm on the side surface. Such a shape does not provide a structure in which the Al layer is completely covered with the alloy layer of Mo and Ta, and therefore, the presence or absence of Al hillocks in the subsequent heating process becomes a problem. But,
If the exposed portion of the Al layer is within 1 μm, Al hillocks do not occur even in a heating process at 450 ° C. or less, and processing can be performed without any problem in the array substrate process.

【0011】従って、MoとTaとの合金層がAl層を完全に
被覆する構造と比較して、Al層パターンとMoとTaとの合
金層パターンとの露光合わせズレをあまり考慮しなくて
よいので、Alの配線幅を大きくできる。例えば、従来
のAl層をMoとTaとの合金層が完全に被覆する構造の場合
の配線抵抗が9KΩであるのに対し、約半分の4.5 KΩ
とすることができる。即ち、換言すれば、配線抵抗を一
定にすれば配線幅を小さくできるので画素の開口率を向
上することも可能となる。
Therefore, compared with the structure in which the alloy layer of Mo and Ta completely covers the Al layer, it is not necessary to consider much the exposure misalignment between the Al layer pattern and the alloy layer pattern of Mo and Ta. Therefore, the wiring width of Al can be increased. For example, the wiring resistance in the case of the conventional structure in which the Al layer is completely covered with the alloy layer of Mo and Ta is 9 KΩ, whereas the wiring resistance is about half, 4.5 KΩ.
It can be. In other words, in other words, if the wiring resistance is kept constant, the wiring width can be reduced, so that the aperture ratio of the pixel can be improved.

【0012】[0012]

【実施例】以下、本発明の実施例について図1および図
2を用いて詳細に説明する。図1に保護膜タイプの逆ス
タガー型TFT部の概略断面を、図2にこの逆スタガー
型TFT部を有するアレイ基板の等価回路をそれぞれ示
す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to FIGS. FIG. 1 shows a schematic cross section of a protective film type inverted stagger type TFT portion, and FIG. 2 shows an equivalent circuit of an array substrate having the inverted stagger type TFT portion.

【0013】図2において、まず、透明ガラス基板11上
にアドレス配線電極12とデータ配線電極13がマトリクス
状に配設され、補助容量配線電極14がアドレス配線電極
12にほぼ平行に並設して形成されている。これらの配線
電極の各交差部近傍にアモルファスシリコン(a−S
i)膜からなるTFT15が形成されている。TFT15の
ドレイン電極17はデータ配線電極13に接続され、ゲート
電極はアドレス配線電極12と同時一体形成されている。
また、TFT15のソース電極には各画素の表示電極16と
液晶容量17および補助容量配線電極と画素電極とで形成
される補助容量18が接続されている。
In FIG. 2, first, address wiring electrodes 12 and data wiring electrodes 13 are arranged in a matrix on a transparent glass substrate 11, and auxiliary capacitance wiring electrodes 14 are connected to address wiring electrodes.
It is formed so as to be substantially parallel to 12. In the vicinity of each intersection of these wiring electrodes, amorphous silicon (a-S
i) A TFT 15 made of a film is formed. The drain electrode 17 of the TFT 15 is connected to the data wiring electrode 13, and the gate electrode is formed simultaneously with the address wiring electrode 12.
The source electrode of the TFT 15 is connected to a display electrode 16 and a liquid crystal capacitor 17 of each pixel, and an auxiliary capacitor 18 formed by an auxiliary capacitor wiring electrode and a pixel electrode.

【0014】次に、このような図1に示すアレイ基板の
製造工程について説明する。まず、プラズマCVD法に
よりガラス基板21上にSiOxを成膜する。この上に、スパ
ッタ法により、Al膜22およびMoとTaとの合金膜23をそれ
ぞれ100 nmおよび200 nmの膜厚に連続的に堆積させる。
このとき、Al膜はAl合金、例えば、Cu 1原子%、Si 0.5
原子%を含むAl合金膜でも可能である。
Next, a process of manufacturing the array substrate shown in FIG. 1 will be described. First, SiOx is formed on the glass substrate 21 by a plasma CVD method. An Al film 22 and an alloy film 23 of Mo and Ta are successively deposited thereon by sputtering to have a thickness of 100 nm and 200 nm, respectively.
At this time, the Al film is made of an Al alloy, for example, Cu 1 atomic%, Si 0.5
An Al alloy film containing atomic% is also possible.

【0015】この積層膜上に、フォトリソグラフィ法を
用いてゲート電極を含むアドレス配線電極パターンの一
部と補助容量配線電極の一部を形成し、CF4 +O2混合ガ
スのケミカルドライエッチング(CDE)を用いて、Mo
とTaとの合金膜23を基板との成す角度が30度以下のテー
パとなるようにエッチングする。この時のエッチング条
件は、O2流量30SCCM、CF4 流量160 SCCM、エッチング圧
30Paである。
A part of the address wiring electrode pattern including the gate electrode and a part of the auxiliary capacitance wiring electrode are formed on the laminated film by photolithography, and a chemical dry etching (CDE) of CF4 + O2 mixed gas is performed. Using Mo
Etching is performed so that the angle formed between the alloy film 23 and the substrate is 30 degrees or less. The etching conditions at this time were: O2 flow rate 30 SCCM, CF4 flow rate 160 SCCM, etching pressure
30 Pa.

【0016】続いて、例えばCl2 +BCl3+HeのCl2 系混
合ガスのリアクティブイオンエッチング(RIE)でAl
膜22をエッチングする。この時のエッチング条件は、Cl
2 流量30SCCM、BCl3流量100 SCCM、He流量70SCCM、圧力
15Paである。Al膜の幅はオーバーエッチング時間の制御
により、MoとTaとの合金膜23の幅の大きさよりも1μm
以内の大きさとなるよう制御した。上記プロセスによ
り、アドレス配線電極と補助容量配線電極パターンを完
成させる。
Subsequently, for example, reactive ion etching (RIE) of a Cl 2 -based mixed gas of Cl 2 + BCl 3 + He is performed to form Al.
The film 22 is etched. The etching condition at this time is Cl
2 Flow rate 30 SCCM, BCl3 flow rate 100 SCCM, He flow rate 70 SCCM, pressure
15Pa. The width of the Al film is 1 μm larger than the width of the alloy film 23 of Mo and Ta by controlling the over-etching time.
The size was controlled to be within. By the above process, the address wiring electrode and the auxiliary capacitance wiring electrode pattern are completed.

【0017】続いてプラズマケミカルベーパーデポジシ
ョン(CVD)法により、SiOx24、SiNx25、アモルファ
スシリコン(a-Si)26、SiNx27の4層を連続堆積する。
そして、上層のSiNx27をパターニングし、前処理を施し
た後、ソース・ドレイン電極のコンタクトとして、N+
型のa-Si膜28をプラズマCVD法により堆積する。な
お、SiOx膜の替わりに、熱CVD法によりSiO2膜を用い
てもよい。
Subsequently, four layers of SiOx24, SiNx25, amorphous silicon (a-Si) 26, and SiNx27 are successively deposited by a plasma chemical vapor deposition (CVD) method.
Then, after patterning the upper layer of SiNx27 and performing a pretreatment, N + is used as a source / drain electrode contact.
A type a-Si film 28 is deposited by a plasma CVD method. Note that an SiO2 film may be used instead of the SiOx film by a thermal CVD method.

【0018】次に、a-Si膜をパターニングし、表示電極
となる透明画素電極としてインディウム−ティン−オキ
サイド(ITO)膜29を形成しパターニングする。この
電極は補助容量の一方の電極の一部としても使用する。
続いて、アドレス配線パッド部の開口をHF系エッチング
液で形成する。次にスパッタ法により、Cr、Al、Alの3
層を堆積させ、これをデータ配線、ソース電極30および
ドレイン電極31として形成する。この後、RIE法によ
りバックチャネル上のN+ 型のa-Si膜28を除去する。次
に、パッシベーションとして、プラズマCVD法により
SiNx膜32を形成することにより、液晶表示用アレイ基板
が完成する。
Next, the a-Si film is patterned, and an indium-tin-oxide (ITO) film 29 is formed as a transparent pixel electrode serving as a display electrode and patterned. This electrode is also used as a part of one electrode of the storage capacitor.
Subsequently, an opening of the address wiring pad portion is formed with an HF-based etchant. Next, Cr, Al, Al 3
A layer is deposited and formed as a data line, a source electrode 30 and a drain electrode 31. Thereafter, the N + -type a-Si film 28 on the back channel is removed by RIE. Next, as a passivation, a plasma CVD method is used.
By forming the SiNx film 32, a liquid crystal display array substrate is completed.

【0019】このアレイ基板のアドレス配線電極の平均
配線幅は10μm、配線長は20cmであったが、アドレス配
線電極の抵抗値は約4.5 KΩであり、従来のAl層をMoと
Taとの合金層が完全に被覆する構造の場合の配線抵抗が
9KΩであるのに対し、約半分であった。
Although the average wiring width of the address wiring electrodes of this array substrate was 10 μm and the wiring length was 20 cm, the resistance value of the address wiring electrodes was about 4.5 KΩ, and the conventional Al layer was replaced with Mo.
The wiring resistance in the case of the structure completely covered with the alloy layer with Ta was 9 KΩ, but about half.

【0020】また、アドレス配線電極および補助容量配
線電極上部のMoとTaとの合金層にテーパエッチングを施
すことによって、下層のAl膜に大きなテーパがついてい
なくてもAl膜にヒロックが発生しないので、ゲート絶縁
膜のステップカバレージが良好となり、従来と変わらな
い層間絶縁性が得られた。
By performing taper etching on the alloy layer of Mo and Ta on the address wiring electrode and the auxiliary capacitance wiring electrode, hillocks do not occur in the Al film even if the lower Al film does not have a large taper. Therefore, the step coverage of the gate insulating film was improved, and the same interlayer insulating property as that of the related art was obtained.

【0021】[0021]

【発明の効果】以上述べたように本発明によれば、アド
レス配線電極および補助容量配線電極として、第1の金
属層および第2の金属層からなる積層構造とし、且つ第
1の金属のデータ配線電極に平行な方向の幅は前記第2
の金属の幅よりも大きくし、さらに第1の金属の厚さ方
向側面の基板との成す角度を鋭角とすることによって、
アドレス配線電極および補助容量配線電極を低抵抗化で
きる。このことから実質的に画素の開口率を大きくする
ことができ、液晶表示装置の大画面化、高精細化を計る
ことができる。また、製造工程的にも、フォトプロセス
が1回で済むことからプロセスの簡略化および高スルー
プット化を計ることができる。
As described above, according to the present invention, the address wiring electrode and the auxiliary capacitance wiring electrode have a laminated structure composed of the first metal layer and the second metal layer, and the data of the first metal is formed. The width in the direction parallel to the wiring electrode is the second width.
The width of the first metal is larger than the width of the first metal, and the angle between the side surface in the thickness direction of the first metal and the substrate is made an acute angle.
The resistance of the address wiring electrode and the auxiliary capacitance wiring electrode can be reduced. Accordingly, the aperture ratio of the pixel can be substantially increased, and the screen size and the definition of the liquid crystal display device can be increased. In addition, since only one photo process is required in the manufacturing process, the process can be simplified and the throughput can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例のTFT部の構成を示す概略断
面図。
FIG. 1 is a schematic cross-sectional view illustrating a configuration of a TFT unit according to an embodiment of the present invention.

【図2】図1のTFT部を有するアレイ基板の等価回路
を示す概略模式図。
FIG. 2 is a schematic diagram showing an equivalent circuit of an array substrate having the TFT unit of FIG.

【図3】従来のTFT部の構成を示す概略断面図。FIG. 3 is a schematic sectional view showing a configuration of a conventional TFT unit.

【図4】従来のアドレス配線電極の構成を示す概略断面
図。
FIG. 4 is a schematic sectional view showing a configuration of a conventional address wiring electrode.

【符号の説明】 11…ガラス基板 12…アドレス配線電極 13…データ配線電極 14…補助容量配線電極 15…TFT 16…画素電極 22…第1の金属膜 23…第2の金属膜。[Description of Signs] 11 ... Glass substrate 12 ... Address wiring electrode 13 ... Data wiring electrode 14 ... Auxiliary capacitance wiring electrode 15 ... TFT 16 ... Pixel electrode 22 ... First metal film 23 ... Second metal film.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に形成されたアドレス配線電極
と、このアドレス配線電極に交差するように配置された
データ配線電極と、前記アドレス配線電極に併設された
補助容量配線電極と、前記アドレス配線電極と前記デー
タ配線電極によって区画された透明画素電極と、この透
明画素電極に対応し前記アドレス配線電極と前記データ
配線電極に接続されたスイッチング素子とを少なくとも
備えたアレイ基板を有する液晶表示装置において、前記
アドレス配線電極および補助容量配線電極は基板上に形
成されたAlまたはAl合金からなる第1の金属とこの
第1の金属の上に積層された第2の金属とからなり、前
記第1の金属の前記データ配線電極に平行な方向の幅は
前記第2の金属の幅よりも大きく、その差は1μm以内
とすることを特徴とする液晶表示装置。
An address wiring electrode formed on a substrate; a data wiring electrode arranged to cross the address wiring electrode; an auxiliary capacitance wiring electrode provided in parallel with the address wiring electrode; A liquid crystal display device having an array substrate including at least an electrode, a transparent pixel electrode partitioned by the data wiring electrode, and a switching element corresponding to the transparent pixel electrode and connected to the address wiring electrode and the data wiring electrode. The address wiring electrode and the auxiliary capacitance wiring electrode are formed of a first metal made of Al or an Al alloy formed on a substrate and a second metal laminated on the first metal. the said data line electrodes parallel to the width of the metal much larger than the width of the second metal, the difference is within 1μm
The liquid crystal display device which is characterized in that a.
【請求項2】 請求項1記載の液晶表示装置において、
前記第1の金属の厚さ方向側面の基板との成す角度は鋭
角であることを特徴とする液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein
The liquid crystal display device according to claim 1, wherein an angle formed between a side surface of the first metal in a thickness direction and the substrate is an acute angle.
JP6585793A 1993-03-25 1993-03-25 Liquid crystal display Expired - Lifetime JP3192813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6585793A JP3192813B2 (en) 1993-03-25 1993-03-25 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6585793A JP3192813B2 (en) 1993-03-25 1993-03-25 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH06281954A JPH06281954A (en) 1994-10-07
JP3192813B2 true JP3192813B2 (en) 2001-07-30

Family

ID=13299110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6585793A Expired - Lifetime JP3192813B2 (en) 1993-03-25 1993-03-25 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3192813B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186206B1 (en) * 1995-11-21 1999-05-01 구자홍 Liquid crystal display element and its manufacturing method
KR100248123B1 (en) 1997-03-04 2000-03-15 구본준 Thin-film transistor and method for manufacturing thereof
KR100265554B1 (en) * 1997-08-07 2000-09-15 구본준 Lcd apparatus and manufacturing method
JPH11258633A (en) * 1998-03-13 1999-09-24 Toshiba Corp Production of array substrate for display device

Also Published As

Publication number Publication date
JPH06281954A (en) 1994-10-07

Similar Documents

Publication Publication Date Title
US6207970B1 (en) Thin-film transistor display devices having composite electrodes
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
JPS60103676A (en) Method for manufacturing thin film transistor array
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
JP2776378B2 (en) Thin film transistor array substrate and method of manufacturing the same
JPH04372934A (en) Manufacture of array substrate for liquid crystal display device
JP3192813B2 (en) Liquid crystal display
JPH11352515A (en) Liquid crystal display device and manufacturing method thereof
JPH0764109A (en) Liquid crystal display
JPH0587029B2 (en)
JP3167817B2 (en) Active matrix liquid crystal display
JP3202342B2 (en) Manufacturing method of array substrate
JPH04240824A (en) Array substrate for liquid crystal display device
JP2820064B2 (en) Thin film transistor and liquid crystal display device using the same
JPH05323378A (en) Array substrate for liquid crystal display
JPH06130405A (en) Liquid crystal display manufacturing method
JPH0777695A (en) Liquid crystal display device and manufacturing method thereof
JPH0677482A (en) Manufacture of array substrate for liquid-crystal display device
JP2597611B2 (en) Manufacturing method of thin film element
JPH0854648A (en) Liquid crystal display
JP2770807B2 (en) Terminal structure
KR950009801B1 (en) Thin Film Switching Device Manufacturing Method
JPH0720492A (en) Liquid crystal display device and manufacturing method thereof
JPH0756894B2 (en) Method of manufacturing thin film transistor
KR100255930B1 (en) A thin film transistor and method for manufacturing thereof