JP2018018006A - 表示装置 - Google Patents

Abstract

【課題】狭額縁化が可能な表示装置を提供する。【解決手段】画像を表示する第１領域及び前記第１領域の周囲に位置する第２領域を有する第１基板と、前記第１基板の第１端辺及び前記第２領域と重畳する配線基板と、を備え、前記第１基板は、第３接続端子群と、前記第３接続端子群の一方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第４接続端子群と、前記第３接続端子群の他方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第５接続端子群と、を備えている、表示装置。【選択図】 図２

Description

本発明の実施形態は、表示装置に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化が可能な表示装置を提供することにある。

本実施形態によれば、
画像を表示する第１領域及び前記第１領域の周囲に位置する第２領域を有する第１基板と、前記第１基板の第１端辺及び前記第２領域と重畳する配線基板と、を備え、前記第１基板は、第３接続端子群と、前記第３接続端子群の一方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第４接続端子群と、前記第３接続端子群の他方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第５接続端子群と、を備えている、表示装置、が提供される。

図１は、本実施形態に係る表示装置ＤＳＰの構成例を示す平面図である。 図２は、表示パネルＰＮＬの構成例を示す平面図である。 図３は、表示装置ＤＳＰの画像表示に関わる等価回路を示す図である。 図４は、表示パネルＰＮＬの一部の構造を示す断面図である。 図５は、画素スイッチＰＳＷの構造例を示す断面図である。 図６は表示領域に接触或いは近接する物体を検出する原理の一例を示す図である。 図７は、接続端子群ＴＧ１乃至ＴＧ５の構造例を示す平面図である。 図８は、接続端子Ｔ３と接続端子Ｔ４との大小関係を説明するための図である。 図９は、供給配線３１、３２、及び３３の配置例を示す図である。 図１０は、供給配線４１、４２、及び４３の配置例を示す図である。 図１１は、第２スイッチ群ＳＧ２の構成例を示す図である。 図１２は、供給配線５１、５３、５５、５７、及びスキャナＳＣの配置例を示す図である。 図１３は、スキャナＳＣの動作を説明するための図である。 図１４は、第１乃至第５接続端子群から引き出された配線の構成例を示す断面図である。 図１５は、第１乃至第５接続端子群から引き出された配線の他の構成例を示す断面図である。 図１６は、接続端子４及びゲージＧＧの配置例を示す図である。 図１７は、接続端子Ｔ４の構成例を示す断面図である。 図１８は、ゲージＧＧの構成例を示す断面図である。 図１９は、図１のＡ−Ｂ線に沿った表示パネルＰＮＬの断面図である。 図２０は、非表示領域ＮＤＡ及び端子領域ＮＡの構成例を示す平面図である。 図２１は、引出配線ＬＷの一構成例を示す断面図である。 図２２は、引出配線ＬＷの他の構成例を示す断面図である。 図２３は、図２１に示した引出配線ＬＷの接続の一例を示す断面図である。 図２４は、図２２に示した引出配線ＬＷの接続の一例を示す断面図である。 図２５は、交差する複数の引出配線ＬＷを示した平面図である。 図２６は、図２５に示したＡ−Ｂ線にそった断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態に係る表示装置ＤＳＰは、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態に係る表示装置ＤＳＰの構成例を示す平面図である。
ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。なお、第１方向Ｘは、端辺Ｅ１及びＥ４の延在する方向である。また、第２方向Ｙは、第１方向Ｘと交差する方向であり、端辺Ｅ２及びＥ３の延在する方向である。また、第３方向Ｚは、第１方向Ｘおよび第２方向Ｙと交差する方向であり、表示パネルＰＮＬ（第１基板ＳＵＢ１及び第２基板ＳＵＢ２）の主面の法線方向である。図示した例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、互いに直角以外の角度で交差していても良い。

表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、Ｉ２、配線基板ＳＵＢ３、ＳＵＢ４などを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール材ＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シール材ＳＥは、図１０において右上がりの斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。

表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば、シール材ＳＥによって囲まれた内側に位置している。シール材ＳＥは、非表示領域ＮＤＡに位置している。表示領域ＤＡは、第１基板ＳＵＢ１における第１領域に相当し、非表示領域ＮＤＡは、第１基板ＳＵＢ１における第２領域に相当する。

第１基板ＳＵＢ１は、図示した例では、第２方向Ｙに対向する１組の端辺Ｅ１及びＥ４と、第１方向Ｘに対向する１組の端辺Ｅ２及びＥ３と、を有する四角形状である。端辺Ｅ２は、端辺Ｅ１の一端Ｅ１ａから、第２方向Ｙに延出している。また、端辺Ｅ３は、端辺Ｅ１の他端Ｅ１ｂから、第２方向Ｙに延出している。第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも小さい四角形状であり、平面視において、端辺Ｅ２、Ｅ３、及びＥ４と重畳し、端辺Ｅ１から第２方向Ｙに離間している。すなわち、第１基板ＳＵＢ１は、第２領域の端辺Ｅ１に近接する側に、第２基板ＳＵＢ２と対向していない端子領域ＮＡを有している。

第１基板ＳＵＢ１は、端子領域ＮＡに、外部回路基板を実装するための第１乃至第５接続端子群ＴＧ１乃至ＴＧ５を備えている。外部回路基板は、第１乃至第５接続端子群ＴＧ１乃至ＴＧ５を介して、第１基板ＳＵＢ１の各種配線に電気的に接続される。つまり、端辺Ｅ１は、表示パネルＰＮＬに外部回路基板を実装するための実装辺に相当する。第１乃至第５接続端子群ＴＧ１乃至ＴＧ５は、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する側の面に形成されている。第１接続端子群ＴＧ１は、第１端辺Ｅ１の一端Ｅ１ａに近接して配置されている。第２接続端子群ＴＧ２は、第１端辺Ｅ１の他端Ｅ１ｂに近接して配置されている。第３接続端子群ＴＧ３は、第１接続端子群ＴＧ１と第２接続端子群ＴＧ２との間に位置している。第４接続端子群ＴＧ４は、第１接続端子群ＴＧ１と第３接続端子群ＴＧ３との間に位置しており、第５接続端子群ＴＧ５は、第３接続端子群ＴＧ３と第２接続端子群ＴＧ２との間に位置している。

第１乃至第５接続端子群ＴＧ１乃至ＴＧ５は、それぞれ、第１方向Ｘに並んだ複数の接続端子を備えている。第４接続端子群ＴＧ４及び第５接続端子群ＴＧ５の接続端子は、平面視において、第１乃至第３接続端子群ＴＧ１乃至ＴＧ３の接続端子よりも小さい。これは、第１乃至第３接続端子群ＴＧ１乃至ＴＧ３が表示パネルＰＮＬの品質検査における検査用配線基板の接続に利用されるものであり、検査用配線基板の接続部と第１基板ＳＵＢ１の接続部との位置合わせを容易にするために、第１乃至第３接続端子群ＴＧ１乃至ＴＧ３の接続端子は大きいことが望ましいためである。一方で、第４及び第５接続端子群ＴＧ４及びＴＧ５は、配線基板ＳＵＢ３に接続され、画像の表示やセンサのセンシングに必要な信号の授受を仲介するものであり、多数の接続端子を密に配置するために第４接続端子群ＴＧ４及び第５接続端子群ＴＧ５の接続端子は小さいことが望ましいためである。なお、第３接続端子群ＴＧ３は、検査用配線基板の接続だけではなく、配線基板ＳＵＢ３の接続にも用いられる。例えば、第１乃至第５接続端子群ＴＧ１乃至ＴＧ５は、端辺Ｅ１に沿って第１方向Ｘに並んでいる。

配線基板ＳＵＢ３は、端辺Ｅ１及び端子領域ＮＡ（第２領域）と重畳している。配線基板ＳＵＢ３は、第１接続端子群ＴＧ１と第２接続端子群ＴＧ２との間に位置し、第３乃至第５接続端子群ＴＧ３乃至ＴＧ５と電気的に接続されている。配線基板ＳＵＢ３の第１基板ＳＵＢ１と対向する側の面には、配線基板ＳＵＢ４が接続されている。配線基板ＳＵＢ４は、配線基板ＳＵＢ３を介して表示パネルＰＮＬと電気的に接続されている。配線基板ＳＵＢ３には、ＩＣチップＩ１が実装され、配線基板ＳＵＢ４には、ＩＣチップＩ２が実装されている。ＩＣチップＩ１は、配線基板ＳＵＢ３に配置された配線群ＬＧ１によって、第３乃至第５接続端子群ＴＧ３乃至ＴＧ５と電気的に接続されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていても良いし、配線基板ＳＵＢ４などの配線基板ＳＵＢ３に接続される外部回路基板に実装されていても良い。また、ＩＣチップＩ２も、図示した例に限らず、第１基板ＳＵＢ１や配線基板ＳＵＢ３に実装されても良く、配線基板ＳＵＢ４に接続される外部回路基板に実装されてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する走査線駆動回路ＧＤ１及びＧＤ２の少なくとも一部を含むものである。また、ＩＣチップＩ１は、例えば、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。

センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極ＲＸ（ＲＸ１、ＲＸ２、…）を備えている。検出電極ＲＸは、第２基板ＳＵＢ２に設けられており、第２導電層Ｌ２に相当する。これらの検出電極ＲＸは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。検出電極ＲＸとして、検出電極ＲＸ１乃至ＲＸ４が図示されているが、ここでは、検出電極ＲＸ１に着目してその構造例について説明する。

すなわち、検出電極ＲＸ１は、検出部ＲＳと、端子部ＲＴ１と、接続部ＣＮとを備えている。
検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極ＲＸ１においては、主として検出部ＲＳが被検出物の接触あるいは接近を検出して、センサ検出信号を出力する。図示した例では、検出部ＲＳは、帯状に形成されているが、透明導電材料によって平板状に形成されていても良く、微細な金属細線の集合体によって形成されていても良い。また、検出部ＲＳは、透明導電材料と金属細線の集合体との組み合わせによって形成されていても良い。また、１つの検出電極ＲＸ１は、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていても良いし、１本の検出部ＲＳを備えていても良い。
端子部ＲＴ１は、非表示領域ＮＤＡの端辺Ｅ２側に位置し、検出部ＲＳに繋がっている。つまり、端子部ＲＴ１は、第１基板ＳＵＢ１の第２領域に対向する位置に配置されている。接続部ＣＮは、非表示領域ＮＤＡの端辺Ｅ３側に位置し、複数の検出部ＲＳを互いに接続している。図１において、端辺Ｅ２側とは表示領域ＤＡよりも左側に相当し、端辺Ｅ３側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシール材ＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、第１導電層Ｌ１に相当するパッドＰ１及び検出配線Ｗ１を備えている。パッドＰ１及び検出配線Ｗ１は、非表示領域ＮＤＡの端辺Ｅ２側に位置し、平面視でシール材ＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。検出配線Ｗ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、第４接続端子群ＴＧ４に接続されている。配線基板ＳＵＢ３において、検出配線Ｗ１と電気的に接続された配線は、配線群ＬＧ１よりも外側（一端Ｅ１ａに近い側）を引き回され、配線基板ＳＵＢ４においてＩＣチップＩ２の検出回路ＲＣと電気的に接続されている。つまり、センサ検出信号は、検出配線Ｗ１及び配線基板ＳＵＢ３によって伝達される。

第１導電層Ｌ１（パッドＰ１）と第２導電層Ｌ２（端子部ＲＴ１）とは、接続用孔Ｖ１を介して電気的に接続されている。接続用孔Ｖ１は、端子部ＲＴ１とパッドＰ１とが対向する位置に形成されている。また、接続用孔Ｖ１は、端子部ＲＴ１を含む第２基板ＳＵＢ２及びシール材ＳＥを貫通するとともに、パッドＰ１を貫通する場合もあり得る。図示した例では、接続用孔Ｖ１は、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であっても良い。後述する様に、接続用孔Ｖ１には、接続部材Ｃが設けられている。これにより、端子部ＲＴ１とパッドＰ１とが電気的に接続される。つまり、第２基板ＳＵＢ２に設けられた検出電極ＲＸ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極ＲＸから出力されたセンサ検出信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。

図示した例では、奇数番目の検出電極ＲＸ１、ＲＸ３、…の各々の端子部ＲＴ１、ＲＴ３、…、パッドＰ１、Ｐ３、…、検出配線Ｗ１、Ｗ３、…、接続用孔Ｖ１、Ｖ３、…は、いずれも端辺Ｅ２側に位置している。また、偶数番目の検出電極ＲＸ２、ＲＸ４、…の各々の端子部ＲＴ２、ＲＴ４、…、パッドＰ２、Ｐ４、…、検出配線Ｗ２、Ｗ４、…、接続用孔Ｖ２、Ｖ４、…は、いずれも端辺Ｅ３側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける端辺Ｅ２側の幅と端辺Ｅ３側の幅とを均一化することができ、狭額縁化に好適である。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、検出配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で検出配線Ｗ３の内側に並んで配置されている。同様に、検出配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で検出配線Ｗ４の内側に並んで配置されている。

本実施形態によれば、検出電極ＲＸから出力されるセンサ検出信号を取り出す配線基板が第２基板ＳＵＢ２に実装される構成例と比較して、センサ検出信号を取り出すための接続端子群や引き回し配線の第２基板ＳＵＢ２への配置が不要となる。このため、第１方向Ｘ及び第２方向Ｙで規定されるＸ-Ｙ平面において、第２基板ＳＵＢ２の基板サイズを縮小することができるとともに、表示装置ＤＳＰの周縁部の額縁幅を縮小することができる。

さらに、表示装置ＤＳＰは、第３接続端子群ＴＧ３を検査用配線基板との接続に利用し、且つ、配線基板ＳＵＢ３との接続にも利用することで、接続端子の総数を削減することができる。従って、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の配線と電気的に接続される接続端子を、端辺Ｅ１側に纏めて配置することができる。また、本実施形態は、検査用配線基板を接続するための接続端子群を、配線基板ＳＵＢ３を接続するための接続端子群の両端側２箇所にのみ配置する構成例と比較して、配線基板ＳＵＢ３を接続するための接続端子群（第３乃至第５接続端子群ＴＧ３乃至ＴＧ５）を第１方向Ｘに幅広に配置することができる。このため、第３乃至第５接続端子群ＴＧ３乃至ＴＧ５から表示領域ＤＡの方向へ引き出された配線の、密度の低減や屈曲の低減が可能である。つまり、配線の破損や配線同士の干渉による、表示装置ＤＳＰの表示品位やセンサＳＳの検出能力の劣化を抑制することができる。

次に、本実施形態に係る表示装置ＤＳＰの各部の詳細な説明、及び動作の説明を、図を参照しながら行う。

図２は、表示パネルＰＮＬの構成例を示す平面図である。
この図に示す表示パネルＰＮＬは、既述の要素に加えて、複数の駆動電極ＴＸ（ＴＸ１〜ＴＸｎ）と、第１スイッチ群ＳＧ１と、第２スイッチ群ＳＧ２と、走査線駆動回路ＧＤ１、ＧＤ２と、等を備えている。第２スイッチ群Ｇ２は、例えばセレクタＳＤに含まれるもので、マルチプレクサと呼ばれることもある。

駆動電極ＴＸ１〜ＴＸｎは、表示領域ＤＡにおいて第２方向Ｙに延びるとともに第１方向Ｘに並んでいる。つまり、駆動電極Ｔｘは、平面視において、前述の検出電極ＲＸと交差している。駆動電極ＴＸ１〜ＴＸｎは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明導電膜で形成することができる。駆動電極ＴＸ１〜ＴＸｎは、例えば、表示パネルＰＮＬの内部、つまり、第１基板ＳＵＢ１に形成されている。

第１スイッチ群ＳＧ１、第２スイッチ群ＳＧ２、及び走査線駆動回路ＧＤ１、ＧＤ２は、いずれも第１基板ＳＵＢ１の非表示領域ＮＤＡに形成されている。これらの要素は、例えば、後述する画素スイッチＰＳＷを形成する工程を利用して、第１基板ＳＵＢ１に形成することができる。第１スイッチ群ＳＧ１は、端辺Ｅ１に沿って配置されており、第１乃至第５接続端子群ＴＧ１乃至ＴＧ５よりも表示領域ＤＡに近接して配置されている。第１スイッチ群ＳＧ１は、駆動電極ＴＸ１〜ＴＸｎに電気的に接続されており、センサＳＳを駆動するためのセンサ駆動信号、又は画像を表示するための共通電圧を供給する。第２スイッチ群ＳＧ２は、端辺Ｅ１に沿って配置されており、第１スイッチ群ＳＧ１よりも表示領域ＤＡに近接して配置されている。第１スイッチ群ＳＧ１及び第２スイッチ群ＳＧ２は、配線群ＬＧ２によって各種信号を供給される。配線群ＬＧ２は、後述する複数のビデオ線ＶＬを含んでいる。配線群ＬＧ２は、第３乃至第５接続端子群ＴＧ３乃至ＴＧ５に電気的に接続されている。

走査線駆動回路ＧＤ１は、非表示領域ＮＤＡにおいて端辺Ｅ２に沿って配置され、表示領域ＤＡへの走査信号の供給を制御する。走査線駆動回路ＧＤ２は、非表示領域ＮＤＡにおいて端辺Ｅ３に沿って配置され、表示領域ＤＡへの走査信号の供給を制御する。

供給配線３１及び３２は、第１基板ＳＵＢ１に形成されている。供給配線３１は、第４接続端子群ＴＧ４から走査線駆動回路ＧＤ１へ制御信号を供給する配線である。供給配線３１は、第４接続端子群ＴＧ４と走査線駆動回路ＧＤ１とを繋ぐと共に、分岐して第１接続端子群ＴＧ１にも接続されている。供給配線３２は、第５接続端子群ＴＧ５から走査線駆動回路ＧＤ２へ制御信号を供給する配線である。供給配線３２は、第５接続端子群ＴＧ５と走査線駆動回路ＧＤ２とを繋ぐと共に、分岐して第２接続端子群ＴＧ２にも接続されている。

供給配線３１は、端辺Ｅ２に配線群ＬＧ２よりも近接して配置されている。供給配線３２は、端辺Ｅ３に配線群ＬＧ２よりも近接して配置されている。端辺Ｅ２に沿った検出配線Ｗ（Ｗ１、Ｗ３、…）は、第４接続端子群ＴＧ４と走査線駆動回路ＧＤ１とを繋ぐ供給配線３１のよりも、端辺Ｅ２に近接して配置されている。端辺Ｅ３に沿った検出配線Ｗ（Ｗ２、Ｗ４、…）は、第５接続端子群ＴＧ５と走査線駆動回路ＧＤ２とを繋ぐ供給配線３２のよりも、端辺Ｅ３に近接して配置されている。つまり、供給配線３１及び３２は、平面視の第１方向Ｘにおいて、配線群ＬＧ２よりも外側に位置し、検出配線Ｗよりも内側に位置している。ただし、供給配線３１及び３２は、第１及び第２接続端子群ＴＧ１及びＴＧ２からそれぞれの分岐点までの少なくとも一部においては、検出配線Ｗよりも外側に位置している。

図３は、表示装置ＤＳＰの画像表示に関わる等価回路を示す図である。
表示装置ＤＳＰは、複数の走査線Ｇと、これら走査線Ｇに交差する複数の信号線Ｓと、第１走査線駆動回路ＧＤ１と、第２走査線駆動回路ＧＤ２と、セレクタ（ＲＧＢスイッチ）ＳＤと、を備えている。セレクタＳＤは、複数のビデオ線ＶＬを介してディスプレイドライバＤＤと接続されている。

各走査線Ｇは、表示領域ＤＡにおいて第１方向Ｘに延在するとともに第２方向Ｙに並んでいる。各信号線Ｓは、表示領域ＤＡにおいて第２方向Ｙに延在するとともに第１方向Ｘに並んでいる。各走査線Ｇ及び各信号線Ｓは、第１基板ＳＵＢ１に形成されている。各走査線Ｇは、第１走査線駆動回路ＧＤ１及び第２走査線駆動回路ＧＤ２に接続されている。各信号線Ｓは、セレクタＳＤに接続されている。

図示した例においては、各走査線Ｇ及び各信号線Ｓによって区画された領域が１つの副画素ＳＰＸに相当する。例えば、本実施形態においては、赤色に対応する副画素ＳＰＸＲと、緑色に対応する副画素ＳＰＸＧと、青色に対応する副画素ＳＰＸＢとで１つの画素ＰＸが構成される。画素ＰＸは、白色や黄色などの別の色に対応する副画素ＳＰＸをさらに備えても良い。

各副画素ＳＰＸは、画素スイッチＰＳＷを備えている。画素スイッチＰＳＷは、走査線Ｇ、信号線Ｓ、及び画素電極ＰＥと電気的に接続されている。表示に際して、駆動電極ＴＸは共通電位に設定され、いわゆる共通電極ＣＥとして機能する。

第１走査線駆動回路ＧＤ１及び第２走査線駆動回路ＧＤ２は、各走査線Ｇに対して走査信号を順次供給する。セレクタＳＤは、ＩＣチップＩ１（ディスプレイドライバＤＤ）に制御されて、各信号線Ｓに対して映像信号を選択的に供給する。ある画素スイッチＰＳＷに接続された走査線Ｇに走査信号が供給され、且つ、この画素スイッチＰＳＷに接続された信号線Ｓに映像信号が供給される。この映像信号に応じた電圧が画素電極ＰＥに印加され、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。このような動作により、表示領域ＤＡに画像が表示される。

次に、表示パネルＰＮＬの構成の一例について、断面図を用いて説明する。
図４は、表示パネルＰＮＬの一部の構造を示す断面図である。
ここでは、表示パネルＰＮＬの１つの副画素ＳＰＸに対応する領域を、第１方向Ｘに沿って切断した断面図を示す。

図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１絶縁基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、絶縁膜１１、絶縁膜１２、絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、画素スイッチや走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
絶縁膜１１は、第１絶縁基板１０の上方に位置している。図示しない走査線や画素スイッチの半導体層は、第１絶縁基板１０と絶縁膜１１の間に位置している。信号線Ｓは、絶縁膜１１の上に位置している。絶縁膜１２は、信号線Ｓ、及び、絶縁膜１１の上に位置している。共通電極ＣＥは、絶縁膜１２の上に位置し、複数の画素電極ＰＥと対向している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと絶縁膜１２との間に位置していても良い。絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、絶縁膜１３の上に位置している。画素電極ＰＥは、絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＰＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び絶縁膜１３を覆っている。
走査線Ｇ、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。絶縁膜１１及び絶縁膜１３は無機絶縁膜であり、絶縁膜１２は有機絶縁膜である。

図示した構成例は、画素電極ＰＥが共通電極ＣＥよりも液晶層ＬＣに近接して配置された構造（以下、Ｐ−ＴＯＰ構造と称する）を示しているが、第１基板ＳＵＢ１の構成は、これに限定されるものではない。第１基板ＳＵＢ１の構成は、画素電極ＰＥが絶縁膜１２と絶縁膜１３との間に位置し、共通電極ＣＥが絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このように共通電極ＣＥが画素電極ＰＥよりも液晶層ＬＣに近接して配置された構造（以下、Ｃ−ＴＯＰと称する）の場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。

第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。第１絶縁基板１０及び第２絶縁基板２０は、例えば、ガラス基板や樹脂基板によって形成されている。
遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

検出電極ＲＸは、第２絶縁基板２０の主面２０Ｂに位置している。検出電極ＲＸは、第２導電層Ｌ２に相当し、金属材料によって形成されても良く、ＩＴＯやＩＺＯ等の透明導電材料によって形成されていても良い。検出電極ＲＸは、金属材料層の上に透明導電材料層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極ＲＸの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。

図５は、画素スイッチＰＳＷの構造例を示す断面図である。
画素スイッチＰＳＷは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。より具体的には、画素スイッチＰＳＷは、半導体層ＳＣＬ、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。また、絶縁膜１１は、絶縁膜１１ａ、１１ｂ、及び１１ｃを備えている。

絶縁膜１１ａは、第１絶縁基板１０の上に配置されている。半導体層ＳＣＬは、絶縁膜１１ａの上に位置している。絶縁膜１１ｂは、絶縁膜１１ａ及び半導体層ＳＣＬを覆っている。ゲート電極ＷＧは、絶縁膜１１ｂの上に配置され、絶縁膜１１ｂを介して半導体層ＳＣＬと対向している。絶縁膜１１ｃは、絶縁膜１１ｂ及びゲート電極ＷＧを覆っている。ソース電極ＷＳ及びドレイン電極ＷＤは、絶縁膜１１ｃの上に配置され、それぞれ、絶縁膜１１ａ及び１１ｂを貫通するコンタクトホールを介して、半導体層ＳＣＬと電気的に接続されている。絶縁膜１１ｃ、ソース電極ＷＳ、及びドレイン電極ＷＤは、絶縁膜１２によって覆われている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。図示したＴＦＴは、ゲート電極ＷＧが半導体層ＳＣＬの上方に位置するトップゲート型である。しかし、ＴＦＴの構成は、特に限定されるものではなく、ゲート電極ＷＧが半導体層ＳＣＬの下方に位置するボトムゲート型であっても良い。

図６は表示領域に接触或いは近接する物体を検出する原理の一例を示す図である。
互いに対向する駆動電極ＴＸと検出電極ＲＸとの間には、容量Ｃｃが存在する。駆動電極ＴＸにセンサ駆動信号Ｓｔｘが供給されると、容量Ｃｃを介して検出電極ＲＸに電流が流れるため、検出電極ＲＸからセンサ検出信号Ｓｒｘが得られる。センサ駆動信号Ｓｔｘは例えば矩形パルスであり、センサ検出信号Ｓｒｘはセンサ駆動信号Ｓｔｘに対応した電圧の矩形パルスである。

表示装置ＤＳＰにユーザの指などの導体である被検出物Ｏが近づくと、被検出物Ｏに近接する検出電極ＲＸと被検出物Ｏとの間に容量Ｃｘが生じる。駆動電極ＴＸにセンサ駆動信号Ｓｔｘが供給されたとき、被検出物Ｏに近接する検出電極ＲＸから出力されるセンサ検出信号Ｓｒｘの波形は、容量Ｃｘの影響を受けて変化する。すなわち、各検出電極ＲＸから得られるセンサ検出信号Ｓｒｘに基づけば、ＩＣチップＩ２の検出回路ＲＣは、表示装置ＤＳＰに接触或いは近接する被検出物Ｏを検出することができる。また、各駆動電極ＴＸにセンサ駆動信号Ｓｔｘを時分割で順次供給した際に各時相にて各検出電極ＲＸから得られるセンサ検出信号Ｓｒｘに基づけば、タッチ検出ＩＣ４は、被検出物Ｏの第１方向Ｘ及び第２方向Ｙにおける位置を検出することができる。以上説明した方式は、相互容量方式、又は、ミューチャル検出方式などと呼ばれる。
以上説明したように、本実施形態に係る表示装置ＤＳＰは、駆動電極ＴＸを画像表示及びタッチ検出の双方に利用する。

図７は、接続端子群ＴＧ１乃至ＴＧ５の構造例を示す平面図である。
第１接続端子群ＴＧ１の第１方向Ｘの幅はＷ１Ｇであり、第２接続端子群ＴＧ２の第１方向Ｘの幅はＷ２Ｇであり、第３接続端子群ＴＧ３の第１方向Ｘの幅はＷ３Ｇであり、第４接続端子群ＴＧ４の第１方向Ｘの幅はＷ４Ｇであり、第５接続端子群ＴＧ５の第１方向Ｘの幅はＷ５Ｇである。図示した例では、幅Ｗ３Ｇは、幅Ｗ１Ｇと等しく、幅Ｗ２Ｇと等しい。また、幅Ｗ４Ｇは、幅Ｗ５Ｇと等しく、幅Ｗ３Ｇと異なる。幅Ｗ４Ｇ及びＷ５Ｇは、例えば、幅Ｗ３Ｇよりも大きい。

第１接続端子群ＴＧ１は複数の接続端子Ｔ１を備え、第２接続端子群ＴＧ２は複数の接続端子Ｔ２を備え、第３接続端子群ＴＧ３は複数の接続端子Ｔ３を備え、第４接続端子群ＴＧ４は複数の接続端子Ｔ４を備え、第５接続端子群ＴＧ５は複数の接続端子Ｔ５を備えている。複数の接続端子Ｔ１乃至Ｔ５は、第１方向Ｘに沿って同一直線上に並んでいる。図示した例では、接続端子Ｔ３の大きさ及びピッチは、接続端子Ｔ１の大きさ及びピッチと等しく、接続端子Ｔ２の大きさ及びピッチと等しい。また、接続端子Ｔ４の大きさ及びピッチは、接続端子Ｔ５の大きさ及びピッチと等しく、接続端子Ｔ３の大きさ及びピッチよりも小さい。なお、ここでいう接続端子Ｔ１乃至Ｔ５の大きさとは、平面視における面積を意味するものであるが、第１方向Ｘの幅と解釈しても良い。また、ここでいう接続端子Ｔ１乃至Ｔ５のピッチとは、第１方向Ｘにおける配置間隔を意味するものであり、例えば、接続端子Ｔ１のピッチとは、ある接続端子Ｔ１の図中における左側の辺から、隣り合う接続端子Ｔ１の図中における左側の辺までの距離に相当する。

本構成例によれば、接続端子Ｔ１乃至Ｔ３の大きさ及びピッチが等しいため、第１乃至第３接続端子群ＴＧ１乃至ＴＧ３に接続される検査用配線基板は、同一の規格のものを利用することができる。

図８は、接続端子Ｔ３と接続端子Ｔ４との大小関係を説明するための図である。
接続端子Ｔ３の第１方向Ｘの幅はＷ３であり、隣り合う接続端子Ｔ３同士の第１方向Ｘの間隔（隣り合う接続端子Ｔ３の間の領域の第１方向Ｘの長さ）はＤ３である。接続端子Ｔ４の第１方向Ｘの幅はＷ４であり、隣り合う接続端子Ｔ４同士の第１方向Ｘの間隔（隣り合う接続端子Ｔ４の間の領域の第１方向Ｘの長さ）はＤ４である。

図示した例では、間隔Ｄ４は、間隔Ｄ３と等しい（Ｄ４＝Ｄ３）。また、１つの接続端子Ｔ３の大きさは、４つの接続端子Ｔ４に相当する大きさである。このとき、接続端子Ｔ３及びＴ４の幅の大小関係は、以下の数式で表すことができる。
Ｗ３＝４×Ｗ４＋３×Ｄ４
但し、接続端子Ｔ３及びＴ４の大小関係は、上記の数式に限定されるものではなく、以下の数式に一般化することができる。なお、ｎは正の整数である。
Ｗ３＝ｎ×Ｗ４＋（ｎ−１）×Ｄ４
本構成例によれば、配線基板ＳＵＢ３側の接続端子Ｔ３乃至Ｔ５に対応する接続部を等ピッチで配置することが可能である。従って、配線基板ＳＵＢ３の作成が容易となり、表示装置ＤＳＰの製造コストを抑制することができる。

図９は、供給配線３１、３２、及び３３の配置例を示す図である。
供給配線３１及び３２は、図２に図示して説明した通りである。供給配線３３は、第１基板ＳＵＢ１に形成された電源供給のための配線であり、例えば、複数の定電圧を供給する複数の配線である。図示した例では、供給配線３３は、走査線駆動回路ＧＤ１及びＧＤ２に電源を供給する。また、供給配線３３は、第２スイッチ群ＳＧ２に電気的に接続され、後述するスキャナＳＣに電源を供給しても良い。供給配線３３は、第３接続端子群ＴＧ３とノードとを繋ぐ部分配線３３ａと、部分配線３３ａのノードから端辺Ｅ２及びＥ３の位置する方向へ延在する部分配線３３ｂと、を備えている。部分配線３３ｂは、走査線駆動回路ＧＤ１及びＧＤ２に接続され、分岐して第１接続端子群ＴＧ１及び第２接続端子群ＴＧ２にも接続されている。つまり、供給配線３３は、第１乃至第３接続端子群ＴＧ１乃至ＴＧ３に接続されている。部分配線３３ｂは、例えば、第１スイッチ群ＳＧ１と第２スイッチ群ＳＧ２との間を第１方向Ｘに延在している。部分配線３３ｂは、第１又は第２スイッチ群ＳＧ１又はＳＧ２を貫通しても良く、第１スイッチ群ＳＧ１又は第２スイッチ群ＳＧ２と絶縁膜を介して重畳していても良い。

本構成例によれは、走査線駆動回路ＧＤ１及びＧＤ２は、１つの同じ接続端子から電源を取得する。さらに、本構成例では、第３接続端子群ＴＧ３から走査線駆動回路ＧＤ１までの供給配線３３の長さは、第３接続端子群ＴＧ３から走査線駆動回路ＧＤ２までの供給配線３３の長さと略等しい。つまり、走査線駆動回路ＧＤ１と走査線駆動回路ＧＤ２との間での、電源電位の誤差や電源の入力タイミングの誤差を抑制することができる。また、走査線駆動回路ＧＤ１及びＧＤへの電源供給に用いられる接続端子の数を低減することができる。

図１０は、供給配線４１、４２、及び４３の配置例を示す図である。
供給配線４１、４２、及び４３は、第１基板ＳＵＢ１に形成されている。ビデオ線ＶＬは、第４接続端子群ＴＧ４及び第５接続端子群ＴＧ５から第２スイッチ群ＳＧ２へと映像信号を供給する。また、第２スイッチ群ＳＧ２は、映像信号を信号線Ｓへ分配する。供給配線４１は、第３接続端子群ＴＧ３から第２スイッチ群ＳＧ２へ、映像信号の分配用の制御信号を供給する。供給配線４２は、第３接続端子群ＴＧ３から第２スイッチ群ＳＧ２へ、テスト信号用の制御信号を供給する。供給配線４３は、第１接続端子群ＴＧ１から第２スイッチ群ＳＧ２へ、又は第２接続端子群ＴＧ２から第２スイッチ群ＳＧ２へ、テスト信号を供給する。

図１１は、第２スイッチ群ＳＧ２の構成例を示す図である。
第２スイッチ群ＳＧ２は、複数のスイッチＳＷ１と、複数のスイッチＳＷ２と、を備えている。図示した例において、スイッチＳＷ１及びＳＷ２は、交互に配置されており、第１方向Ｘ（端辺Ｅ１）に沿って同一直線上に並んでいる。スイッチＳＷ１は、１本のビデオ線ＶＬから供給される映像信号を複数の信号線Ｓへ分配するＲＧＢスイッチである。スイッチＳＷ２は、供給配線４３から信号線Ｓへのテスト信号の供給を制御するテストスイッチである。

スイッチＳＷ１は、赤色の副画素ＳＰＸＲに映像信号を供給するＲスイッチＳＷＲと、緑色の副画素ＳＰＸＧに映像信号を供給するＧスイッチＳＷＧと、青色の副画素ＳＰＸＢに映像信号を供給するＢスイッチＳＷＢと、を備えている。ＲスイッチＳＷＲ、ＧスイッチＳＷＧ、及びＢスイッチＳＷＢは、例えば、第１方向Ｘに並んでいる。ＲスイッチＳＷＲ、ＧスイッチＳＷＧ、及びＢスイッチＳＷＢには、ビデオ線ＶＬが電気的に接続されている。また、ＲスイッチＳＷＲ、ＧスイッチＳＷＧ、及びＢスイッチＳＷＢには、それぞれ、供給配線４１のうち、供給配線４１Ｒ、４１Ｇ、及び４１Ｂが電気的に接続されている。供給配線４１Ｒ、４１Ｇ、及び４１Ｂは、それぞれ、ＲスイッチＳＷＲ、ＧスイッチＳＷＧ、及びＢスイッチＳＷＢのオンオフを制御する制御信号を供給する。スイッチＳＷ２は、供給配線４３からテスト信号を供給され、供給配線４２から供給される制御信号によってオンオフが制御される。

図示した例では、スイッチＳＷ１の第２方向Ｙの大きさは、スイッチＳＷ２の第２方向Ｙの大きさと略等しい。また、ＲスイッチＳＷＲ、ＧスイッチＳＷＧ、及びＢスイッチＳＷＢのそれぞれの大きさは、スイッチＳＷ２の大きさと略等しい。このため、第２スイッチ群ＳＧ２は、供給配線４１、４２、及び４３の配置に支障をきたすことなく、スイッチＳＷ１及びＳＷ２を第１方向Ｘに並べて配置することができる。つまり、表示装置ＤＳＰは、端辺Ｅ１側の非表示領域ＮＤＡを狭額縁化することができる。

図１２は、供給配線５１、５３、５５、５７、及びスキャナＳＣの配置例を示す図である。
供給配線５１、５３、５５、５７、及びスキャナＳＣは、第１基板ＳＵＢ１に配置されている。供給配線５１は、クロック信号を第３接続端子群ＴＧ３からスキャナＳＣに供給する。供給配線５３は、画像の表示に利用される共通電圧ＶＣＯＭを第３接続端子群ＴＧ３から第１スイッチ群ＳＧ１に供給する。供給配線５５は、被検出物の接触あるいは接近の検出に利用される駆動電圧を第３接続端子群ＴＧ３から第１スイッチ群ＳＧ１に供給する。供給配線５５は、第１駆動電圧ＶＴＰＬを供給する低電圧線５５ａと、第１駆動電圧ＶＴＰＬよりも高い第２駆動電圧ＶＴＰＨを供給する高電圧線５５ｂと、を備えている。供給配線５７ａは、スタート信号（ｓｔａｒｔ）を第４接続端子群ＴＧ４からスキャナＳＣに供給する。供給配線５７ａは、分岐して第１接続端子群ＴＧ１にも接続されている。供給配線５７ａから供給されたスタート信号は、シフトレジスタＳＲ１〜ＳＲｎを順番に転送されて、アウト信号（ｏｕｔ）として供給配線５７ｂによって出力される。供給配線５７ｂは、分岐して第２接続端子群ＴＧ２に接続されている。

スキャナＳＣは、第１スイッチ群ＳＧ１を制御する。スキャナＳＣと第１スイッチ群ＳＧ１とは、制御線ＣＬによって接続されている。スキャナＳＣは、複数のシフトレジスタＳＲ（ＳＲ１、ＳＲ２、…、ＳＲｎ）によって構成されており、シフトレジスタＳＲは、第２スイッチ群ＳＧ２の中に分散して配置されている。つまり、図１１で図示したスイッチＳＷ１及びＳＷ２と、スキャナＳＣとは、第１方向Ｘ（端辺Ｅ１）に沿って並んでいる。このため、スイッチＳＷ１及びＳＷ２とスキャナＳＣとを第２方向Ｙに並べた構成例と比較して、端辺Ｅ１側の非表示領域ＮＤＡを狭額縁化することができる。

図１３は、スキャナＳＣの動作を説明するための図である。
ここでは、第１駆動電圧ＶＴＰＬと第２駆動電圧ＶＴＰＨとがそれぞれ異なる供給配線（低電圧線５５ａ及び高電圧線５５ｂ）によって供給される構成例を図示しているが、第１駆動電圧ＶＴＰＬと第２駆動電圧ＶＴＰＨとが１本の交流電源用の供給配線で順番にスキャナＳＣに供給される構成であっても良い。
第１スイッチ群ＳＧ１は、複数のスイッチＳＷ３を備えている。スイッチＳＷ３は、駆動電極ＴＸ（共通電極ＣＥ）の接続先を切り替える。スイッチＳＷ３は、駆動電極ＴＸと供給配線５３とを接続又は遮断（オンオフ）する共通電圧スイッチＳＷＣと、駆動電極ＴＸと低電圧線５５ａとをオンオフする低電圧スイッチＳＷＬと、駆動電極ＴＸと高電圧線５５ｂとをオンオフする高電圧スイッチＳＷＨと、を備えている。共通電圧スイッチＳＷＣ、低電圧スイッチＳＷＬ、及び高電圧スイッチＳＷＨは、いずれもスキャナＳＣからの信号によりオンオフされる。

表示期間においては、各スイッチＳＷ３の共通電圧スイッチＳＷＣがオンされ、各スイッチＳＷ３の低電圧スイッチＳＷＬ及び高電圧スイッチＳＷＨがオフされる。各共通電圧スイッチＳＷＣがオンされることにより、駆動電極ＴＸ１〜ＴＸｎには、共通電圧ＶＣＯＭが供給される。タッチ検出期間においては、例えば、駆動電極ＴＸ１〜ＴＸｎに駆動信号が順次供給される。駆動信号の供給対象（以下、駆動対象という）の駆動電極ＴＸと残りの駆動電極ＴＸとでスイッチＳＷ３の接続態様が異なる。ここでは、タッチ検出期間において駆動電極ＴＸ２が駆動対象である場合を想定して説明する。

スキャナＳＣは、駆動電極ＴＸ１〜ＴＸｎの各々に対して１つずつ設けられたシフトレジスタＳＲ（ＳＲ１〜ＳＲｎ）を備えている。シフトレジスタＳＲは、ＩＣチップＩ２（検出回路ＲＣ）から供給されるスタート信号（start）、クロック信号（clock）、及びイネーブル信号（enable）に基づいて動作する。

シフトレジスタＳＲは、第１制御線ＣＬ１を介して共通電圧スイッチＳＷＣと接続され、第２制御線ＣＬ２を介して低電圧スイッチＳＷＬと接続され、第３制御線ＣＬ３を介し
て高電圧スイッチＳＷＨと接続されている。

シフトレジスタＳＲは、共通電圧スイッチＳＷＣをオンオフするための制御信号ＯＵＴ
１を第１制御線ＣＬ１に出力し、低電圧スイッチＳＷＬをオンオフするための制御信号Ｏ
ＵＴ２を第２制御線ＣＬ２に出力し、高電圧スイッチＳＷＨをオンオフするための制御信
号ＯＵＴ３を第３制御線ＣＬ３に出力する。

駆動対象である駆動電極ＴＸ２の共通電圧スイッチＳＷＣはオフされ、残りの駆動電極ＴＸの共通電圧スイッチＳＷＣはいずれもオンされている。駆動対象である駆動電極ＴＸ２の接続先は、低電圧線５５ａ及び高電圧線５５ｂでスウィングされる。すなわち、駆動電極ＴＸ２の低電圧スイッチＳＷＬ及び高電圧スイッチＳＷＨが交互にオンオフされ、これにより第１駆動電圧ＶＴＰＬと第２駆動電圧ＶＴＰＨとの間でトグルするセンサ駆動信号Ｓｔｘが生成されて、このセンサ駆動信号Ｓｔｘが駆動電極ＴＸ２に供給される。このセンサ駆動信号Ｓｔｘに対して検出電極ＲＸ１〜ＲＸｍから得られる検出信号（前述のセンサ検出信号Ｓｒｘ）に基づき、検出回路ＲＣが表示領域ＤＡに接触或いは近接する被検出物の位置を検出する。なお、駆動対象の駆動電極ＴＸに対応する低電圧スイッチＳＷＬ及び高電圧スイッチＳＷＨを交互にオンオフするために、この駆動電極ＴＸに対応するシフトレジスタＳＲの制御信号ＯＵＴ２，ＯＵＴ３は互いに逆位相となる。

駆動対象の駆動電極ＴＸは、駆動電極ＴＸ１から駆動電極ＴＸｎに向けて順番に選定されても良いし、他の順に選定されても良い。また、複数の駆動電極ＴＸが同時に駆動対象として選定されても良い。さらに、１回のタッチ検出期間において駆動電極ＴＸ１〜ＴＸｎが１通り駆動対象として選定されるようにしても良いし、２回以上のタッチ検出期間に分散して駆動電極ＴＸ１〜ＴＸｎが駆動対象として選定されるようにしても良い。

図１４は、第１乃至第５接続端子群から引き出された配線の構成例を示す断面図である。
第１乃至第５接続端子群ＴＧ１乃至ＴＧ５から引き出された配線は、信号線層ＳＬ、走査線層ＧＬ、及び金属層ＭＬのいずれかによって形成される多層配線である。信号線層ＳＬは、前述の信号線Ｓと同層に配置されており、信号線Ｓと同一の工程で一括形成されている。走査線層ＧＬは、前述の走査線Ｇと同層に配置されており、走査線Ｇと同一の工程で一括形成されている。金属層ＭＬは、前述の金属層Ｍと同層に配置されており、金属層Ｍと同一の工程で一括形成されている。なお、本構成例は、信号線層ＳＬ、走査線層ＧＬ、及び金属層ＭＬの全てを利用した３層配線でも良く、信号線層ＳＬ、走査線層ＧＬ、及び金属層ＭＬのうち２つを利用した２層配線でも良い。例えば、信号線層ＳＬが第１配線層に相当し、金属層ＭＬが第２配線層に相当する。

信号線層ＳＬ、走査線層ＧＬ、及び金属層ＭＬは、例えば、信号線層ＳＬを覆う絶縁膜１２等の層間絶縁膜によって、互いに絶縁されている。第１配線層及び第２配線層は、互いに交差する際、この層間絶縁膜を介して互いに対向する。このため、本構成例によれば、第１乃至第５接続端子群ＴＧ１乃至ＴＧ５から引き出された配線を、ショートさせることなく交差させることができる。

金属層ＭＬは、絶縁膜１３を介して透明導電層ＴＣ２と対向している。透明導電層ＴＣ２は、前述の画素電極ＰＥと同層に配置されており、画素電極ＰＥと同一の工程で一括形成されている。透明導電層ＴＣ２は、図示した例では、金属層ＭＬに沿って配置された複数の細線部を有する。この複数の細線部は、金属層ＭＬの配線間の隙間に対向する位置で互いに離間している。

本構成例によれば、透明導電層ＴＣ２は、金属層ＭＬへの水分の侵入を阻害することができる。このため、本構成例によれば、金属層ＭＬが水分に弱い材料で形成されていたとしても、金属層ＭＬの腐食を抑制することができる。また、透明導電層ＴＣ２が細線部によって構成されているため、本構成例によれば、透明導電層ＴＣ２と、信号線層ＳＬや走査線層ＧＬ等との不所望な容量の形成を抑制することができる。
図１５は、第１乃至第５接続端子群から引き出された配線の他の構成例を示す断面図である。
図示した例においては、透明導電層ＴＣ２が、複数の金属層ＭＬと対向する平板状に形成されている。本構成例によれば、図１４に示した構成例よりも、さらに効果的に金属層ＭＬへの水分浸入を阻害することができる。

図１６は、接続端子４及びゲージＧＧの配置例を示す図である。
隣り合う接続端子Ｔ４の間に、ゲージＧＧが配置されている。ゲージＧＧは、第２方向Ｙに間隔を空けて並んだ複数のセグメントＧＧａによって構成され、端辺Ｅ１まで延在している。セグメントＧＧａの第２方向Ｙの長さはＬＧａであり、セグメントＧＧａ間の長さはＬＧｂである。長さＬＧａは、一例では、長さＬＧｂと等しい。ゲージＧＧは、例えば全ての接続端子Ｔ１乃至Ｔ５の間に形成されているが、これに限定されず、ゲージＧＧ間にゲージＧＧを介さずに隣り合う接続端子が配置されていても良い。本構成例によれば、各所のゲージＧＧにおいてセグメントＧＧａの数を測定することで、端辺Ｅ１の欠損状況を診断することができる。従って、長さＬＧａ及びＬＧｂは、欠損状況の診断に資するものであれば限定はされず、例えば、それぞれ１０μｍである。

次に、図１６に図示した接続端子Ｔ４及びゲージＧＧの断面構造を、図１７及び図１８を参照しながら説明する。なお、図１７及び図１８に示した断面は、第１方向Ｘに沿った切断面である。また、接続端子Ｔ１乃至Ｔ３、及びＴ５は、接続端子Ｔ４と同様の断面構造を有しているため、説明を省略する。

図１７は、接続端子Ｔ４の構成例を示す断面図である。
接続端子Ｔ４は、走査線層ＧＬ、信号線層ＳＬ、透明導電層ＴＣ１、及び透明導電層ＴＣ２がこの順に積層している。透明導電層ＴＣ１は、前述の駆動電極ＴＸ（共通電極ＣＥ）と同層に形成され、駆動電極ＴＸと同一の工程で一括形成されている。

走査線層ＧＬは、絶縁膜１１ｃから離間している。信号線層ＳＬは、走査線層ＧＬを覆い、絶縁膜１１ｂと接触し、絶縁膜１１ｃの走査線層ＧＬと対向する端部を覆っている。透明導電層ＴＣ１は、信号線層ＳＬを覆い、信号線層ＳＬの両端側において絶縁膜１１ｃの上に配置されている。絶縁膜１３は、第３方向Ｚで走査線層ＧＬと対向する領域を除いて、透明導電層ＴＣ１の上に配置されている。透明導電層ＴＣ２は、透明導電層ＴＣ１及び絶縁膜１３の上に形成され、第３方向Ｚで走査線層ＧＬと対向する領域において透明導電層ＴＣ１と接触している。透明導電層ＴＣ１及びＴＣ２の第１方向Ｘで信号線層ＳＬから離間する側の端部は、第３方向Ｚで対向している。

図１８は、ゲージＧＧの構成例を示す断面図である。
ゲージＧＧは、半導体層ＳＣＬによって形成されている。この半導体層ＳＣＬは、画素スイッチＰＳＷの半導体層ＳＣＬと同層に形成され、同一工程で一括形成されている。つまり、ゲージＧＧの半導体層ＳＣＬは、絶縁膜１１ａの上に配置され、絶縁膜１１ｂによって覆われている。

次に、接続用孔Ｖの構成例について、接続用孔Ｖ１を含む領域の拡大断面図である図１９を参照して説明する。

図１９は、図１のＡ−Ｂ線に沿った表示パネルＰＮＬの断面図である。
第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁基板１０の第２基板ＳＵＢ２と対向する側に位置する第１導電層Ｌ１（パッドＰ１）と、第１導電層Ｌ１と同層に位置し同材料で形成されている検出配線Ｗと、を備えている。第２基板ＳＵＢ２は、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側の主面２０Ａとは反対側の主面２０Ｂに、第２導電層Ｌ２を備えている。接続用孔Ｖ１が形成される領域においては、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間にシール材ＳＥが配置されている。遮光層ＢＭは、接続用孔Ｖ１から離間し、接続用孔Ｖ１と遮光層ＢＭとの間にはオーバーコート層ＯＣが配置されている。

接続用孔Ｖ１は、貫通孔ＶＡ、ＶＢ、ＶＥ、ＶＤ、ＶＧ、及び凹部ＣＣによって構成されている。貫通孔ＶＡ、ＶＢ、ＶＥ、ＶＤ、及びＶＧは、それぞれ第３方向Ｚの矢印が位置する側の直径が大きく、第３方向Ｚの反対側の直径が小さい。貫通孔（第１貫通孔）ＶＡは、第１導電層Ｌ１及び第２絶縁基板２０を第３方向Ｚに貫通している。貫通孔ＶＢ及び貫通孔ＶＥ（それぞれ第３貫通孔）は、第１導電層Ｌ１と第２絶縁基板２０との間に位置する有機絶縁膜に形成されており、それぞれオーバーコート層ＯＣ及びシール材ＳＥを第３方向Ｚに貫通している。貫通孔ＶＢは貫通孔ＶＡに繋がり、貫通孔ＶＥは貫通孔ＶＤに繋がっている。貫通孔ＶＤ（第２貫通孔）は、第１導電層Ｌ１の貫通孔ＶＡと対向する位置に形成され、第１導電層Ｌ１を貫通している。貫通孔ＶＧは、貫通孔ＶＤと繋がり、絶縁膜１１ａを貫通している。凹部ＣＣは、貫通孔ＶＧと繋がり、貫通孔ＶＤと第３方向Ｚで対向し、第１絶縁基板１０に形成されている。

接続用孔Ｖ１によって形成された第２導電層Ｌ２、第２絶縁基板２０、オーバーコート層ＯＣ、シール材ＳＥ、第１導電層Ｌ１、絶縁膜１１ａ、及び第１絶縁基板１０の内面には、第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続する接続部材Ｃが接触している。接続部材Ｃは、第１導電層Ｌ１の主面２０Ｂと対向する側とは反対側の上面ＬＴ２にも接触している。また、接続部材Ｃは、貫通孔ＶＥによって露出した第１導電層Ｌ１の第２基板ＳＵＢ２と対向する側の上面ＬＴ１にも接触している。
また、接続部材Ｃに囲まれた接続用孔Ｖ１の内部は、充填部材ＦＩによって充填されている。充填部材ＦＩは、第２導電層Ｌ２の上にも配置されている。充填部材ＦＩは、接続部材Ｃを保護するものであれば特に限定されず、有機絶縁材料によって形成されても、導電性粒子を含有する樹脂材料などの導電材料によって形成されても良い。

以上説明したように、本実施形態によれば、狭額縁化が可能な表示装置を提供することができる。以下で、本実施形態によって狭額縁化が可能な表示パネルＰＮＬの構造について概略を更に説明する。本構成例は、特に端子領域ＮＡの狭額縁化を可能としているものである。

図２０は、非表示領域ＮＤＡ及び端子領域ＮＡの構成例を示す平面図である。
表示パネルＰＮＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが貼り合わせられ、第１基板ＳＵＢ１は、額縁状の周辺領域（非表示領域ＮＤＡ）の左右辺に走査線駆動回路ＧＤ１及びＧＤ２を備え、下辺に信号線駆動回路ＳＤを備える。また、第１基板ＳＵＢ１は、第２基板ＳＵＢ２の下辺端部から延出して露出した延在部（端子領域ＮＡ）を有し、延在部は配線基板ＳＵＢ３に接続される複数の接続端子Ｔ、及び複数の接続端子Ｔから各回路や他の配線に接続される接続配線を備える。端子領域ＮＡは、第２基板ＳＵＢ２の下辺端から、第１基板ＳＵＢ１の下辺端までの領域に相当する。第２基板ＳＵＢ２は、周辺領域に遮光層ＢＭを備え、第２基板ＳＵＢ２下辺の遮光層ＢＭは信号線駆動回路ＳＤに重畳し、第２基板ＳＵＢ２から延出する第１基板ＳＵＢ１の端子領域ＮＡの接続端子Ｔ（第１乃至第５接続端子群ＴＧ１乃至ＴＧ５）には重畳しない。また、第２基板ＳＵＢ２の遮光層ＢＭの左右辺はそれぞれ走査線駆動回路ＧＤ１及びＧＤ２に重畳する。本構造においては、第２基板ＳＵＢ２の周辺領域に形成される遮光層ＢＭは、上下左右辺で共通の幅であり、一例では５００μｍから１０００μｍの範囲である。ただし、５００μｍから１０００μｍの範囲内であれば第２基板ＳＵＢ２の周辺領域に形成される上下左右辺の遮光層ＢＭの幅は、それぞれ若しくは少なくとも１辺は異なっていても良い。端子領域ＮＡは、対向基板の遮光層ＢＭと重畳しない。この端子領域ＮＡの幅ＷＴ１は、本実施形態の効果によって小さくすることが可能であり、本構造においては６００μｍであり、一例では２００μｍから２０００μｍ程度の長さである。また、接続端子Ｔは、例えば、図２５で後述する様に第２方向Ｙに沿った長軸と第１方向Ｘに沿った短軸とを有する矩形状であり、接続端子Ｔの長軸方向の長さ（長軸幅ＷＴ２）は、一例では２００μｍから３００μｍであり、端子領域ＮＡの第２方向Ｙに沿った幅ＷＴ１が、接続端子Ｔの長軸幅ＷＴ２の１倍から３倍程度の長さであることが狭額縁としては好ましい（ＷＴ２＜ＷＴ１≦３×ＷＴ２）。

次に、接続端子Ｔから引き出される引出配線ＬＷの構成例について説明する。
図２１は、引出配線ＬＷの一構成例を示す断面図である。図２２は、引出配線ＬＷの他の構成例を示す断面図である。
図２１及び２２に示す様に、複数の接続端子Ｔは、第１接続端子ＴＴ１と第２接続端子ＴＴ２との２つの種類の接続端子を有する。第１接続端子ＴＴ１は、本構造においては図２１に示すように走査線Ｇと同材料で形成された第１配線層（走査線層ＧＬ）と、信号線Ｓと同材料で形成された第２配線層(信号線層ＳＬ)と、少なくとも１層以上の透明電極（透明導電層ＴＣ１及びＴＣ２）が積層された構造であり、第１配線層は引出配線ＬＷとして表示領域ＤＡ側に引き出されている。第２接続端子ＴＴ２は本構造においては図２２に示すように走査線Ｇと同材料で形成された第１配線層（走査線層ＧＬ）と、信号線Ｓと同材料で形成された第２配線層(信号線層ＳＬ)と、少なくとも１層以上の透明電極（透明導電層ＴＣ１及びＴＣ２）が積層された構造であり、第２配線層は引出配線ＬＷとして表示領域ＤＡ側に引き出されている。第１接続端子ＴＴ１及び第２接続端子ＴＴ２に形成される少なくとも１層以上の透明電極は２層であることを本図では開示しており、１層目の透明導電層ＴＣ１は表示領域ＤＡ内の例えば共通電極ＣＥと同材料で形成されるものとし、２層目の透明導電層ＴＣ２は表示領域ＤＡ内の例えば画素電極ＰＥと同材料で形成される。

次に、第１接続端子ＴＴ１及び第２接続端子ＴＴ２から引き出された引出配線ＬＷの中継構造について、図２３及び２４を参照し説明する。
図２３は、図２１に示した引出配線ＬＷの接続の一例を示す断面図である。図２４は、図２２に示した引出配線ＬＷの接続の一例を示す断面図である。
図２３及び２４に示す様に、端子領域ＮＡに、表示領域ＤＡ内同様に絶縁膜１２（有機絶縁膜）が接続端子Ｔ近傍まで形成されており、絶縁膜１２上には引出配線ＬＷを中継する接続配線として利用される金属層ＭＬによって形成される第３配線を有する。第３配線は、図２３に示すように第１接続端子ＴＴ１近傍の絶縁膜１２及び絶縁膜１１ｃに形成されたコンタクトホールＣＨ１を介して第１配線層（走査線層ＧＬ）に接続される構造、若しくは、図２４に示すように第２接続端子ＴＴ２近傍の絶縁膜１２に形成されたコンタクトホールＣＨ１を介して第２配線層(信号線層ＳＬ)に接続される構造、の何れか一方もしくは両方を採用することが考えられる。端子領域ＮＡの第２方向Ｙにおける幅（額縁幅）が短くなるにつれ、多数の配線を第１配線（走査線層ＧＬ）もしくは第２配線(信号線層ＳＬ)のみで形成することが配線形成面積上の制約によって困難となる。表示装置ＤＳＰは、第３配線（金属層ＭＬ）及び有機絶縁膜（絶縁膜１２）を用いることで、第３配線を引出配線ＬＷの中継配線として利用することができ、この配線形成面積上の制約を３つの配線により回避することが可能となる。

次に、第１乃至第３配線の交差部分における構造を、図２５及び図２６を参照しながら説明する。
図２５は、交差する複数の引出配線ＬＷを示した平面図である。図２６は、図２５に示したＡ−Ｂ線にそった断面図である。
表示装置ＤＳＰは、端子領域ＮＡにおいて、図２５に示す様に３つの配線のうち少なくとも２つが重畳する部分を少なくとも１か所以上有する。また、第３配線（金属層ＭＬ）を接続端子Ｔ（第１接続端子ＴＴ１又は第２接続端子ＴＴ２）に接続させるために、端子領域ＮＡは、絶縁膜１２若しくは絶縁膜１１ｃに形成されるコンタクトホールＣＨ１及びＣＨ２を少なくとも一つ以上有する。このコンタクトホールＣＨ１及びＣＨ２は、第１配線（走査線層ＧＬ）と第３配線（金属層ＭＬ）とを接続したい箇所、もしくは第２配線(信号線層ＳＬ)と第３配線（金属層ＭＬ）とを接続したい箇所に形成すればよく、特に形成位置について限定されるものではない。

本構成例では、３種類の引出配線ＬＷを図示している。１つは、第１接続端子ＴＴ１から引き出された第１配線（走査線層ＧＬ）で構成されるものである。１つは、第２接続端子ＴＴ２から引き出された第２配線(信号線層ＳＬ)で構成されるものである。残りの１つは、第２接続端子ＴＴ２から引き出された第２配線(信号線層ＳＬ)、第２接続端子ＴＴ２近傍のコンタクトホールＣＨ１を介して第２配線(信号線層ＳＬ)に接続された第３配線（金属層ＭＬ）、及び第２基板ＳＵＢ２端部側でコンタクトホールＣＨ２を介して第３配線（金属層ＭＬ）に接続された第２配線(信号線層ＳＬ)、で構成されるものである。この様に、第３配線（金属層ＭＬ）は、そのまま各駆動回路に接続されても良いが、第１配線（走査線層ＧＬ）や第２配線(信号線層ＳＬ)をブリッジするために用いるものであっても良い。
一例として、図２０において、特に配線が集中しやすく第３配線（金属層ＭＬ）を用いたブリッジ構造が集中している箇所を領域ＡＲ１及びＡＲ２として図示している。領域ＡＲ１及びＡＲ２は、第２配線群ＬＧ２の左右端近傍である。

第３配線（金属層ＭＬ）によるブリッジ構造の集中する箇所は領域ＡＲ１及びＡＲ２に限るものではない。この３層の配線構造を端子領域ＮＡに用いることで、表示パネルＰＮＬの特に狭額縁構造を可能とする。また、図２６は図２５のＡ−Ｂ線に沿った断面図であり、図１４でも示した様に、第３配線（金属層ＭＬ）に重畳する透明電極（透明導電層ＴＣ２）が設けられている（水分防止対策）。透明電極（透明導電層ＴＣ２）は、第３配線（金属層ＭＬ）を覆う絶縁膜１３上に形成され、第３配線（金属層ＭＬ）と同じ形状で形成されており電気的にフローティングである。この透明導電層ＴＣ２は、例えば、表示領域ＤＡに形成される画素電極ＰＥであり、配向膜で覆われていても良いし、配向膜に覆われていなくとも良い。

第３配線（金属層ＭＬ）及び第２配線(信号線層ＳＬ)は、アルミニウムを有する金属材料から成り、第１配線（走査線層ＧＬ）は、モリブデンやタングステンを有する金属材料から成る。そのため第３配線や第２配線は、第１配線に比べ低抵抗であり、例えば電源供給配線等の低抵抗の配線材料でなくとも十分に適用可能な配線には第１配線が利用され、抵抗値を意識しなくてはならない配線には第２配線や第３配線を主として利用するのが好ましい。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＵＢ１…第１基板 ＳＵＢ２…第２基板
ＳＵＢ３，ＳＵＢ４…配線基板 ＲＸ…検出電極 ＴＸ…駆動電極
Ｌ１，Ｌ２…導電層 Ｖ…接続用孔 Ｗ…検出配線 Ｐ…パッド
ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ５…接続端子群
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５…接続端子

Claims (27)

1. 画像を表示する第１領域及び前記第１領域の周囲に位置する第２領域を有する第１基板と、
   前記第１基板の第１端辺及び前記第２領域と重畳する配線基板と、を備え、
   前記第１基板は、第３接続端子群と、
   前記第３接続端子群の一方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第４接続端子群と、
   前記第３接続端子群の他方側に位置し、前記第３接続端子群の接続端子よりも小さい接続端子で構成された第５接続端子群と、を備えている、表示装置。
2. 前記第２領域において前記第１端辺の一端に近接して配置された第１接続端子群と、
   前記第２領域において前記第１端辺の他端に近接して配置された第２接続端子群と、を備え、
   前記第３接続端子群は前記第１接続端子群と前記第３接続端子群との間に配置され、
   前記第４接続端子群は前記第２接続端子群と前記第３接続端子群との間に配置され、
   前記配線基板は、前記第１接続端子群と前記第２接続端子群との間に位置し、前記第３、第４、及び第５接続端子群と電気的に接続されている、請求項１に記載の表示装置。
3. 前記第１乃至第５接続端子群は、第１方向に並び、
   前記第３接続端子群の接続端子の前記第１方向の幅をＷ３とし、前記第４接続端子群の接続端子の前記第１方向の幅をＷ４とし、前記第４接続端子群の中の隣り合う接続端子の前記第１方向の間隔をＤ４とし、ｎを任意の正の整数とした時に、
   Ｗ３＝ｎ×Ｗ４＋（ｎ−１）×Ｄ４
   の関係式を満たす、請求項２に記載の表示装置。
4. 前記第３接続端子群の接続端子の大きさ及びピッチは、前記第１接続端子群の接続端子の大きさ及びピッチと同等であり、前記第２接続端子群の接続端子の大きさ及びピッチと同等である、請求項２又は３に記載の表示装置。
5. 前記第１基板は、さらに、前記第１端辺と交差する方向に前記第１端辺の一端から延出する第２端辺と、
   前記第１端辺の他端から延出し前記第２端辺と対向する第３端辺と、
   前記第２領域において前記第２端辺に沿って配置され、前記第１領域への走査信号の供給を制御する第１走査線駆動回路と、
   前記第２領域において前記第３端辺に沿って配置され、前記第１領域への走査信号の供給を制御する第２走査線駆動回路と、
   前記第１及び第２走査線駆動回路へ電源を供給する第１供給配線と、を備え、
   前記第１供給配線は、前記第１、第２、及び第３接続端子群に接続されている、請求項２乃至４のいずれか１項に記載の表示装置。
6. 前記第１基板は、さらに、前記第１領域に形成された複数の画素電極と、
   前記複数の画素電極に映像信号を供給する複数の信号線と、
   前記第２領域に形成され、前記映像信号を前記複数の信号線へ分配する複数の第１スイッチと、
   前記第３接続端子群から前記複数の第１スイッチへ制御信号を供給する第２供給配線と、を備えている、請求項２乃至５のいずれか１項に記載の表示装置。
7. 前記第１基板は、さらに、前記複数の信号線へのテスト信号の供給を制御する複数の第２スイッチを備え、
   前記複数の第１スイッチ及び前記複数の第２スイッチは、前記第１端辺に沿って並んでいる、請求項６に記載の表示装置。
8. 前記第１スイッチの前記第１及び第２スイッチの並び方向と直交する方向の大きさは、前記第２スイッチの前記第１及び第２スイッチの並び方向と直交する方向の大きさと同等である、請求項７に記載の表示装置。
9. 前記第１基板は、さらに、前記第１領域に配置された複数の画素電極と、
   前記複数の画素電極と対向し、前記前記第１端辺と交差する方向に延在する複数の共通電極と、
   前記第１端辺に沿って配置され、前記複数の共通電極の接続先を切り替える複数の第３スイッチと、
   画像の表示に利用される共通電圧を前記第３接続端子群から前記複数の第３スイッチへ供給する第３供給配線と、
   被検出物の接触あるいは接近の検出に利用される駆動電圧を第３接続端子群から前記複数の第３スイッチへ供給する第４供給配線と、を備えている、請求項２乃至８のいずれか１項に記載の表示装置。
10. 前記第１基板は、さらに、前記複数の第３スイッチを制御するスキャナを備え、
    前記スキャナと前記複数の第１スイッチとは、前記第１端辺に沿って並んでいる、請求項９に記載の表示装置。
11. 前記第１基板は、さらに、クロック信号を前記第３接続端子群から前記スキャナに供給する第５供給配線と、
    スタート信号を前記第４接続端子群から前記スキャナに供給する第６供給配線と、を備え、
    前記第６供給配線は、分岐して、前記第１接続端子群にも接続されている、請求項１０に記載の表示装置。
12. 第１基板は、さらに、
    前記第１乃至第５接続端子群のいずれか１つから引き出された第１配線層と、
    前記第１配線層を覆う第１絶縁膜と、
    前記第１乃至第５接続端子群のいずれか１つから引き出され、前記第１絶縁膜を介して前記第１配線層と対向する第２配線層と、
    前記第２配線層を覆う第２絶縁膜と、
    前記第２絶縁膜を介して前記第２配線層と対向する透明導電層と、を備えている、請求項２乃至１０のいずれか１項に記載の表示装置。
13. 前記透明導電層は、前記第２配線層の複数の配線に沿って配置された複数の細線部を有し、
    前記複数の細線部は、前記第２配線層の複数の配線間の隙間に対向する位置で互いに離間している、請求項１２に記載の表示装置。
14. さらに、前記第１基板の前記第１乃至第５接続端子群が位置する側の面に対向する第２基板を備え、
    前記第１基板は、さらに、第１絶縁基板と、
    前記第１絶縁基板の前記第２基板と対向する側に位置する第１導電層と、
    前記第１導電層と前記第４接続端子群とを電気的に接続する複数の検出配線と、を備え、
    前記第２基板は、第１貫通孔を有する第２絶縁基板と、
    前記第１貫通孔を通る接続部材によって前記第１導電層と電気的に接続された第２導電層と、を備えている、請求項２乃至１３のいずれか１項に記載の表示装置。
15. 前記第２導電層は、被検出物の接触あるいは接近を検出する検出部と、
    前記検出部に繋がった端子部と、を備え、
    前記端子部は、前記第２領域に対向する位置に配置され、
    前記第１貫通孔は、前記端子部に形成されている、請求項１４に記載の表示装置。
16. 前記第１基板は、前記第１領域に配置された複数の画素電極と、
    前記複数の画素電極と対向し、センサ駆動信号が入力される共通電極と、備え、
    前記第２導電層は、前記共通電極と交差し、センサ検出信号を出力する、請求項１５に記載の表示装置。
17. さらに、第１配線基板に接続された第２配線基板と、
    前記第２配線基板に実装され、前記検出配線及び前記第１配線基板によって伝達された前記センサ検出信号を読み取る検出回路と、を備え、
    前記第１基板は、さらに、前記第１端辺と交差する方向に前記第１端辺の一端から延出する第２端辺と、
    前記第２領域において前記第２端辺に沿って配置され、前記第１領域への走査信号の供給を制御する走査線駆動回路と、
    前記走査線駆動回路へ制御信号を供給する第７供給配線と、を備え、
    前記検出配線は、前記第２端辺に前記第７供給配線よりも近接して配置されている、請求項１６に記載の表示装置。
18. 前記第１導電層は、前記第１貫通孔と対向する第２貫通孔を有する、請求項１４乃至１７のいずれか１項に記載の表示装置。
19. さらに、前記第１導電層と前記第２絶縁基板との間に位置する有機絶縁膜を備え、
    前記有機絶縁膜は、前記第１及び第２貫通孔に繋がった第３貫通孔を有する、請求項１８に記載の表示装置。
20. 前記第１絶縁基板は、前記第２貫通孔と対向する凹部を有する、請求項１８又は１９に記載の表示装置。
21. 前記接続部材は、前記第１導電層の上面及び前記第２貫通孔における前記第１導電層の内面に接触し、前記凹部に接触している、請求項２０に記載の表示装置。
22. 画像を表示する第１領域及び前記第１領域の周囲に位置する第２領域を有する第１基板と、
    前記第１基板に対向する第２基板と、
    前記第１基板の第１端辺及び前記第２領域と重畳する配線基板と、を備え、
    前記第１基板は、前記第２領域において前記第１端辺の一端に近接して配置された複数の接続端子と、を備える表示装置であって、
    前記第１基板の第２領域は前記第２基板と重畳する第１部分と、前記第２基板の端部から延在する第２部分とを有し、
    前記複数の接続端子は前記第２部分に形成され、
    前記第２部分は、第１配線と、前記第１配線を覆う第１絶縁膜と、前記第１絶縁膜上の第２配線と、前記第２配線を覆う第２絶縁膜と、前記第２絶縁膜上の第３配線と、を備え、
    前記第３配線は前記第２絶縁膜に形成されたコンタクトホールを介して複数の接続端子のうち少なくとも一つに接続されることを特徴する、表示装置。
23. 請求項２２の表示装置において、前記第２部分はさらに前記複数の接続端子に接続される第１配線層から成る第１配線と第２配線層から成る第２配線を備える表示装置。
24. 請求項２３の表示装置において、前記第２部分は前記第３配線と前記第２配線と前記第１配線とが重畳する領域を少なくとも一つ以上有することを特徴する表示装置。
25. 請求項２４の表示装置において、前記複数の接続端子は第１接続端子と、第２接続端子と、を有し、
    前記第１接続端子は前記第１配線層と前記第２配線層が積層され第１配線層が表示領域側に第１配線として引き出され、
    前記第２接続端子は前記第１配線層と前記第２配線層が積層され前記第２配線層が表示領域側に第２配線として引き出されることを特徴する表示装置。
26. 請求項２２の表示装置において、前記複数の接続端子は長軸と短軸を備え、前記第２部分の前記第２基板端部からの延在距離は、前記接続端子の長軸幅の１倍から３倍であることを特徴する表示装置。
27. 請求項２６の表示装置において、前記第２基板は前記周辺領域に遮光層を備え、前記遮光層幅は周辺領域において一定であることを特徴とする表示装置。

Images