JP2013122482A - Display device, drive method therefor, and electronic device - Google Patents

Display device, drive method therefor, and electronic device Download PDF

Info

Publication number
JP2013122482A
JP2013122482A JP2011269989A JP2011269989A JP2013122482A JP 2013122482 A JP2013122482 A JP 2013122482A JP 2011269989 A JP2011269989 A JP 2011269989A JP 2011269989 A JP2011269989 A JP 2011269989A JP 2013122482 A JP2013122482 A JP 2013122482A
Authority
JP
Japan
Prior art keywords
transistor
gate
voltage
driving
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011269989A
Other languages
Japanese (ja)
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011269989A priority Critical patent/JP2013122482A/en
Priority to PCT/JP2012/079926 priority patent/WO2013084701A1/en
Publication of JP2013122482A publication Critical patent/JP2013122482A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法、ならびに、上記の表示装置を備えた電子機器を提供する。
【解決手段】表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、書込トランジスタのゲートに印加可能となっている。
【選択図】図3
A display device capable of reducing a decrease in light emission luminance caused by a depletion shift, a driving method thereof, and an electronic device including the display device are provided.
A display device includes a display unit having a light emitting element and a pixel circuit for each pixel, and a drive unit that drives the pixel circuit based on a video signal. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal at the gate of the driving transistor. The driving unit can apply at least two kinds of voltages to the gate of the writing transistor as voltages for turning off the writing transistor.
[Selection] Figure 3

Description

本技術は、例えば有機EL(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。   The present technology relates to a display device including a light emitting element such as an organic EL (Electro Luminescence) element for each pixel and a driving method thereof. The present technology also relates to an electronic device including the display device.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機EL素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機EL表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。   In recent years, in the field of display devices that perform image display, display devices that use current-driven light-emitting elements, such as organic EL elements, whose light emission luminance changes according to the value of a flowing current have been developed as light-emitting elements for pixels. Is being promoted. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), so that it can be made thinner and brighter than a liquid crystal display device that requires a light source. . In particular, when the active matrix method is used as the driving method, each pixel can be lighted on hold and power consumption can be reduced. Therefore, organic EL display devices are expected to become the mainstream of next-generation flat panel displays.

ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。   By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the voltage division ratio between the organic EL element and the drive transistor connected in series to the organic EL element changes. The gate-source voltage of the transistor also changes. As a result, since the current value flowing through the drive transistor changes, the current value flowing through the organic EL element also changes, and the light emission luminance also changes according to the current value.

また、駆動トランジスタの閾値電圧や移動度が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度が画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度が画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。   In addition, the threshold voltage and mobility of the driving transistor may change over time, and the threshold voltage and mobility may vary from pixel circuit to pixel circuit due to variations in the manufacturing process. When the threshold voltage and mobility of the driving transistor differ from pixel circuit to pixel circuit, the current value flowing through the driving transistor varies from pixel circuit to pixel circuit. Therefore, even if the same voltage is applied to the gate of the driving transistor, the organic EL element emits light. The brightness varies, and the uniformity of the screen is lost.

そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。   Therefore, even if the IV characteristic of the organic EL element changes with time or the threshold voltage or mobility of the driving transistor changes with time, the light emission luminance of the organic EL element is kept constant without being affected by them. In order to maintain the display device, a display device has been developed that incorporates a compensation function for variation in the IV characteristics of the organic EL element and a correction function for variation in the threshold voltage and mobility of the driving transistor (for example, Patent Document 1). reference).

特開2008−083272号公報JP 2008-083272 A

ところで、移動度補正期間は、駆動トランジスタのゲートに接続された書込トランジスタのゲートに印加される書込パルスの幅(つまり、書込トランジスタのオン期間)で決定される。しかし、書込パルスは、完全な矩形波ではなく、図10(A)に示したような鈍りを有している。そのため、実際には、移動度補正期間は、図10(B)に示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。   By the way, the mobility correction period is determined by the width of the write pulse applied to the gate of the write transistor connected to the gate of the drive transistor (that is, the ON period of the write transistor). However, the write pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the mobility correction period can vary depending on the threshold voltage of the writing transistor, as shown in FIG. When the mobility correction period varies, as shown in FIG. 11, the magnitude of the current Ids that flows through the organic EL element when the organic EL element emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the mobility correction period does not vary as much as possible.

書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。   The threshold voltage of the write transistor changes (decreases), for example, when a negative bias is continuously applied to the gate-source voltage of the write transistor. That is, the threshold voltage characteristic of the write transistor shifts from enhancement to depletion. Here, the negative bias refers to a bias state in which the gate potential is negative with respect to the source potential. Enhancement refers to a state where a channel is formed when a write pulse is applied to the gate and a current flows between the source and drain. Depletion refers to a state in which a current flows between the source and drain without applying a write pulse to the gate.

通常、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図10(B)に示したように、閾値電圧がVth1からVth2に変動(低下)する。これにより、移動度補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。   Usually, a negative bias is applied to the write transistor during the light emission period and extinction period of the organic EL element. When a negative bias is continuously applied to the gate-source voltage of the write transistor, a depletion shift occurs in the threshold voltage characteristic of the write transistor. For example, as shown in FIG. 10B, the threshold voltage is changed from Vth1 to Vth2. Fluctuates (decreases). As a result, the mobility correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 11, when the organic EL element emits light, the current Ids flowing through the organic EL element is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, the light emission luminance decreases with the passage of the use period of the organic EL display device.

本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法、ならびに上記表示装置を備えた電子機器を提供することにある。   The present technology has been made in view of such problems, and an object of the present technology is to provide a display device capable of reducing a decrease in light emission luminance due to a depletion shift, a driving method thereof, and an electronic device including the display device. To provide equipment.

本技術の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、書込トランジスタのゲートに印加可能となっている。本技術の電子機器は、上記の表示装置を備えている。   The display device of the present technology includes a display unit having a light emitting element and a pixel circuit for each pixel, and a drive unit that drives the pixel circuit based on a video signal. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal at the gate of the driving transistor. The driving unit can apply at least two kinds of voltages to the gate of the writing transistor as voltages for turning off the writing transistor. An electronic apparatus of the present technology includes the display device described above.

本技術の表示装置の駆動方法は、発光素子および画素回路を画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、書込トランジスタのゲートに印加する工程を含んでいる。   The display device driving method of the present technology is a driving method of a display device including a light emitting element and a pixel circuit for each pixel. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal at the gate of the driving transistor. The display device driving method of the present technology includes a step of applying at least two kinds of voltages to the gate of the writing transistor as voltages for turning off the writing transistor in the display device having such a configuration.

本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧が書込トランジスタのゲートに印加される。これにより、例えば、書込トランジスタの負バイアスが相対的に小さくなる電圧、ゼロボルト、または、書込トランジスタがオンしない程度の正バイアスを印加することができる。その結果、書込トランジスタの閾値電圧特性のデプレッションシフトを低減することができる。   In the display device, the driving method thereof, and the electronic device of the present technology, at least two kinds of voltages are applied to the gate of the writing transistor as voltages for turning off the writing transistor. Thus, for example, a voltage at which the negative bias of the writing transistor becomes relatively small, zero volts, or a positive bias that does not turn on the writing transistor can be applied. As a result, the depletion shift of the threshold voltage characteristic of the write transistor can be reduced.

本技術の表示装置およびその駆動方法ならびに電子機器によれば、書込トランジスタの閾値電圧特性のデプレッションシフトを低減することができるようにしたので、デプレッションシフトに起因する発光輝度の低下を低減することができる。   According to the display device, the driving method thereof, and the electronic device of the present technology, the depletion shift of the threshold voltage characteristic of the writing transistor can be reduced, so that the reduction in the light emission luminance due to the depletion shift can be reduced. Can do.

本技術による一実施の形態に係る表示装置の概略構成図である。1 is a schematic configuration diagram of a display device according to an embodiment of the present technology. 図1の画素の回路構成の一例を表す図である。It is a figure showing an example of the circuit structure of the pixel of FIG. 図1の表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus of FIG. 上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of each said embodiment. 上記各実施の形態の発光装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the light-emitting device of each said embodiment. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view. 書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。It is a figure explaining an example of the pulse waveform applied to the gate of a writing transistor. 移動度補正期間の長さと、有機EL素子に流れる電流値との関係の一例について説明する図である。It is a figure explaining an example of the relationship between the length of a mobility correction | amendment period, and the electric current value which flows into an organic EL element.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態
2.モジュールおよび適用例
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment 2. FIG. Modules and application examples

<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24、および電源線駆動回路25を有している。
<1. Embodiment>
[Constitution]
FIG. 1 illustrates a schematic configuration of a display device 1 according to an embodiment of the present technology. The display device 1 includes a display panel 10 and a drive circuit 20 that drives the display panel 10 based on a video signal 20A input from the outside. The drive circuit 20 includes, for example, a timing generation circuit 21, a video signal processing circuit 22, a signal line drive circuit 23, a scanning line drive circuit 24, and a power supply line drive circuit 25.

(表示パネル10)
表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って2次元配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。図2は、画素11の回路構成の一例を表したものである。画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。
(Display panel 10)
The display panel 10 has a plurality of pixels 11 two-dimensionally arranged over the entire display area 10 </ b> A of the display panel 10. The display panel 10 displays an image based on the video signal 20 </ b> A input from the outside when each pixel 11 is driven in an active matrix by the drive circuit 20. FIG. 2 illustrates an example of a circuit configuration of the pixel 11. The pixel 11 includes, for example, a pixel circuit 12 and an organic EL element 13. The organic EL element 13 has, for example, a configuration in which an anode electrode, an organic layer, and a cathode electrode are sequentially stacked.

画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。書込トランジスタTr2は、駆動トランジスタTr1のゲートに、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものである。具体的には、駆動トランジスタTr1は、書込トランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路12は、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。   For example, the pixel circuit 12 includes a drive transistor Tr1, a write transistor Tr2, and a storage capacitor Cs, and has a circuit configuration of 2Tr1C. The write transistor Tr2 controls application of a signal voltage corresponding to the video signal to the gate of the drive transistor Tr1. Specifically, the write transistor Tr2 samples a voltage of a signal line DTL described later and writes it to the gate of the drive transistor Tr1. The drive transistor Tr1 drives the organic EL element 13. Specifically, the drive transistor Tr1 controls the current flowing through the organic EL element 13 in accordance with the magnitude of the voltage written by the write transistor Tr2. The holding capacitor Cs holds a predetermined voltage between the gate and source of the driving transistor Tr1. Note that the pixel circuit 12 may have a circuit configuration different from the above-described 2Tr1C circuit configuration.

駆動トランジスタTr1および書込トランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書込トランジスタTr2は、pチャネルMOS型のTFTであってもよい。   The drive transistor Tr1 and the write transistor Tr2 are formed of, for example, an n-channel MOS thin film transistor (TFT (Thin Film Transistor)). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). The drive transistor Tr1 or the write transistor Tr2 may be a p-channel MOS type TFT.

表示パネル10は、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLとを有している。各信号線DTLと各走査線WSLとの交差点近傍には、画素11が設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書込トランジスタTr2のソースまたはドレインとに接続されている。各走査線WSLは、後述の走査線駆動回路24の出力端(図示せず)と、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、固定の電圧を出力する電源の出力端(図示せず)と、駆動トランジスタTr1のソースまたはドレインに接続されている。   The display panel 10 includes a plurality of scanning lines WSL extending in the row direction, a plurality of signal lines DTL extending in the column direction, and a plurality of power supply lines DSL extending in the row direction. Pixels 11 are provided in the vicinity of intersections between the signal lines DTL and the scanning lines WSL. Each signal line DTL is connected to an output terminal (not shown) of a signal line drive circuit 23 described later and the source or drain of the write transistor Tr2. Each scanning line WSL is connected to an output terminal (not shown) of a scanning line driving circuit 24 described later and a gate of the writing transistor Tr2. Each power supply line DSL is connected to an output terminal (not shown) of a power supply that outputs a fixed voltage and the source or drain of the drive transistor Tr1.

書込トランジスタTr2のゲートは、走査線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続され、書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続され、駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソース(図2では有機EL素子13側の端子)に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート−ソース間に挿入されている。なお、有機EL素子13は、素子容量Coledを有している。   The gate of the writing transistor Tr2 is connected to the scanning line WSL. The source or drain of the write transistor Tr2 is connected to the signal line DTL, and the terminal not connected to the signal line DTL among the source and drain of the write transistor Tr2 is connected to the gate of the drive transistor Tr1. The source or drain of the drive transistor Tr1 is connected to the power supply line DSL, and the terminal not connected to the power supply line DSL among the source and drain of the drive transistor Tr1 is connected to the anode of the organic EL element 13. One end of the storage capacitor Cs is connected to the gate of the drive transistor Tr1, and the other end of the storage capacitor Cs is connected to the source of the drive transistor Tr1 (terminal on the organic EL element 13 side in FIG. 2). That is, the storage capacitor Cs is inserted between the gate and source of the drive transistor Tr1. The organic EL element 13 has an element capacitance Coled.

表示パネル10は、さらに、図2に示したように、有機EL素子13のカソードに接続されたカソード線CTLを有している。カソード線CTLは、基準電位(例えばグラウンド電位)となっている外部回路(図示せず)と電気的に接続されるものである。カソード線CTLは、例えば、表示領域10A全体に渡って形成されたシート状の電極である。なお、カソード線CTLは、画素行または画素列に対応して短冊状に形成された帯状の電極であってもよい。表示パネル10は、さらに、例えば、表示領域10Aの周縁に、映像を表示しないフレーム領域10Bを有している。フレーム領域10Bは、例えば、遮光部材によって覆われている。   The display panel 10 further includes a cathode line CTL connected to the cathode of the organic EL element 13 as shown in FIG. The cathode line CTL is electrically connected to an external circuit (not shown) having a reference potential (for example, ground potential). The cathode line CTL is, for example, a sheet-like electrode formed over the entire display area 10A. The cathode line CTL may be a strip-like electrode formed in a strip shape corresponding to a pixel row or a pixel column. The display panel 10 further includes, for example, a frame region 10B that does not display an image at the periphery of the display region 10A. The frame region 10B is covered with, for example, a light shielding member.

(駆動回路20)
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。タイミング生成回路21は、駆動回路20内の各回路が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
(Drive circuit 20)
Next, the drive circuit 20 will be described. As described above, the drive circuit 20 includes, for example, the timing generation circuit 21, the video signal processing circuit 22, the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25. The timing generation circuit 21 controls each circuit in the drive circuit 20 to operate in conjunction with each other. The timing generation circuit 21 outputs a control signal 21A to each circuit described above, for example, in response to (in synchronization with) the synchronization signal 20B input from the outside.

映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行い、それにより得られた映像信号22Aを信号線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。   For example, the video signal processing circuit 22 performs predetermined correction on a digital video signal 20A input from the outside, and outputs the video signal 22A obtained thereby to the signal line drive circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction.

信号線駆動回路23は、例えば、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22Aに対応するアナログの信号電圧を、各信号線DTLに印加するものである。信号線駆動回路23は、例えば、2種類の電圧(Vofs、Vsig)を出力可能となっている。具体的には、信号線駆動回路23は、信号線DTLを介して、走査線駆動回路24により選択された画素11へ2種類の電圧(Vofs、Vsig)を供給するようになっている。ここで、Vsigは、映像信号20Aに対応する電圧値となっている。Vofsは、映像信号20Aとは無関係の一定電圧である。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。   For example, the signal line drive circuit 23 applies an analog signal voltage corresponding to the video signal 22A input from the video signal processing circuit 22 to each signal line DTL in response to (in synchronization with) the input of the control signal 21A. To do. The signal line drive circuit 23 can output, for example, two types of voltages (Vofs, Vsig). Specifically, the signal line driving circuit 23 supplies two types of voltages (Vofs, Vsig) to the pixel 11 selected by the scanning line driving circuit 24 via the signal line DTL. Here, Vsig is a voltage value corresponding to the video signal 20A. Vofs is a constant voltage unrelated to the video signal 20A. The minimum voltage of Vsig is a voltage value lower than Vofs, and the maximum voltage of Vsig is a voltage value higher than Vofs.

走査線駆動回路24は、例えば、制御信号21Aの入力に応じて(同期して)、複数の走査線WSLを所定の単位ごとに順次選択するものである。走査線駆動回路24は、例えば、3種類の電圧(Von、Voff1、Voff2)を出力可能となっている。具体的には、走査線駆動回路24は、走査線WSLを介して、駆動対象の画素11へ3種類の電圧(Von、Voff1、Voff2)を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。   For example, the scanning line driving circuit 24 sequentially selects a plurality of scanning lines WSL for each predetermined unit in response to (in synchronization with) the input of the control signal 21A. The scanning line driving circuit 24 can output, for example, three types of voltages (Von, Voff1, Voff2). Specifically, the scanning line driving circuit 24 supplies three types of voltages (Von, Voff1, Voff2) to the pixel 11 to be driven via the scanning line WSL, and performs on / off control of the writing transistor Tr2. It has become.

ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。Vonは、後述の「Vth補正期間」や「書込・μ補正期間」などに走査線駆動回路24から出力される書込パルスの波高値である。Voff1、Voff2は、書込トランジスタTr2のオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。Voff2は、Voff1よりも波高値の高い電圧であり、例えば、Voff1を書込トランジスタTr2のゲートに印加したときよりも書込トランジスタTr2の負バイアスが相対的に小さくなる電圧である。なお、Voff2は、ゼロボルトであってもよいし、書込トランジスタTr2がオンしない程度の正バイアスが書込トランジスタTr2に印加される電圧であってもよい。   Here, Von has a value equal to or higher than the ON voltage of the write transistor Tr2. Von is a peak value of a write pulse output from the scanning line driving circuit 24 in a “Vth correction period” or a “write / μ correction period” described later. Voff1 and Voff2 are values lower than the on-voltage of the write transistor Tr2, and are lower than Von. Voff2 is a voltage having a higher peak value than Voff1, and is, for example, a voltage in which the negative bias of the write transistor Tr2 becomes relatively smaller than when Voff1 is applied to the gate of the write transistor Tr2. Note that Voff2 may be zero volts or a voltage at which a positive bias that does not turn on the write transistor Tr2 is applied to the write transistor Tr2.

走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)を、書込トランジスタTr2のゲートに印加可能となっている。このとき、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)の、書込トランジスタTr2のゲートへの印加によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減するようになっている。   The scanning line driving circuit 24 can apply two types of voltages (Voff1, Voff2) to the gate of the writing transistor Tr2 as voltages for turning off the writing transistor Tr2. At this time, the scanning line driving circuit 24 applies the two kinds of voltages (Voff1, Voff2) to the gate of the write transistor Tr2 as voltages for turning off the write transistor Tr2, and thereby the threshold voltage characteristics of the write transistor Tr2 are changed. The depletion shift is reduced.

Voff1は、後述の「Vth補正休止期間」や「発光期間」などに走査線駆動回路24から出力される書込パルスの波高値である。Voff2は、後述の「Vth補正準備期間」に走査線駆動回路24から出力される書込パルスの波高値である。従って、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)を、有機EL素子13の消光期間中に、書込トランジスタTr2のゲートに印加するようになっている。   Voff1 is a peak value of a write pulse output from the scanning line driving circuit 24 in a “Vth correction pause period” or “light emission period” described later. Voff2 is a peak value of a write pulse output from the scanning line driving circuit 24 in a “Vth correction preparation period” to be described later. Accordingly, the scanning line driving circuit 24 applies two kinds of voltages (Voff1, Voff2) as voltages for turning off the writing transistor Tr2 to the gate of the writing transistor Tr2 during the extinction period of the organic EL element 13. It has become.

電源線駆動回路25は、例えば、制御信号21Aの入力に応じて(同期して)、複数の電源線DSLを所定の単位ごとに順次選択するものである。電源線駆動回路25は、例えば、2種類の電圧(Vcc、Vss)を出力可能となっている。具体的には、電源線駆動回路25は、電源線DSLを介して、走査線駆動回路24により選択された画素11へ2種類の電圧(Vcc、Vss)を供給するようになっている。ここで、Vssは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧(Vel+Vcath)よりも低い電圧値である。Vccは、電圧(Vel+Vcath)以上の電圧値である。   For example, the power supply line drive circuit 25 sequentially selects a plurality of power supply lines DSL for each predetermined unit in response to (in synchronization with) the input of the control signal 21A. The power line drive circuit 25 can output, for example, two types of voltages (Vcc, Vss). Specifically, the power supply line drive circuit 25 supplies two types of voltages (Vcc, Vss) to the pixels 11 selected by the scanning line drive circuit 24 via the power supply line DSL. Here, Vss is a voltage value lower than a voltage (Vel + Vcath) obtained by adding the threshold voltage Vel of the organic EL element 13 and the cathode voltage Vcath of the organic EL element 13. Vcc is a voltage value equal to or higher than the voltage (Vel + Vcath).

[動作]
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化したり、駆動トランジスタTr1の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作および駆動トランジスタTr1の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
[Operation]
Next, the operation (operation from quenching to light emission) of the display device 1 of the present embodiment will be described. In the present embodiment, even if the IV characteristic of the organic EL element 13 changes with time or the threshold voltage or mobility of the driving transistor Tr1 changes with time, the organic EL element is not affected by the change. In order to keep the light emission luminance of 13 constant, a compensation operation for variation of the IV characteristic of the organic EL element 13 and a correction operation for variation of the threshold voltage and mobility of the drive transistor Tr1 are incorporated.

図3は、表示装置1における各種波形の一例を表したものである。図3には、電源線DSLおよび信号線DTLにおいて、時々刻々と2値の電圧変化が生じている様子と、走査線WSLにおいて、時々刻々と3値の電圧変化が生じている様子が示されている。さらに、図3には、走査線WSL、電源線DSLおよび信号線DTLの電圧変化に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々と変化している様子が示されている。   FIG. 3 shows an example of various waveforms in the display device 1. FIG. 3 shows a state in which a binary voltage change occurs in the power supply line DSL and the signal line DTL, and a state in which a ternary voltage change occurs in the scanning line WSL. ing. Further, FIG. 3 shows that the gate voltage Vg and the source voltage Vs of the drive transistor Tr1 change from moment to moment in accordance with the voltage change of the scanning line WSL, the power supply line DSL, and the signal line DTL. .

(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、走査線WSLの電圧がVoff1となっており、信号線DTLの電圧がVofsとなっており、電源線DSLの電圧がVccとなっている時(つまり有機EL素子13が発光している時)に、電源線駆動回路25は、制御信号21Aに応じて電源線DSLの電圧をVccからVssに下げる(T1)。電源線DSLの電圧がVccからVssに下がるのに同期して、走査線駆動回路24は、走査線WSLの電圧をVoff1からVoff2に上げる(T1)。すると、ソース電圧VsがVssまで下がり、有機EL素子13が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。
(Vth correction preparation period)
First, preparation for Vth correction is performed. Specifically, when the voltage of the scanning line WSL is Voff1, the voltage of the signal line DTL is Vofs, and the voltage of the power supply line DSL is Vcc (that is, the organic EL element 13 emits light). The power line drive circuit 25 lowers the voltage of the power line DSL from Vcc to Vss in response to the control signal 21A (T1). In synchronization with the voltage of the power supply line DSL decreasing from Vcc to Vss, the scanning line driving circuit 24 increases the voltage of the scanning line WSL from Voff1 to Voff2 (T1). Then, the source voltage Vs decreases to Vss, and the organic EL element 13 is quenched. At this time, the gate voltage Vg also decreases due to coupling via the storage capacitor Cs.

ところで、走査線駆動回路24は、上記Vth補正準備期間のうちの全部または一部の期間において、制御信号21Aに応じて走査線WSLの電圧をVoff1からVoff2に上げることにより、走査線WSLの電圧をVoff1からVoff2に上げている。つまり、走査線駆動回路24は、Voff1よりも大きな電圧(Voff2)の、書込トランジスタTr2のゲートへの印加によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減するようになっている。   By the way, the scanning line drive circuit 24 increases the voltage of the scanning line WSL from Voff1 to Voff2 in accordance with the control signal 21A in all or a part of the Vth correction preparation period. Is increased from Voff1 to Voff2. That is, the scanning line driving circuit 24 reduces the depletion shift of the threshold voltage characteristic of the write transistor Tr2 by applying a voltage (Voff2) higher than Voff1 to the gate of the write transistor Tr2.

なお、図3には、走査線WSLの電圧変動(Voff1からVoff2への電圧変動)と、信号線DSLの電圧変動(VccからVssへの電圧変動)とが互いに同時に行われている場合が例示されているが、これらが互いに同時に行われていなくてもよい。例えば、走査線駆動回路24は、電源線DSLの電圧がVccからVssに下がった後、走査線WSLの電圧をVoff1からVoff2に上げるようにしてもよい。   FIG. 3 shows an example in which the voltage fluctuation of the scanning line WSL (voltage fluctuation from Voff1 to Voff2) and the voltage fluctuation of the signal line DSL (voltage fluctuation from Vcc to Vss) are simultaneously performed. However, these may not be performed simultaneously. For example, the scanning line driving circuit 24 may increase the voltage of the scanning line WSL from Voff1 to Voff2 after the voltage of the power supply line DSL has dropped from Vcc to Vss.

次に、電源線DSLの電圧がVssとなっており、かつ信号線DTLの電圧がVofsとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoff2からVonに上げる(T2)。すると、ゲート電圧VgがVofsまで下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgsが駆動トランジスタTr2の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。   Next, while the voltage of the power supply line DSL is Vss and the voltage of the signal line DTL is Vofs, the scanning line driving circuit 24 changes the voltage of the scanning line WSL to Voff2 according to the control signal 21A. To Von (T2). Then, the gate voltage Vg decreases to Vofs. At this time, the potential difference Vgs between the gate voltage Vg and the source voltage Vs may be smaller than, equal to, or larger than the threshold voltage of the driving transistor Tr2.

(Vth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、走査線WSLの電圧がVonとなっている間に、電源線駆動回路25は、制御信号21Aに応じて電源線DSLの電圧をVssからVccに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofsとなり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。
(Vth correction period)
Next, Vth is corrected. Specifically, while the voltage of the signal line DTL is Vofs and the voltage of the scanning line WSL is Von, the power supply line driving circuit 25 sets the power supply line DSL according to the control signal 21A. The voltage is raised from Vss to Vcc (T3). Then, a current Ids flows between the drain and source of the drive transistor Tr1, and the source voltage Vs increases. At this time, when the source voltage Vs is lower than Vofs−Vth (when the Vth correction is not yet completed), until the drive transistor Tr1 is cut off (until the potential difference Vgs becomes Vth), A current Ids flows between the drain and the source. As a result, the gate voltage Vg becomes Vofs, the source voltage Vs rises, and as a result, the storage capacitor Cs is charged to Vth, and the potential difference Vgs becomes Vth.

その後、信号線駆動回路23は、制御信号21Aに応じて信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が制御信号21Aに応じて走査線WSLの電圧をVonからVoff1に下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子13の発光輝度がばらつくのをなくすることができる。   Thereafter, the signal line driving circuit 23 changes the voltage of the scanning line WSL from Von to Voff1 according to the control signal 21A before the scanning line driving circuit 24 switches the voltage of the signal line DTL from Vofs to Vsig according to the control signal 21A. (T4). Then, since the gate of the drive transistor Tr1 is in a floating state, the potential difference Vgs can be maintained as Vth regardless of the magnitude of the voltage of the signal line DTL. As described above, by setting the potential difference Vgs to Vth, even when the threshold voltage Vth of the drive transistor Tr1 varies for each pixel circuit 12, it is possible to eliminate the variation in the light emission luminance of the organic EL element 13. it can.

(Vth補正休止期間)
その後、Vth補正の休止期間中に、信号線駆動回路23は、信号線DTLの電圧をVofsからVsigに切り替える。
(Vth correction suspension period)
Thereafter, during the suspension period of Vth correction, the signal line drive circuit 23 switches the voltage of the signal line DTL from Vofs to Vsig.

(信号書込・μ補正期間)
Vth補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっており、かつ電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoff1からVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子13のアノード電圧はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Coledに流れ、素子容量Coledが充電されるので、ソース電圧VsがΔVsだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVsとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVsも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。
(Signal writing / μ correction period)
After the Vth correction pause period ends, signal writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is Vsig and the voltage of the power supply line DSL is Vcc, the scanning line driving circuit 24 determines the voltage of the scanning line WSL according to the control signal 21A. Is increased from Voff1 to Von (T5), and the gate of the driving transistor Tr1 is connected to the signal line DTL. Then, the gate voltage Vg of the drive transistor Tr1 becomes the voltage Vsig of the signal line DTL. At this time, the anode voltage of the organic EL element 13 is still lower than the threshold voltage Vel of the organic EL element 13 at this stage, and the organic EL element 13 is cut off. Therefore, the current Ids flows to the element capacitance Coled of the organic EL element 13 and the element capacitance Coled is charged. Therefore, the source voltage Vs increases by ΔVs, and the potential difference Vgs eventually becomes Vsig + Vth−ΔVs. In this way, μ correction is performed simultaneously with writing. Here, since ΔVs increases as the mobility μ of the drive transistor Tr1 increases, the variation in mobility μ for each pixel 11 can be eliminated by reducing the potential difference Vgs by ΔV before light emission.

(発光)
最後に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVonからVoff1に下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。
(Light emission)
Finally, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from Von to Voff1 according to the control signal 21A (T6). Then, the gate of the drive transistor Tr1 becomes floating, the current Ids flows between the drain and source of the drive transistor Tr1, and the source voltage Vs rises. As a result, a voltage equal to or higher than the threshold voltage Vel is applied to the organic EL element 13, and the organic EL element 13 emits light with a desired luminance.

本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路12がオンオフ制御され、各画素11の有機EL素子13に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。その結果、表示領域10Aにおいて画像が表示される。   In the display device 1 according to the present embodiment, as described above, the pixel circuit 12 is controlled to be turned on / off in each pixel 11, and a driving current is injected into the organic EL element 13 of each pixel 11. And recombine to emit light. As a result, an image is displayed in the display area 10A.

[効果]
次に、本実施の形態の表示装置1における効果について説明する。
[effect]
Next, the effect in the display apparatus 1 of this Embodiment is demonstrated.

移動度補正期間は、書込トランジスタTr2のゲートに印加される書込パルスの幅(つまり、書込トランジスタTr2のオン期間)で決定される。しかし、書込パルスは、完全な矩形波ではなく、図10(A)に示したような鈍りを有している。そのため、実際には、移動度補正期間は、図10(B)に示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。   The mobility correction period is determined by the width of the write pulse applied to the gate of the write transistor Tr2 (that is, the ON period of the write transistor Tr2). However, the write pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the mobility correction period can vary depending on the threshold voltage of the writing transistor, as shown in FIG. When the mobility correction period varies, as shown in FIG. 11, the magnitude of the current Ids that flows through the organic EL element when the organic EL element emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the mobility correction period does not vary as much as possible.

発光期間中の書込トランジスタTr2には、負バイアスがかかっている。また、発光終了後の閾値補正準備期間中においても、書込トランジスタTr2には、負バイアスがかかっている。このように、書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、例えば、図10(B)に示したように、閾値電圧がVth1からVth2に変動(低下)する。これにより、移動度補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。   A negative bias is applied to the writing transistor Tr2 during the light emission period. Even during the threshold correction preparation period after the end of light emission, the write transistor Tr2 is negatively biased. As described above, when a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2, a depletion shift occurs in the threshold voltage characteristic of the write transistor Tr2. For example, as shown in FIG. The threshold voltage varies (decreases) from Vth1 to Vth2. As a result, the mobility correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 11, when the organic EL element emits light, the current Ids flowing through the organic EL element is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, the light emission luminance decreases with the passage of the use period of the organic EL display device.

一方、本実施の形態では、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1,Voff2)が書込トランジスタTr2のゲートに印加される。これにより、上述したように、Vth補正準備期間(有機EL素子13の消光期間であって、かつ駆動トランジスタTr1のゲート−ソース間電圧の補正を行う前の期間)の全体または一部で、Voff1よりも波高値の高いVoff2を書込トランジスタTr2のゲートに印加することができる。その結果、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減することができるので、デプレッションシフトに起因する発光輝度の低下を低減することができる。   On the other hand, in this embodiment, two kinds of voltages (Voff1, Voff2) are applied to the gate of the write transistor Tr2 as voltages for turning off the write transistor Tr2. As a result, as described above, Voff1 in the whole or part of the Vth correction preparation period (the period during which the organic EL element 13 is extinguished and before the gate-source voltage of the driving transistor Tr1 is corrected). Voff2 having a higher peak value can be applied to the gate of the write transistor Tr2. As a result, the depletion shift of the threshold voltage characteristic of the write transistor Tr2 can be reduced, so that a decrease in light emission luminance due to the depletion shift can be reduced.

<2.モジュールおよび適用例>
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<2. Modules and application examples>
Hereinafter, application examples of the display device 1 described in the above embodiment will be described. The display device 1 according to the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, such as an externally input video signal or an internally generated video signal. The present invention can be applied to display devices for electronic devices in various fields that display images or videos.

(モジュール)
上記実施の形態の表示装置1は、例えば、図4に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(module)
The display device 1 according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module illustrated in FIG. In this module, for example, an area 210 exposed from a member (not shown) for sealing the display unit 10 is provided on one side of the substrate 3, and the timing control circuit 21 and the video signal processing circuit 22 are provided in the exposed area 210. The signal line driving circuit 23, the scanning line driving circuit 24, and the power line driving circuit 25 are extended to form external connection terminals (not shown). The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

(適用例1)
図5は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
(Application example 1)
FIG. 5 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device 1 according to the above embodiment. .

(適用例2)
図6は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(Application example 2)
FIG. 6 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

(適用例3)
図7は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
(Application example 3)
FIG. 7 shows the appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display device according to the above embodiment. 1.

(適用例4)
図8は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
(Application example 4)
FIG. 8 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to the above embodiment.

(適用例5)
図9は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
(Application example 5)
FIG. 9 shows an appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to the above embodiment.

以上、実施の形態および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。   While the present technology has been described with the embodiment and application examples, the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.

例えば、上記実施の形態等では、書込トランジスタTr2をオフさせる電圧が2種類となっていたが、3種類以上となっていてもよい。   For example, in the above-described embodiment and the like, there are two types of voltages for turning off the write transistor Tr2, but it may be three or more types.

また、上記実施の形態等では、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)を、Vth補正準備期間中に出力するようになっていたが、Vth補正後、信号書込・μ補正期間前に、出力するようになっていてもよい。また、Vth補正期間が複数期間に分割されている場合には、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)を、分割されたVth補正期間で挟まれた期間中に出力するようになっていてもよい。また、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧(Voff1、Voff2)を、発光期間中の全体または一部で、出力するようになっていてもよい。   In the above embodiment and the like, the scanning line driving circuit 24 outputs two types of voltages (Voff1, Voff2) as voltages for turning off the writing transistor Tr2, during the Vth correction preparation period. , After Vth correction, it may be output before the signal writing / μ correction period. When the Vth correction period is divided into a plurality of periods, the scanning line driving circuit 24 uses two types of voltages (Voff1, Voff2) as voltages for turning off the writing transistor Tr2, and the divided Vth correction period. It may be configured to output during the period between. Further, the scanning line driving circuit 24 may output two kinds of voltages (Voff1, Voff2) as voltages for turning off the writing transistor Tr2 in whole or in part during the light emission period.

また、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23や、走査線駆動回路24、電源線駆動回路25などの他に、必要な駆動回路を追加してもよい。   In the above embodiment and the like, the configuration of the pixel circuit 12 for active matrix driving is not limited to that described in each of the above embodiments, and a capacitor and a transistor may be added as necessary. In that case, necessary drive circuits may be added in addition to the signal line drive circuit 23, the scanning line drive circuit 24, the power supply line drive circuit 25, and the like described above in accordance with the change of the pixel circuit 12.

また、例えば、本技術は以下のような構成を取ることができる。
(1)
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている
表示装置。
(2)
前記駆動部は、前記少なくとも2種類の電圧の、前記書込トランジスタのゲートへの印加によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトを低減するようになっている
(1)に記載の表示装置。
(3)
前記駆動部は、前記発光素子の発光期間中に前記書込トランジスタをオフさせる第1電圧よりも波高値の高い第2電圧を、前記発光素子の消光期間中に前記書込トランジスタのゲートに印加するようになっている
(1)または(2)に記載の表示装置。
(4)
前記駆動部は、前記発光素子の消光期間であって、かつ前記駆動トランジスタのゲート−ソース間電圧の補正を行う前の期間に、前記第2電圧を書込トランジスタのゲートに印加するようになっている
(3)に記載の表示装置。
(5)
表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、
前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている
電子機器。
(6)
発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加する工程を含む
表示装置の駆動方法。
For example, this technique can take the following composition.
(1)
A display unit having a light emitting element and a pixel circuit for each pixel;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor for controlling application of a signal voltage corresponding to a video signal at a gate of the drive transistor;
The drive unit can apply at least two kinds of voltages to the gate of the writing transistor as voltages for turning off the writing transistor.
(2)
The display according to (1), wherein the driving unit is configured to reduce a depletion shift of a threshold voltage characteristic of the write transistor by applying the at least two kinds of voltages to the gate of the write transistor. apparatus.
(3)
The driving unit applies a second voltage having a peak value higher than a first voltage for turning off the writing transistor during the light emitting period of the light emitting element to the gate of the writing transistor during the extinction period of the light emitting element. The display device according to (1) or (2).
(4)
The driving unit applies the second voltage to the gate of the writing transistor during the extinction period of the light emitting element and before the correction of the gate-source voltage of the driving transistor. The display device according to (3).
(5)
A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes a driving transistor for driving the light emitting element, and a writing transistor for controlling application of a signal voltage corresponding to a video signal to a gate of the driving transistor,
The electronic device in which the drive unit can apply at least two kinds of voltages to the gate of the write transistor as voltages for turning off the write transistor.
(6)
A light emitting element and a pixel circuit are provided for each pixel, and the pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to a video signal to the gate of the driving transistor. A method for driving a display device, comprising: applying at least two kinds of voltages to a gate of the write transistor as voltages for turning off the write transistor.

1…表示装置、3…基板、10…表示パネル、10A…表示領域、10B…フレーム領域、11…画素、12…画素回路、13…有機EL素子、20…駆動回路、20A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23…信号線駆動回路、24…走査線駆動回路、25…電源線駆動回路、210…領域、220…FPC、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Coled…素子容量、Cs…保持容量、CTL…カソード線、DTL…信号線、DSL…電源線、Ids…電流、Tr1…駆動トランジスタ、Tr2…書込トランジスタ、Vcc,Vofs1,Vofs2,Von、Vss…電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Voled…有機EL素子の電圧、Vs…ソース電圧、Vsig…信号電圧、Vth,Vth1,Vth2…閾値電圧、WSL…走査線、ΔT1…μ補正期間、ΔT2…Vth補正期間。   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 3 ... Board | substrate, 10 ... Display panel, 10A ... Display area, 10B ... Frame area, 11 ... Pixel, 12 ... Pixel circuit, 13 ... Organic EL element, 20 ... Drive circuit, 20A ... Video signal, 20B DESCRIPTION OF SYMBOLS ... Sync signal, 21 ... Timing generation circuit, 21A ... Control signal, 22 ... Video signal processing circuit, 23 ... Signal line drive circuit, 24 ... Scan line drive circuit, 25 ... Power line drive circuit, 210 ... Area, 220 ... FPC , 300 ... Video display screen part, 310 ... Front panel, 320 ... Filter glass, 410 ... Light emitting part, 420, 530, 640 ... Display part, 430 ... Menu switch, 440 ... Shutter button, 510 ... Main body, 520 ... Keyboard, 610... Main body, 620. Lens, 630. Start / stop switch, 710. Upper housing, 720. Lower housing, 730. Connection part, 740 ... Display, 750 ... Sub display, 760 ... Picture light, 770 ... Camera, Coled ... Element capacity, Cs ... Holding capacity, CTL ... Cathode line, DTL ... Signal line, DSL ... Power line, Ids ... Current, Tr1 ... Drive transistor, Tr2 ... Write transistor, Vcc, Vofs1, Vofs2, Von, Vss ... Voltage, Vg ... Gate voltage, Vgs ... Gate-source voltage, Voled ... Organic EL element voltage, Vs ... Source voltage, Vsig Signal voltage, Vth, Vth1, Vth2 Threshold voltage, WSL Scan line, ΔT1 μ correction period ΔT2 Vth correction period

Claims (6)

発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている
表示装置。
A display unit having a light emitting element and a pixel circuit for each pixel;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor for controlling application of a signal voltage corresponding to a video signal at a gate of the drive transistor;
The drive unit can apply at least two kinds of voltages to the gate of the writing transistor as voltages for turning off the writing transistor.
前記駆動部は、前記少なくとも2種類の電圧の、前記書込トランジスタのゲートへの印加によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトを低減するようになっている
請求項1に記載の表示装置。
The display according to claim 1, wherein the driving unit is configured to reduce a depletion shift of a threshold voltage characteristic of the write transistor by applying the at least two kinds of voltages to a gate of the write transistor. apparatus.
前記駆動部は、前記発光素子の発光期間中に前記書込トランジスタをオフさせる第1電圧よりも波高値の高い第2電圧を、前記発光素子の消光期間中に前記書込トランジスタのゲートに印加するようになっている
請求項2に記載の表示装置。
The driving unit applies a second voltage having a peak value higher than a first voltage for turning off the writing transistor during the light emitting period of the light emitting element to the gate of the writing transistor during the extinction period of the light emitting element. The display device according to claim 2.
前記駆動部は、前記発光素子の消光期間であって、かつ前記駆動トランジスタのゲート−ソース間電圧の補正を行う前の期間に、前記第2電圧を書込トランジスタのゲートに印加するようになっている
請求項3に記載の表示装置。
The driving unit applies the second voltage to the gate of the writing transistor during the extinction period of the light emitting element and before the correction of the gate-source voltage of the driving transistor. The display device according to claim 3.
表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、
前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている
電子機器。
A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes a driving transistor for driving the light emitting element, and a writing transistor for controlling application of a signal voltage corresponding to a video signal to a gate of the driving transistor,
The electronic device in which the drive unit can apply at least two kinds of voltages to the gate of the write transistor as voltages for turning off the write transistor.
発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加する工程を含む
表示装置の駆動方法。
A light emitting element and a pixel circuit are provided for each pixel, and the pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to a video signal to the gate of the driving transistor. A method for driving a display device, comprising: applying at least two kinds of voltages to a gate of the write transistor as voltages for turning off the write transistor.
JP2011269989A 2011-12-09 2011-12-09 Display device, drive method therefor, and electronic device Pending JP2013122482A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011269989A JP2013122482A (en) 2011-12-09 2011-12-09 Display device, drive method therefor, and electronic device
PCT/JP2012/079926 WO2013084701A1 (en) 2011-12-09 2012-11-19 Display device, drive method therefor, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269989A JP2013122482A (en) 2011-12-09 2011-12-09 Display device, drive method therefor, and electronic device

Publications (1)

Publication Number Publication Date
JP2013122482A true JP2013122482A (en) 2013-06-20

Family

ID=48574079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269989A Pending JP2013122482A (en) 2011-12-09 2011-12-09 Display device, drive method therefor, and electronic device

Country Status (2)

Country Link
JP (1) JP2013122482A (en)
WO (1) WO2013084701A1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117475A (en) * 2008-11-12 2010-05-27 Sony Corp Display apparatus, electronic device, and method of driving the display apparatus
JP5310317B2 (en) * 2009-07-02 2013-10-09 ソニー株式会社 Display device and electronic device

Also Published As

Publication number Publication date
WO2013084701A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP5804732B2 (en) Driving method, display device, and electronic apparatus
JP4715850B2 (en) Display device, driving method thereof, and electronic apparatus
US9653021B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
CN101131804B (en) Display device, driving method thereof, and electronic device
US8648840B2 (en) Display apparatus, driving method thereof, and electronic system
CN102867840B (en) The driving method of image element circuit, display, electronic installation and image element circuit
JP2011112723A (en) Display device, method of driving the same and electronic equipment
US20100309174A1 (en) Display device, driving method of display device, and electronic device performing duty control of a pixel
JP2011112722A (en) Display device, method of driving the same and electronic equipment
JP2011112724A (en) Display device, method of driving the same and electronic equipment
US20090122046A1 (en) Display apparatus, display-apparatus driving method and electronic instrument
JP4591511B2 (en) Display device and electronic device
JP2010038928A (en) Display device, method for driving the same, and electronic device
US9483995B2 (en) Display device, method for driving the same, and electronic device
JP2008203661A (en) Display device and driving method thereof
JP2009047746A (en) Display device and electronic device
JP2013057726A (en) Display panel, display device and, electronic device
JP5239812B2 (en) Display device, display device driving method, and electronic apparatus
JP5737568B2 (en) Display panel, display device and electronic device
JP5737570B2 (en) Display device and electronic device
JP5168116B2 (en) Display device, display device driving method, and electronic apparatus
JP2013186447A (en) Display device and driving method of the same, and electronic apparatus
JP2013122481A (en) Display device, drive method therefor, and electronic device
JP2013122482A (en) Display device, drive method therefor, and electronic device
JP5879585B2 (en) Display device and driving method thereof