DE102008028072A1 - Halbleitergerät - Google Patents

Halbleitergerät Download PDF

Info

Publication number
DE102008028072A1
DE102008028072A1 DE200810028072 DE102008028072A DE102008028072A1 DE 102008028072 A1 DE102008028072 A1 DE 102008028072A1 DE 200810028072 DE200810028072 DE 200810028072 DE 102008028072 A DE102008028072 A DE 102008028072A DE 102008028072 A1 DE102008028072 A1 DE 102008028072A1
Authority
DE
Germany
Prior art keywords
molding compound
semiconductor chip
layer
conductive layer
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200810028072
Other languages
English (en)
Other versions
DE102008028072B4 (de
Inventor
Jens Pohl
Markus Brunnbauer
Irmgard Escher-Poeppel
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008028072A1 publication Critical patent/DE102008028072A1/de
Application granted granted Critical
Publication of DE102008028072B4 publication Critical patent/DE102008028072B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es ist ein Gerät beschrieben, das einen ersten Halbleiterchip, eine Pressmassenschicht, welche den ersten Halbleiterchip einbettet, eine erste elektrisch leitfähige Schicht, welche auf die Pressmassenschicht aufgebracht ist, ein Durchgangsloch, welches in der Pressmassenschicht angeordnet ist, und ein Lötmaterial, welches das Durchgangsloch füllt, aufweist.

Description

  • Allgemeiner Stand der Technik
  • Diese Offenbarung betrifft Halbleitergeräte und Verfahren zum Herstellen von Halbleitergeräten.
  • Zur hochgradigen Systemintegration ist es nützlich, integrierte Schaltungen, Sensoren, mikromechanische Vorrichtungen oder andere Geräte übereinander zu stapeln. Um imstande zu sein, die gestapelten Geräte elektrisch zu verbinden, könnte es nützlich sein, dass mindestens einige der gestapelten Geräte mit elektrisch leitfähigen Durchführungen von ihrer Oberseite zu ihrer Unterseite versehen sind.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind zum Bereitstellen eines weitergehenden Verständnisses der vorliegenden Erfindung eingeschlossen und sind in diese Beschreibung eingegliedert und bilden ein Teil davon. Die Zeichnungen stellen die Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und zahlreiche der beabsichtigten Vorteile der vorliegenden Erfindung werden durch besseres Verständnis unter Bezugnahme auf die folgende detaillierte Beschreibung ohne weiteres ersichtlich. Die Elemente sind in Bezug zueinander nicht notwendigerweise maßstabsgerecht. Gleiche Bezugszeichen bezeichnen entsprechende gleichartige Teile.
  • 1 stellt schematisch ein Gerät 100-1 als beispielhafte Ausführungsform dar.
  • 2 stellt schematisch ein Gerät 100-2 als beispielhafte Ausführungsform dar.
  • 3 stellt schematisch ein Gerät 100-3 als beispielhafte Ausführungsform dar.
  • 4A stellt schematisch zwei gestapelte Geräte 100-3 dar.
  • 4B stellt schematisch zwei verschiedene Draufsichten des Geräts 100-3 dar.
  • 5A bis 5L stellen schematisch ein Verfahren zum Herstellen des Geräts 100-3 dar.
  • 6A bis 6K stellen schematisch ein weiteres Verfahren zum Herstellen des Geräts 100-3 dar.
  • 7A bis 7J stellen schematisch wiederum ein anderes Verfahren zum Herstellen des Geräts 100-3 dar.
  • 8A bis 8C stellen Fotografien von Querschnitten durch eine Pressmassenschicht mit leitfähigen Durchgangslochkontakten als beispielhafte Ausführungsform dar.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die ein Teil hiervon bilden und in denen spezifische Ausführungsformen veranschaulichend gezeigt sind, in denen die Erfindung implementiert sein kann. In dieser Hinsicht ist eine richtungsangebende Terminologie, wie etwa „Ober-", „Unter-", „Vorderseite", „Rückseite", „vorder-", „hinter-" usw., unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) benutzt. Da Bestandteile von Ausführungen der vorliegenden Erfindung in mehreren verschiedenen Ausrichtungen angeordnet sein können, ist die richtungsangebende Terminologie zu Veranschaulichungszwecken und keineswegs einschränkend benutzt. Es versteht sich, dass andere Ausführungsformen angewendet werden können und bauliche oder logische Anderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die beiliegenden Ansprüche definiert.
  • In der folgenden Offenbarung werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen im Allgemeinen durchweg zur Bezugnahme auf gleichartige Elemente benutzt sind, und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgerecht gezeichnet sind. In der folgenden Beschreibung sind zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um für ein gründliches Verständnis von einem oder mehreren Aspekten von Ausführungsformen der Erfindung zu sorgen. Es könnte für den Fachmann jedoch offensichtlich sein, dass einer oder mehrere Aspekte der Ausführungsformen der Erfindung mit einem geringeren Ausmaß an diesen spezifischen Details ausgeführt sein kann bzw. können. In anderen Fällen sind bekannte Strukturen und Geräte in Blockdiagrammform dargestellt, um die Beschreibung von einem oder mehreren Aspekten der Ausführungsformen der Erfindung zu ermöglichen. Die folgende Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Schutzumfang der Erfindung ist durch die beiliegenden Ansprüche definiert.
  • Untenstehend sind Geräte mit einem in einer Pressmasse eingebetteten Halbleiterchip beschrieben. Die Halbleiterchips können äußerst unterschiedlicher Art sein und beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können als MEMS(Micro-Electro Mechanical Systems; mikroelektromechanische Systeme) ausgestaltet sein und Mikromechanikstrukturen enthalten, wie etwa Brücken, Membranen oder Zungenstrukturen. Die Halbleiterchips können als Sensoren oder Aktoren, z. B. Drucksensoren, Beschleunigungssensoren, Drehsensoren, Mikrofone usw., gestaltet sein. Halbleiterchips, in denen derartige Funktionselemente eingebettet sind, enthalten im Allgemeinen elektronische Schaltungen, die zum Antreiben der Funktionselemente dienen oder Signale weiter verarbeiten, die von den Funktionselementen erzeugt werden. Die Halbleiterchips müssen nicht aus spezifischem Halbleitermaterial hergestellt sein und können außerdem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleiterchips können Kontaktstellen (Kontaktflächen) aufweisen, die es ermöglichen, elektrischen Kontakt mit dem Halbleiterchip herzustellen. Die Kontaktstellen können aus jeglichem elektrisch leitfähigen Material gebildet sein, beispielsweise aus einem Metall, wie etwa Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitfähigen organischen Material. Die Kontaktstellen können sich auf den Aktivflächen der Halbleiterchips oder auf anderen Flächen der Halbleiterchips befinden.
  • Zu den im Folgenden beschriebenen Geräten gehört eine Pressmassenschicht, die mindestens Teile der Halbleiterchips bedeckt. Die Pressmassenschicht kann jegliches zweckdienliche thermoplastische oder wärmehärtende Material sein. Es können verschiedene Techniken zum Bedecken der Halbleiterchips mit der Pressmassenschicht eingesetzt werden, z. B. Pressen oder Spritzgießen. Die Pressmasse kann beispielsweise eine Hauptfläche und Seitenflächen des Halbleiterchips umgeben. Die Pressmassenschicht kann derart über den Halbleiterchip hin aus verlaufen, dass die Abmessungen einer Hauptfläche der Pressmassenschicht größer als die Abmessungen einer Hauptfläche des Halbleiterchips sein können.
  • Eine erste elektrisch leitfähige Schicht kann auf die Pressmassenschicht aufgebracht sein. Die erste elektrisch leitfähige Schicht kann zum elektrischen Koppeln von Kontaktstellen der Halbleiterchips an externe Kontakte benutzt werden. Die erste elektrisch leitfähige Schicht kann eine Umverteilungsschicht (Umverdrahtungsschicht) oder ein Teil davon sein. Die erste elektrisch leitfähige Schicht kann mit einer gewünschten geometrischen Form und jeglicher gewünschten Materialzusammensetzung hergestellt sein. Die erste elektrisch leitfähige Schicht kann beispielsweise aus linearen Leiterbahnen gebildet sein oder besondere Formen aufweisen, beispielsweise zum Ausbilden von Induktionsspulen, kann jedoch außerdem in Form einer Schicht sein, die einen Bereich abdeckt. Jegliches elektrisch leitfähige Material, wie etwa Metalle, beispielsweise Aluminium, Gold oder Kupfer, Metalllegierungen oder organische Leiter, kann als Material benutzt werden. Die erste elektrisch leitfähige Schicht muss nicht homogen oder aus nur einem Material hergestellt sein, d. h. es sind verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in der ersten elektrisch leitfähigen Schicht enthalten sind, möglich. Die erste elektrisch leitfähige Schicht kann über oder unter oder zwischen dielektrischen Schichten angeordnet sein. Außerdem kann vorgesehen sein, dass mehrere erste elektrisch leitfähige Schichten beispielsweise übereinander gestapelt sind, um Leiterbahnen zu erzielen, die einander überkreuzen.
  • Es können Durchgangslöcher in der Pressmassenschicht angeordnet sein, die von einer Hauptfläche der Pressmassenschicht zu ihrer anderen Hauptfläche oder von einer Hauptfläche des Geräts zu seiner anderen Haupt fläche verlaufen können. Die Durchgangslöcher können durch mechanisches Bohren, Laserstrahlbohren, Ätzverfahren, Stanzverfahren oder jegliches andere zweckdienliche Verfahren erzeugt sein. Das Streckungsverhältnis (Aspektverhältnis) der Durchgangslöcher, also das Verhältnis ihrer Breite zu ihrer Länge, kann im Bereich von 1:1 bis 1:5 und insbesondere von 1:2 bis 1:4 liegen. Die Breite der Durchgangslöcher kann im Bereich zwischen 50 bis 500 μm und insbesondere im Bereich zwischen 100 und 200 μm liegen. Die Länge der Durchgangslöcher kann im Bereich zwischen 100 und 1000 μm und insbesondere im Bereich zwischen 500 und 800 μm liegen.
  • Die Pressmassenschicht kann ein Füllmaterial enthalten, das aus kleinen Glaspartikeln (SiO2) oder anderen, elektrisch isolierenden Füllmaterialien, wie etwa Al2O3, oder organischen Füllmaterialien besteht. Die verwendete Korngröße des Füllmaterials kann von der Breite der Durchgangslöcher abhängen, die in der Pressmassenschicht erzeugt werden sollen. Für Durchgangslöcher mit einer Breite im Bereich von 100 μm oder kleiner kann eine Korngröße von 10 μm oder weniger verwendet sein. Für Durchgangslöcher mit einer Breite über 100 μm kann eine durchschnittliche Korngröße von ungefähr 20 bis 30 μm verwendet sein.
  • Die Durchgangslöcher können mit einer zweiten elektrisch leitfähigen Schicht ausgekleidet sein. Für diese Schicht können elektrisch leitfähige Materialien, wie etwa Metalle, beispielsweise Aluminium, Gold oder Kupfer, Metalllegierungen oder organische Leiter, als Material benutzt werden. Die zweite elektrisch leitfähige Schicht kann außerdem aus verschiedenen Einzelschichten bestehen, beispielsweise einer titan- oder palladiumbasierten Keimschicht, einer Kupferschicht und einer Oberflächenausführung aus Nickel und Gold. Andere Schichtvariationen sind möglich. Die zweite elektrisch leitfähige Schicht kann eine Stärke im Bereich zwischen 0,2 und 75 μm und insbesondere im Bereich zwischen 1 und 10 μm aufweisen. Die zweite elektrisch leitfähige Schicht, die auf den Oberflächen der Durchgangslöcher abgeschieden ist, bildet einen vertikalen Kontakt aus, der eine Hauptfläche der Pressmassenschicht mit ihrer anderen Hauptfläche verbindet. Nach der Erzeugung der zweiten elektrisch leitfähigen Schicht können die Durchgangslöcher mit Lötmaterial oder einem anderen elektrisch leitfähigen Material gefüllt werden. Das Lötmaterial kann aus Metalllegierungen hergestellt sein, die beispielsweise aus den folgenden Materialien gebildet sind: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi. Das Lötmaterial kann bleifrei sein. Alternativ könnten die Durchgangslöcher nicht mit der zweiten elektrisch leitfähigen Schicht beschichtet sein, sind jedoch mit dem Lötmaterial gefüllt. Gemäß wiederum einer anderen Alternative können die Durchgangslöcher mit der zweiten elektrisch leitfähigen Schicht beschichtet sein, bleiben aber ungefüllt oder können mit einem elektrisch isolierenden Material gefüllt oder beschichtet sein. Zum Korrosionsschutz kann die zweite elektrisch leitfähige Schicht mit einer korrosionsbeständigen Metallschicht beschichtet sein, wie etwa einer NiAu-Oberfläche. Das Füllen oder Beschichten der Durchgangslöcher mit einem zweckdienlichen Material kann dabei helfen, die zweite elektrisch leitfähige Schicht vor Korrosion zu schützen.
  • Eine dritte elektrisch leitfähige Schicht kann auf die Oberfläche der Pressmassenschicht gegenüber der Oberfläche aufgebracht sein, auf der die erste elektrisch leitfähige Schicht aufgebracht ist. Die dritte elektrisch leitfähige Schicht kann mit jeglicher gewünschten. geometrischen Form und jeglicher gewünschten Materialzusammensetzung hergestellt werden. Die dritte elektrisch leitfähige Schicht kann beispielsweise aus linearen Leiterbahnen oder besonderen Formen, beispielsweise zum Ausbilden von Induktionsspulen, gebildet sein, kann jedoch außerdem in Form einer Schicht sein, die einen Bereich abdeckt. Jegliches elektrisch leitfähige Material, wie etwa Metalle, beispielsweise Aluminium, Gold oder Kupfer, Metalllegierungen oder organische Leiter, kann als Material benutzt werden. Die dritte elektrisch leitfähige Schicht kann mit der zweiten elektrisch leitfähigen Schicht und/oder dem Lötmaterial, das in den Durchgangslöchern angeordnet ist, in Kontakt stehen. Die dritte elektrisch leitfähige Schicht kann es ermöglichen, den Halbleiterchip von der Oberseite des Geräts zu kontaktieren.
  • 1 stellt schematisch ein Gerät 100-1 gemäß einer Ausführungsform dar. Ein erster Halbleiterchip 101 ist in einer Pressmassenschicht 102 eingebettet. Die Pressmassenschicht 102 kann über beide Seiten der größeren Abmessung des Halbleiterchips 100 hinaus verlaufen. Ein Durchgangsloch 103 befindet sich in der Pressmassenschicht 102 und kann von einer Hauptfläche 104 der Pressmassenschicht 102 zu ihrer anderen Hauptfläche 105 verlaufen. Das Durchgangsloch 103 ist mit einem Lötmaterial 106 gefüllt. Eine erste elektrisch leitfähige Schicht 107 ist auf die Pressmassenschicht 102 aufgebracht. Die erste elektrisch leitfähige Schicht 107 kann durch eine oder mehrere Leiterbahnen ausgeführt sein. Die erste elektrisch leitfähige Schicht 107 kann eine Kontaktstelle 108 des ersten Halbleiterchips 101 elektrisch an das Lötmaterial 106 koppeln, das in dem Durchgangsloch 103 angeordnet ist. Die Oberfläche des ersten Halbleiterchips 101, auf der sich die Kontaktfläche 108 befindet, kann die aktive Hauptfläche des ersten Halbleiterchips 101 sein. Eine dielektrische Schicht 109 kann zwischen der aktiven Hauptfläche des ersten Halbleiterchips 101 und der ersten elektrisch leitfähigen Schicht 107 vorgesehen sein. Die dielektrische Schicht 109 ist an der Position der Kontaktstelle 108 geöffnet, um zu ermöglichen, dass eine Verbindung zwischen der Kontaktstelle 108 und der Leiterbahn 107 hergestellt wird.
  • 2 stellt schematisch ein Gerät 100-2 gemäß einer weiteren Ausführungsform dar. Das Gerät 100-2 ist in vieler Hinsicht mit dem Gerät 100-1, das in 1 dargestellt ist, identisch. Im Gegensatz zu dem Gerät 100-1 muss das Durchgangsloch 103 des Geräts 100-2 jedoch nicht notwendigerweise mit einem Lötmaterial gefüllt sein. Anstelle des Lötmaterials kann das Durchgangsloch 103 ungefüllt sein oder kann mit einem anderen Material 106 gefüllt sein, insbesondere einem elektrisch isolierenden Material. Ferner ist die Oberfläche des Durchgangslochs 103 mit einer zweiten elektrisch leitfähigen Schicht 110 beschichtet. Die erste und zweite elektrisch leitfähige Schicht 107 und 110 können miteinander verbunden sein.
  • 3 stellt schematisch ein Gerät 100-3 dar, das eine Entwicklung der Geräte 100-1 und 100-2 ist, die in 1 und 2 dargestellt sind. Das Gerät 100-3 ist mit einer dritten elektrisch leitfähigen Schicht 111 ausgestattet, die über der Hauptfläche 104 der Pressmassenschicht 102 angeordnet ist. Die dritte elektrisch leitfähige Schicht 111 ist mit der zweiten elektrisch leitfähigen Schicht 110, die die Oberfläche des Durchgangslochs 103 beschichtet, und/oder dem Material 106, das in dem Durchgangsloch 103 abgeschieden ist, elektrisch verbunden. Zudem ist eine dielektrische Schicht 112 auf die Leiterbahnen 107 aufgebracht. In der dielektrischen Schicht 112 sind Öffnungen zum Ausbilden externer Kontaktstellen 113 mit den zugrunde liegenden Leiterbahnen 107 vorgesehen. Als Alternative zu den externen Kontaktstellen 113 sind Kontaktringe oder andere Formen möglich. In dem Bereich der elektrisch leitfähigen Durchführung können die elektrisch leitfähigen Schichten 107 und 111 außerdem durch eine Lötstoppmaske abgedeckt sein.
  • Die erste elektrisch leitfähige Schicht 107 bildet zusammen mit den dielektrischen Schichten 109 und 112 eine Umverteilungsschicht aus. Die dielektrische Schicht 109 verhindert Kurzschlüsse der Leiterbahnen 107 mit der aktiven Hauptfläche des ersten Halbleiterchips 101. Die erste elektrisch leitfähige Schicht 107 koppelt die Kontaktstellen 108 des ersten Halbleiterchips 101 an die externen Kontaktstellen 113. Die externen Kontaktstellen 113 ermöglichen es, den ersten Halbleiterchip 101 von außerhalb des Geräts 100-3 zu kontaktieren. Die dielektrische Schicht 112 schützt die Leiterbahnen 107 und kann als Lötstoppschicht ausgeführt sein, falls Lotabscheidungen, beispielsweise Lötkugeln, auf den externen Kontaktstellen 113 angeordnet sind. Es ist zu beachten, dass die Anzahl der Schichten der Umverteilungsschicht nicht auf drei beschränkt ist. Zum Ermöglichen einer Gestaltung, bei der die Leiterbahnen 107 einander überkreuzen, können weitere Metallisierungsschichten und dielektrische Schichten vorgesehen sein. Außerdem kann eine weitere dielektrische Schicht zwischen der dritten elektrisch leitfähigen Schicht 111 und der Pressmassenschicht 102 angeordnet sein. Ferner kann die erste elektrisch leitfähige Schicht 111 außerdem durch eine dielektrische Schicht 114 geschützt sein. Die dielektrische Schicht 114 kann ebenfalls Öffnungen zum Ausbilden externer Kontaktstellen 115 auf der Oberseite des Geräts 100-3 aufweisen. Die externen Kontaktstellen 115 können über die zweite elektrisch leitfähige Schicht 110, die die Oberfläche der Durchgangslöcher 103 beschichtet, und/oder das Material 106, beispielsweise Lot, das in den Durchgangslöchern 103 abgeschieden ist, elektrisch an die Kontaktstellen 108 des ersten Halbleiterchips 101 gekoppelt sein. Die dielektrischen Schichten 109, 112 und 114 können aus jeglichem elektrisch isolierenden Material, beispielsweise Siliziumnitrid oder Photoresist (Photowiderstand), hergestellt sein.
  • Es kann vorgesehen sein, dass sich die externen Kontaktstellen 113 nicht direkt unter den Durchgangslöchern 103 befinden, sondern stattdessen von den Durchgangslöchern 103 weg verschoben sind. Dies kann verhindern, dass das Lötmaterial 106, das in den Durchgangslöchern 103 abgeschieden ist, aus den Durchgangslöchern 103 austritt, wenn das Lot, das auf den externen Kontaktstellen 113 abgeschieden ist, geschmolzen wird.
  • Die Pressmassenschicht 102 ermöglicht, dass die Umverteilungsschichten über den ersten Halbleiterchip 101 hinaus verlaufen. Die externen Kontaktstellen 113 und/oder 115 müssen daher nicht im Bereich des ersten Halbleiterchips 101 angeordnet sein, sondern können über einen größeren Bereich verteilt sein. Der vergrößerte Bereich, der aufgrund der Pressmassenschicht 102 zur Anordnung der externen Kontaktstellen 113 und 115 verfügbar ist, bedeutet, dass die externen Kontaktstellen 113 und 115 nicht nur in einem großen Abstand voneinander angeordnet sein können, sondern dass die maximale Anzahl externer Kontaktstellen 113 und 115, die dort angeordnet sein können, im Vergleich zu der Situation ebenfalls erhöht ist, in der die externen Kontaktstellen 113 und 115 innerhalb des Bereichs der Hauptflächen des ersten Halbleiterchips 101 angeordnet sind. Der Abstand zwischen benachbarten Kontaktstellen 113 und/oder 115 kann im Bereich zwischen 100 und 600 μm und insbesondere im Bereich zwischen 300 und 500 μm liegen.
  • 4A stellt schematisch ein Gerät 100-3 dar, das auf ein anderes Gerät 100-3 gestapelt ist. Die externen Kontaktstellen 113 des oberen Geräts 100-3 und die externen Kontaktstellen 115 des unteren Geräts 100-3 sind derart angeordnet, dass sie durch Lötperlen oder Lötkugeln 116 miteinander verbunden sein können. Andere Variationen von lotbasierten Zusammenschaltungen, wie et wa dünne Schichten aus Lötmaterial oder Halbkugeln (Lötmaterial in der Form eines Kugelsegments), können auf den Anschlussflächen angeordnet sein. Derartige Zusammenschaltungen haben eine verminderte Stapelhöhe zur Folge. Es können außerdem andere Zusammenschaltungsverfahren, wie etwa leitfähige Klebstoffe, anisotrop leitfähige Materialien oder Diffusionslötmaterialien, angewendet sein. Das Aufeinanderstapeln von Geräten führt zu einer höheren Systemintegration. Die vertikalen Kontakte in den Durchgangslöchern 103 der Pressmassenschicht 102 ermöglichen es, kurze elektrische Verbindungen zwischen den aufeinander gestapelten Geräten zu erzeugen. Ferner können die vertikalen Kontakte in den Durchgangslöchern 103 dabei helfen, die durch die Halbleiterchips 101 erzeugte Hitze durchzuleiten und abzuführen. Für den Fachmann ist offensichtlich, dass die gestapelten Geräte 100-3, die in 4A dargestellt sind, nur als beispielhafte Ausführungsform beabsichtigt sind und zahlreiche Variationen möglich sind. Beispielsweise können andere Gerätearten als das Gerät 100-3 auf das Gerät 100-3 gestapelt sein.
  • 4B stellt schematisch zwei mögliche Draufsichten des Geräts 100-3 dar. Auf der linken Seite von 4B ist eine Ausführungsform des Geräts 100-3 dargestellt, in der die externen Kontaktstellen 115 über den Durchgangslöchern 103 angeordnet sind. Auf der rechten Seite von 4B ist eine Ausführungsform des Geräts 100-3 dargestellt, in der mindestens einige der externen Kontaktstellen 115 nicht über den Durchgangslöchern 103 angeordnet sind. Die externen Kontaktstellen 115, die nicht über den Durchgangslöchern 103 angeordnet sind, sind über die dritte elektrisch leitfähige Schicht 111 an die jeweiligen Durchgangslöcher 103 gekoppelt. Einige der externen Kontaktstellen 115 sind über dem ersten Halbleiterchip 101 angeordnet. Die externen Kontaktstellen 115 können eine vollständige oder depopulierte Anschlussflächengruppierung auf dem Gerät 100-3 ausbilden.
  • 5A bis 5L stellt schematisch ein Verfahren zur Erzeugung eines Geräts 100-3 dar, von dem ein Querschnitt in 5L dargestellt ist. Wie in 5A dargestellt, werden Halbleiterchips, die zum Fertigen des Geräts 100-3 benutzt werden, auf einem Wafer 117 gefertigt, der aus Halbleitermaterial hergestellt ist. Nach dem Zersägen des Wafers 117 und damit Trennen der einzelnen Halbleiterchips werden der erste Halbleiterchip 101 und ein zweiter Halbleiterchip 118 auf einen Träger 119 mit größerer Beabstandung als in dem Waferverbund versetzt (siehe 5B). Zur Anbringung der Halbleiterchips 101 und 118 an dem Träger 119 kann vor dem Anbringen der Halbleiterchips 101 und 118 beispielsweise ein doppelseitiges Klebeband auf den Träger 119 laminiert werden (in 5B nicht gezeigt). Alternativ können andere Arten von Anbringungsmaterialien verwendet werden.
  • Die Halbleiterchips 101 und 118 können auf demselben Wafer hergestellt worden sein, können jedoch alternativ auf verschiedenen Wafern hergestellt worden sein. Ferner können die Halbleiterchips 101 und 118 physisch identisch sein, können jedoch außerdem unterschiedliche integrierte Schaltungen enthalten. Die aktiven Hauptflächen der Halbleiterchips 101 und 118 können dem Träger 119 zugekehrt sein, wenn sie an dem Träger 119 angebracht sind.
  • Nach dem Anbringen der Halbleiterchips 101 und 118 auf dem Träger 119 werden sie durch Formen (Molding) unter Benutzung einer thermoplastischen oder wärmehärtenden Pressmasse 102 eingekapselt (siehe 5B). Die Lücken zwischen den Halbleiterchips 101 und 118 werden ebenfalls mit der Pressmasse 102 gefüllt. Die Stärke der Pressmassenschicht 102 kann im Bereich zwischen 200 und 800 μm liegen.
  • Die mit der Pressmasse 102 bedeckten Halbleiterchips 101 und 118 werden von dem Träger 119 gelöst, und das Klebeband wird von den Halbleiterchips 101 und 118 sowie von der Pressmassenschicht 102 abgezogen. Das Klebeband kann Thermo-Release-Eigenschaften (Wärme-Ablöse-Eigenschaften) aufweisen, die die Beseitigung des Klebebands während einer Wärmebehandlung ermöglichen. Die Beseitigung des Klebebands von dem Träger 119 wird bei einer zweckdienlichen Temperatur ausgeführt, die von den Thermo-Release-Eigenschaften des Klebebands abhängt und üblicherweise über 150°C, insbesondere ungefähr 200°C beträgt. Nach der Beseitigung des Trägers 119 sind die Halbleiterchips 101 und 118 durch die Pressmassenschicht 102 zusammengehalten.
  • Wie in 5D dargestellt, sind Durchgangslöcher 103 in der Pressmassenschicht 102 ausgebildet. Die Durchgangslöcher 103 reichen von der Oberseite 104 der Pressmassenschicht 102 hinunter zu ihrer Unterseite 105. Die Durchgangslöcher 103 können durch einen Laserstrahl, eine mechanische Bohrung, ein Ätzverfahren, ein Stanzverfahren oder jegliches andere zweckdienliche Verfahren gebohrt werden. Bei Verwendung eines Laserstrahls kann der Laserstrahl eine konische Geometrie aufweisen. Daher kann der Winkel zwischen der Oberseite 104 der Pressmassenschicht 102 und den Seitenwänden der Durchgangslöcher 103 von 90° abweichen.
  • Ein oder mehrere Reinigungsschritte können der Ausbildung der Durchgangslöcher 103 folgen. Beispielsweise kann die Pressmassenschicht 102 zusammen mit den Halbleiterchips 101 und 118 in ein Ultraschallbad getaucht werden, das Wasser und/oder Isopropanol enthält.
  • Vor der Erzeugung der zweiten elektrisch leitfähigen Schicht 110 kann eine Maskierschicht 120 auf den aktiven Hauptflächen der Halbleiterchips 101 und 118 abgeschieden werden (siehe 5E). Die Maskierschicht 120 kann beispielsweise eine Schicht aus Photoresist, Siliziumnitrid oder jeglichem anderen Ätzresist sein.
  • Danach kann die Oberfläche des umgestalteten Wafers mit einer Metallschicht 121 vollständig metallisiert werden, wie in 5F dargestellt. Dazu kann ein standardmäßiges PCB-(Leiterplatten-)Durchgangslochmetallisierungsverfahren angewendet werden. Beispielsweise wird zunächst eine Keimschicht, wie etwa eine Palladiumschicht, auf die Pressmassenschicht 102 abgeschieden. Dann wird eine Schicht aus Kupfer stromlos abgeschieden. Diese Kupferschicht kann eine Stärke von unter 1 μm aufweisen. Danach wird eine weitere Schicht aus Kupfer galvanisch abgeschieden, die eine Stärke von über 5 μm aufweisen kann. Die stromlose Kupferabscheidung kann außerdem ausgelassen werden.
  • Die Metallschicht 121 kann zum Erzeugen der gewünschten Metallstrukturen unter Anwendung von Lithografie- und Ätzschritten strukturiert werden. Als Ergebnis werden die zweiten elektrisch leitfähigen Schichten 110 erhalten, die die Oberflächen der Durchgangslöcher 103 beschichten (siehe 5G). Die zweiten elektrisch leitfähigen Schichten 110 können außerdem die Hauptflächen 104 und 105 der Pressmassenschicht 102 in Bereichen neben den Durchgangslöchern 103 überdecken und Anschlussflächen 122 ausbilden.
  • Es kann außerdem vorgesehen sein, dass ein elektrisch isolierendes Material, wie etwa Epoxid, in die Durchgangslöcher 103 gefüllt wird, die mit der zweiten elektrisch leitfähigen Schicht 110 beschichtet sind. Es kann alternativ vorgesehen sein, dass die beschichteten Durchgangslöcher 103 mit einer weiteren Schicht, wie etwa einer Nickel-Gold-Schicht, beschichtet werden und dass die restlichen Teile der Durchgangslöcher 103 ungefüllt bleiben. Sowohl das elektrisch isolierende Material als auch die weitere Schicht können die zweite elektrisch leitfähige Schicht 110 vor Korrosion schützen.
  • Gemäß einer weiteren Ausführungsform werden die Durchgangslöcher 103 mit einem Lötmaterial 106 gefüllt. Dazu kann ein Flussmittel 123 zusammen mit dem Lötmaterial 106 auf den Anschlussflächen 122 angeordnet werden (siehe 5H).
  • Das Flussmittel 123 kann auf die Anschlussflächen 122 gedruckt werden. Eine Schablone kann über der Pressmassenschicht 102 angeordnet werden, und das Flussmittel 123 kann mit einem Quetscher durch die Schablone gepresst werden. Das Lötmaterial 106 kann auf das Flussmittel 123 gedruckt werden. Alternativ kann ein Bestückungsverfahren oder ein Schüttelverfahren zum Anordnen des Lötmaterials 106 in der Form von Lötkugeln auf den Anschlussflächen 122 angewendet werden. Das Lötmaterial 106 kann eine bleifreie Metalllegierung sein, wie etwa SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu oder SnBi. Das Flussmittel 123 kann beispielsweise ein No-Clean-Flussmittel (Nicht-Sauber-Flussmittel) sein, das während des Lötvorgangs verdampft.
  • Das Flussmittel 123 und das Lötmaterial 106 werden über die Schmelztemperatur des Lötmaterials 106 erhitzt, beispielsweise auf eine Temperatur im Bereich zwischen 160°C und 300°C und insbesondere im Bereich zwischen 180°C und 260°C. Das geschmolzene Lötmaterial 106 fließt dann in die Durchgangslöcher 103 und erstarrt dort (siehe 5I).
  • Die Umverteilungsschichten, zu denen die elektrisch leitfähigen Schichten 107 und 115 sowie die dielektri schen Schichten 109, 112 und 114 gehören, können unter Anwendung von Standardtechniken erzeugt werden (siehe 5J). Beispielsweise kann für die dielektrischen Schichten 109, 112 und 114 Siliziumnitrid auf die Hauptflächen 104 und 105 der Pressmassenschicht 102 gesputtert werden. Die elektrisch leitfähigen Schichten 107 und 115 können durch Metallisierungs- und Strukturierungsschritte ausgebildet werden, beispielsweise in Subtraktions- oder alternativ in Additionsverfahren. Die elektrisch leitfähigen Schichten 107 und 115 sind derart angeordnet, dass sie mit dem Lötmaterial 106 und/oder der zweiten leitfähigen Schicht 110, die die Oberflächen der Durchgangslöcher 103 beschichtet, in Kontakt stehen.
  • Die dielektrischen Schichten 112 und 114 werden an den Positionen der externen Kontaktstellen 113 und 115 geöffnet. Es können Lötkugeln 124 auf den externen Kontaktstellen 113 und/oder 115 angeordnet werden (siehe 5K). Vor oder nach der Anordnung der Lötkugeln 124 werden die Halbleiterchips 101 und 118 durch Teilung der Pressmassenschicht 102, beispielsweise durch Zersägen, voneinander getrennt (siehe 5L).
  • 6A bis 6K stellt schematisch ein weiteres Verfahren für die Erzeugung des Geräts 100-3 dar. Das in 6A bis 6K dargestellte Erzeugungsverfahren ist in vieler Hinsicht mit dem Erzeugungsverfahren, das in 5A bis 5L dargestellt ist, identisch (siehe beispielsweise 6A bis 6C). Im Gegensatz zu dem Erzeugungsverfahren in 5A bis 5L werden die Umverteilungsschichten, zu denen die elektrisch leitfähigen Schichten 107 und 115 sowie die dielektrischen Schichten 109, 112 und 114 gehören, auf der Pressmassenschicht 102 abgeschieden (siehe 6D), bevor die Durchgangslöcher 103 erzeugt werden (siehe 6E) und die ersten elektrisch leitfähigen Schichten 110, die die Oberflächen der Durchgangslöcher 103 beschichten, erzeugt werden (siehe 6F und 6G).
  • 7A bis 7J stellt schematisch eine weitere Variation des Verfahrens zum Erzeugen des Geräts 100-3 dar. Im Gegensatz zu dem Erzeugungsverfahren gemäß 5A bis 5L werden die dielektrischen Schichten 109 und 114 vor der Erzeugung der Durchgangslöcher 103 (siehe 7E) auf der Pressmassenschicht 102 abgeschieden (siehe 7D). Nach der Erzeugung der Durchgangslöcher 103 wird die Metallschicht 121 abgeschieden (siehe 7F) und strukturiert (siehe 7G). Dadurch werden die elektrisch leitfähigen Schichten 107, 110 und 111 gleichzeitig erzeugt. Die drei elektrisch leitfähigen Schichten 107, 110 und 111 können durch stromlose Abscheidung einer Keimschicht, stromlose Abscheidung einer dünnen und fortlaufenden Kupferschicht und galvanische Abscheidung einer anderen Metallschicht erzeugt werden. Ferner ist zu beachten, dass die dielektrischen Schichten 109 und 114 außerdem ausgelassen werden können.
  • Nach der Erzeugung der elektrisch leitfähigen Schichten 107, 110 und 111 können weitere dielektrische Schichten 112 und 125 abgeschieden werden (siehe 7I), und das Lötmaterial 106 kann wie oben beschrieben in die Durchgangslöcher 106 gefüllt werden (siehe 7H).
  • 8A bis 8C stellt Fotografien eines Querschnitts durch eine Pressmassenschicht dar, in der Durchgangslöcher angeordnet sind. Alle Durchgangslöcher sind mit einer Kupferschicht beschichtet, einige der Durchgangslöcher sind mit Lötmaterial gefüllt.
  • Zudem könnte, obgleich ein bestimmtes/er Merkmal oder Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein könnte, nach Wunsch und für jegliche vorge gebene oder besondere Anwendung ein derartiges/er Merkmal oder Aspekt mit einem oder mehreren Merkmalen oder Aspekten der anderen Implementierungen kombiniert sein. Ferner ist in dem Ausmaß, in dem die Begriffe „enthalten", „aufweisen", „mit" oder andere Varianten davon in entweder der detaillierten Beschreibung oder den Ansprüchen benutzt sind, beabsichtigt, dass derartige Begriffe ähnlich wie der Begriff „umfassen" einschließlich sind. Die Begriffe „gekoppelt" und „verbunden" könnten zusammen mit Ableitungen benutzt worden sein. Es versteht sich, dass diese Begriffe zur Angabe benutzt sein könnten, dass zwei Elemente ohne Rücksicht darauf zusammenwirken oder aufeinander wirken, ob sie in direktem physischem oder elektrischem Kontakt stehen oder nicht miteinander in Kontakt stehen. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert sein könnten. Außerdem ist mit dem Begriff "beispielhaft" lediglich „als Beispiel" gemeint, statt das Beste oder das Optimale. Es versteht sich außerdem, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen in Bezug zueinander aus Gründen der Einfachheit und leichten Verständlichkeit dargestellt sind, und dass tatsächliche Abmessungen wesentlich von den hierin dargestellten abweichen könnten.
  • Obgleich hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, wird der Durchschnittsfachmann verstehen, dass eine Vielfalt alternativer und/oder äquivalenter Implementierungen die dargestellten und beschriebenen spezifischen Ausführungsformen ersetzen kann, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Mit dieser Anmeldung ist beabsichtigt, jegliche Adaptionen oder Variationen der hierin besprochenen, spezifischen Ausführungsformen abzudecken. Es ist daher beabsichtigt, dass diese Erfin dung nur durch die Ansprüche und deren Äquivalente beschränkt ist.

Claims (27)

  1. Gerät, aufweisend: einen ersten Halbleiterchip; eine Pressmassenschicht, die den ersten Halbleiterchip einbettet; eine erste elektrisch leitfähige Schicht, die auf die Pressmassenschicht aufgebracht ist; ein Durchgangsloch, das in der Pressmassenschicht angeordnet ist; und ein Lötmaterial, das das Durchgangsloch füllt.
  2. Gerät nach Anspruch 1, wobei die erste elektrisch leitfähige Schicht elektrisch an das Lötmaterial gekoppelt ist.
  3. Gerät nach Anspruch 1, wobei eine zweite elektrisch leitfähige Schicht eine Oberfläche des Durchgangslochs bedeckt.
  4. Gerät nach Anspruch 3, wobei die zweite elektrisch leitfähige Schicht zu einer ersten Hauptfläche der Pressmassenschicht reicht.
  5. Gerät nach Anspruch 3, wobei die zweite elektrisch leitfähige Schicht eine Fläche auf der ersten Hauptfläche der Pressmassenschicht ausbildet.
  6. Gerät nach Anspruch 1, wobei die erste elektrisch leitfähige Schicht über einer Aktivfläche des ersten Halbleiterchips angeordnet ist.
  7. Gerät nach Anspruch 1, wobei eine Fläche des ersten Halbleiterchips gegenüber der aktiven Fläche und Seitenflächen des ersten Halbleiterchips von der Pressmasse umgeben sind.
  8. Gerät nach Anspruch 1, ferner aufweisend einen zweiten Halbleiterchip, wobei der erste und zweite Halbleiterchip übereinander gestapelt sind.
  9. Gerät nach Anspruch 8, wobei der erste Halbleiterchip über das Lötmaterial elektrisch an den zweiten Halbleiterchip gekoppelt ist.
  10. Gerät, aufweisend: einen ersten Halbleiterchip; eine Pressmassenschicht, die den ersten Halbleiterchip einbettet; eine erste elektrisch leitfähige Schicht, die auf die Pressmassenschicht aufgebracht ist; ein Durchgangsloch, das in der Pressmassenschicht angeordnet ist; und eine zweite elektrisch leitfähige Schicht, die eine Oberfläche des Durchgangslochs bedeckt.
  11. Gerät nach Anspruch 10, wobei die erste elektrisch leitfähige Schicht elektrisch an die zweite elektrisch leitfähige Schicht gekoppelt ist.
  12. Gerät nach Anspruch 10, wobei die zweite elektrisch leitfähige Schicht zu einer ersten Hauptfläche der Pressmassenschicht reicht.
  13. Gerät nach Anspruch 10, wobei die zweite elektrisch leitfähige Schicht eine Fläche auf der ersten Hauptfläche der Pressmassenschicht ausbildet.
  14. Gerät nach Anspruch 10, ferner aufweisend ein elektrisch isolierendes Material, das das Durchgangsloch füllt.
  15. Gerät nach Anspruch 10, ferner aufweisend einen zweiten Halbleiterchip, wobei der erste und zweite Halbleiterchip übereinander gestapelt sind.
  16. Gerät nach Anspruch 15, wobei der erste Halbleiterchip über das Lot elektrisch an den zweiten Halbleiterchip gekoppelt ist.
  17. Verfahren, aufweisend: Bedecken eines ersten Halbleiterchips mit einer Pressmasse; Ausbilden eines Durchgangslochs in der Pressmasse; und Abscheiden eines Lötmaterials in das Durchgangsloch.
  18. Verfahren nach Anspruch 17, wobei der erste Halbleiterchip auf einem Träger angeordnet wird, bevor der erste Halbleiterchip mit der Pressmasse bedeckt wird, und der Träger danach entfernt wird.
  19. Verfahren nach Anspruch 17, wobei eine elektrisch leitfähige Schicht auf die Pressmasse aufgebracht wird.
  20. Verfahren nach Anspruch 17, wobei ein zweiter Halbleiterchip mit der Pressmasse bedeckt wird und der erste und zweite Halbleiterchip durch Teilen der Pressmasse getrennt werden.
  21. Verfahren nach Anspruch 17, wobei zur Abscheidung des Lötmaterials in dem Durchgangsloch ein Lötdepot über dem Durchgangsloch angeordnet und geschmolzen wird.
  22. Verfahren, aufweisend: Bedecken eines ersten Halbleiterchips mit einer Pressmasse; Ausbilden eines Durchgangslochs in der Pressmasse; Erzeugen einer ersten elektrisch leitfähigen Schicht auf einer Fläche der Pressmasse; und Erzeugen einer zweiten elektrisch leitfähigen Schicht auf einer Oberfläche des Durchgangslochs.
  23. Verfahren nach Anspruch 22, wobei das Durchgangsloch vor der Erzeugung der ersten elektrisch leitfähigen Schicht in der Pressmasse ausgebildet wird.
  24. Verfahren nach Anspruch 22, wobei das Durchgangsloch nach der Erzeugung der ersten elektrisch leitfähigen Schicht in der Pressmasse ausgebildet wird.
  25. Verfahren nach Anspruch 22, wobei eine Metallschicht auf der Pressmasse abgeschieden wird und die erste und zweite elektrisch leitfähige Schicht durch Strukturieren der Metallschicht erzeugt werden.
  26. Verfahren nach Anspruch 22, wobei der Halbleiterchip auf einem Träger angeordnet wird, bevor der Halbleiterchip mit der Pressmasse bedeckt wird, und der Träger danach beseitigt wird.
  27. Gerät, aufweisend: einen ersten Halbleiterchip; eine Pressmassenschicht, die den ersten Halbleiterchip einbettet; eine erste elektrisch leitfähige Schicht, die auf die Pressmassenschicht des ersten Halbleiterchips aufgebracht ist; einen zweiten Halbleiterchip; eine Pressmassenschicht, die den zweiten Halbleiterchip einbettet; eine erste elektrisch leitfähige Schicht, die auf die Pressmassenschicht des zweiten Halbleiterchips aufgebracht ist; wobei der erste und zweite Halbleiterchip übereinander gestapelt sind; und Mittel zum elektrischen Koppeln des zweiten Halbleiterchips an den ersten Halbleiterchip.
DE102008028072.0A 2007-07-02 2008-06-12 Verfahren zum Herstellen von Halbleitervorrichtungen Expired - Fee Related DE102008028072B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/772,539 US8829663B2 (en) 2007-07-02 2007-07-02 Stackable semiconductor package with encapsulant and electrically conductive feed-through
US11/772,539 2007-07-02

Publications (2)

Publication Number Publication Date
DE102008028072A1 true DE102008028072A1 (de) 2009-01-22
DE102008028072B4 DE102008028072B4 (de) 2018-01-11

Family

ID=40149230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008028072.0A Expired - Fee Related DE102008028072B4 (de) 2007-07-02 2008-06-12 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (3)

Country Link
US (2) US8829663B2 (de)
CN (1) CN101339927A (de)
DE (1) DE102008028072B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093711B2 (en) 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
DE102010016696B4 (de) * 2009-05-15 2014-10-09 Infineon Technologies Ag Halbleiter-Bauelement
DE102017117810B4 (de) 2016-09-09 2022-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102014019414B4 (de) 2014-01-17 2023-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out-Gehäuse und Verfahren zu seiner Herstellung

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7727887B2 (en) 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US9293401B2 (en) * 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
EP2239767A1 (de) * 2009-04-08 2010-10-13 Nxp B.V. Verpackung für ein Halbleiterbauelement und deren Herstellung
DE102009002376A1 (de) * 2009-04-15 2010-10-21 Robert Bosch Gmbh Multichip-Sensormodul und Verfahren dessen Herstellung
US8125072B2 (en) 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
TWI555100B (zh) * 2010-07-26 2016-10-21 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102376592B (zh) * 2010-08-10 2014-05-07 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
US8623702B2 (en) 2011-02-24 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming conductive THV and RDL on opposite sides of semiconductor die for RDL-to-RDL bonding
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US8558389B2 (en) * 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20130186676A1 (en) * 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
TWI497645B (zh) * 2012-08-03 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102928621B (zh) * 2012-10-22 2014-06-18 中北大学 一种高量程加速度传感器封装中的平面互连结构及方法
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9240381B2 (en) * 2013-09-24 2016-01-19 Nanya Technology Corporation Chip package and method for forming the same
US9368425B2 (en) 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
US9929126B2 (en) 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
JP2015228455A (ja) * 2014-06-02 2015-12-17 株式会社東芝 半導体装置及びその製造方法
CN113035851B (zh) 2014-06-18 2022-03-29 艾克斯展示公司技术有限公司 微组装led显示器
US10056352B2 (en) 2014-07-11 2018-08-21 Intel IP Corporation High density chip-to-chip connection
TWI614870B (zh) * 2014-07-25 2018-02-11 Siliconware Precision Industries Co., Ltd. 封裝結構及其製法
TWI559413B (zh) * 2014-07-25 2016-11-21 力智電子股份有限公司 可攜式裝置及其積體電路的封裝結構、封裝體與封裝方法
TWI591796B (zh) * 2014-10-09 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
TWI654723B (zh) * 2015-02-06 2019-03-21 矽品精密工業股份有限公司 封裝結構之製法
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US9837367B1 (en) * 2016-10-19 2017-12-05 International Business Machines Corporation Fabrication of solder balls with injection molded solder
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
EP3396329A1 (de) 2017-04-28 2018-10-31 Sensirion AG Sensorpaket
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN110299328B (zh) * 2018-03-21 2021-08-13 华为技术有限公司 一种堆叠封装器件及其封装方法
TWI718011B (zh) 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
CN112216666B (zh) * 2019-07-11 2022-06-14 珠海格力电器股份有限公司 元器件电性连接方法及芯片封装
US11088141B2 (en) 2019-10-03 2021-08-10 Nanya Technology Corporation Semiconductor device and method for fabricating the same
DE102020119849A1 (de) * 2020-07-28 2022-02-03 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
CN113725174A (zh) * 2021-08-24 2021-11-30 日月光半导体制造股份有限公司 半导体封装装置、其制造方法及工装
CN114945252B (zh) * 2022-04-28 2023-11-10 四会富仕电子科技股份有限公司 一种金属填通孔的方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8403968D0 (en) 1984-02-15 1984-03-21 Heraeus Gmbh W C Chip resistors
DD248907A1 (de) 1986-05-05 1987-08-19 Robotron Elektronik Bauelementetraegerplatte zur montage von halbleiterchips im scheibenverband
US5262927A (en) 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5646067A (en) 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US7264698B2 (en) 1999-04-13 2007-09-04 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
EP2265101B1 (de) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
US6486415B2 (en) 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Industrial Co Ltd Circuit component built-in module and method of manufacturing the same
TW560020B (en) 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
DE10223203B4 (de) 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
KR20040026530A (ko) 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US20100098863A1 (en) * 2003-03-12 2010-04-22 University Of Missouri Process for spontaneous deposition from an organic solution
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
KR100497111B1 (ko) 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
KR100541087B1 (ko) 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
TWI245397B (en) 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadframe with a chip pad for double side stacking and method for manufacturing the same
US20060024861A1 (en) * 2004-07-30 2006-02-02 International Business Machines Corporation Interposer structures and improved processes for use in probe technologies for semiconductor manufacturing
US7323762B2 (en) 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
US20060211233A1 (en) 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
DE102005043557B4 (de) 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US7884464B2 (en) * 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate
TW200805682A (en) 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
US20080142941A1 (en) * 2006-12-19 2008-06-19 Advanced Chip Engineering Technology Inc. 3d electronic packaging structure with enhanced grounding performance and embedded antenna
US8829663B2 (en) 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093711B2 (en) 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
DE102010000269B4 (de) * 2009-02-02 2021-03-18 Infineon Technologies Ag Halbleiter-Package-on-Package-Stapel
DE102010016696B4 (de) * 2009-05-15 2014-10-09 Infineon Technologies Ag Halbleiter-Bauelement
DE102014019414B4 (de) 2014-01-17 2023-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102017117810B4 (de) 2016-09-09 2022-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung

Also Published As

Publication number Publication date
US8071428B2 (en) 2011-12-06
US20090155956A1 (en) 2009-06-18
CN101339927A (zh) 2009-01-07
DE102008028072B4 (de) 2018-01-11
US8829663B2 (en) 2014-09-09
US20090008793A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE3685647T2 (de) Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102008039389A1 (de) Halbleiterbauelement
DE102014115509A1 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102010064495B3 (de) Halbleiter-Bauelement
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102009044605A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102007040149A1 (de) Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung
DE102011006489A1 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/50 AFI20080917BHDE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021560000

R082 Change of representative
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee