CN111049520A - 数字模拟转换器装置与校正方法 - Google Patents

Abstract

本申请公开了数字模拟转换器装置与校正方法。数字模拟转换器装置包含数字模拟转换器电路系统与校正电路系统。数字模拟转换器电路系统根据输入信号产生第一信号与第二信号。校正电路系统比较第一信号与第二信号以产生校正信号，以根据校正信号校正数字模拟转换器电路系统。校正电路系统在决定校正信号的多个位中的至少一位时重复比较第一信号与第二信号以产生多个比较结果，并根据这些比较结果执行统计运算以调整至少一个位，且至少一个位的数量少于该多个位的数量。

Description

数字模拟转换器装置与校正方法

技术领域

本申请是有关于一种数字模拟转换器装置，且特别是有关于使用统计运算的电流导向式数字模拟转换器。

背景技术

数字模拟转换器常见于各种电子装置中。在相关技术中，随着欲处理位数越多，需使用的电路的数量也越多，电路所需的操作时间也将明显变长。

发明内容

为了解决上述问题，本申请的一些实施方式提供一种数字模拟转换器(digital-to-analog converter,DAC)装置，其包含DAC电路系统与校正电路系统。DAC电路系统根据输入信号的多个最低有效位产生第一信号，并根据输入信号的多个最高有效位产生第二信号。校正电路系统比较第一信号与第二信号以产生一校正信号，以根据校正信号校正DAC电路系统。校正信号具有多个位，校正电路系统在决定该多个位中的至少一个位时重复比较第一信号与第二信号以产生多个比较结果，并根据该多个比较结果执行统计运算以调整至少一个位，且至少一个位的数量少于该多个位的数量。

本申请的一些实施方式提供一种校正方法，其包含下列操作：藉由DAC电路系统根据输入信号的多个最低有效位产生第一信号，并根据输入信号的多个最高有效位产生第二信号；比较第一信号与第二信号以产生校正信号，以根据校正信号校正DAC电路系统；以及在决定校正信号的多个位中的至少一个位时，重复比较第一信号与第二信号以产生多个比较结果，并根据该多个比较结果执行统计运算以调整至少一个位，且至少一个位的数量少于该多个位的数量。

综上所述，本申请提供的DAC装置与校正方法可利用统计运算调整部分位。如此一来，可节省校正过程的操作时间，并同时提升校正的精确度来改善DAC装置的输出解析度。

附图说明

图1为根据一些实施例所绘示的数字模拟转换器(digital-to-analogconverter,DAC)装置的示意图；

图2为根据一些实施例所绘示图1中的多个DAC电路中的电流源电路的设置示意图；

图3为根据一些实施例所绘示的一种校正方法的流程图；

图4为根据一些实施例所绘示图3中的一操作的示意图；

图5为根据一些实施例所绘示执行多数决运算的示意图；以及

图6为根据一些实施例所绘示执行权重运算的示意图。

具体实施方式

于本文中，用语『电路系统(circuitry)』泛指包含一个或多个电路(circuit)所形成的单一系统。用语『电路』泛指由一个或多个电晶体与/或一个或多个主被动元件按一定方式连接以处理信号的物件。

为易于理解，各图式中的类似元件将被指定为相同标号。

图1为根据一些实施例所绘示的数字模拟转换器(digital-to-analogconverter,DAC)装置100的示意图。

DAC装置100包含多工器电路系统110、DAC电路系统120以及校正电路系统130。多工器电路系统110根据模式控制信号CAL输出数据信号DIN或测试信号DT中的一者为输入信号SIN。例如，当模式控制信号CAL具有逻辑值0，DAC装置100操作于一般模式，且多工器电路系统110输出数据信号DIN为输入信号SIN。或者，当模式控制信号CAL具有逻辑值1，DAC装置100操作于校正模式，且多工器电路系统110输出测试信号DT为输入信号SIN。

DAC电路系统120耦接至输入电路系统110，以接收输入信号SIN。DAC电路系统120包含多个DAC电路121与122以及电阻RO1～RO2。DAC电路121根据输入信号SIN中的N个最低有效位(least significant bit,LSB)产生信号AO1。DAC电路122根据输入信号SIN的M个最高有效位(most significant bit,MSB)产生信号AO2。

于一些实施例中，DAC电路系统120可由电流导向式(current-steering)DAC电路实现。电流导向式DAC电路可由多个电流源电路实施，其可依据输入信号SIN启动，以输出相应的电流信号来作为信号AO1或AO2。电阻RO1～RO2分别耦接至多个DAC电路121与122的多个输出端OP与ON，以将多个信号AO1与AO2的总和转换成电压形式的模拟输出SOUT。

于一些实施例中，DAC装置100更包含多个开关SW1～SW2。开关SW1与SW2分别耦接至DAC电路系统120的多个输出端以及电阻RO1～RO2。当操作于校正模式时，开关SW1～SW2响应于模式控制信号CAL’而不导通，其中模式控制信号CAL’为模式控制信号CAL的互补信号。如此，于校正模式下，信号AO1与AO2可正确地传送至侦测电路131。或者，当操作于一般模式时，开关SW1～SW2响应于模式控制信号CAL’导通。如此，于一般模式时，信号AO1～AO2可传送至电阻RO1～RO2。

于一些实施例中，校正电路系统130耦接至DAC电路系统120，并在校正模式下基于信号AO1与AO2校正DAC电路122。于一些实施例中，校正电路系统130包含侦测电路131、数字控制器电路132以及DAC电路133。

侦测电路131耦接至DAC电路121～122的多个输出端OP与ON，以接收信号AO1与AO2。于一些实施例中，侦测电路131用于比较信号AO1与信号AO2，以产生侦测信号SD。侦测信号SD用于指示信号AO1与信号AO2的比较结果。于一些实施例中，侦测电路131可由电流比较器或量化器等等电路实现，但本申请并不以此为限。

数字控制器电路132耦接至多工器电路系统110与侦测电路131。于一些实施例中，数字控制器电路132设置有一记忆体(未绘示)，其储存预设的测试信号DT(与/或后述提及的预设时间值TH)，以在操作模式下提供测试信号DT至多工器电路系统110。于一些实施例中，数字控制器电路132更响应于侦测信号SD来执行一校正运算，以产生校正信号S1。

例如，数字控制器电路132可根据侦测信号SD执行一逐步逼近法，以决定校正信号S1的多个位B1～BN。于一些实施例中，在决定校正信号S1的最后K个位时，数字控制器电路132还控制侦测电路131重复比较信号AO1与AO2来产生多次比较结果，并根据此些比较结果执行一统计运算来调整这些K个位。于一些实施例中，K为非零的正整数。于一些实施例中，校正信号S1的全部位的数量为N，且K小于N。

于一些实施例中，数字控制器电路132可由数字信号处理电路、一个或多个逻辑电路与/或执行一有限状态机的处理电路等等方式实现，但本申请并不以此为限。

DAC电路133耦接至DAC电路122与数字控制器电路132。于一些实施例中，DAC电路133根据校正信号S1输出补偿信号SP，以校正DAC电路122。例如，若DAC电路122为多个单位电流源所实施的电流导向式DAC，补偿信号SP可直接输入至DAC电路122，以修正其对应单位电流源的偏压。如此，可等效校正DAC电路122所输出的信号AO2。

或者，如图1所示，于一些实施例中，DAC电路133直接耦接至DAC电路122的输出。于此设置方式下，DAC电路133可根据校正信号S1导通对应的电流源电路，以产生对应的电流信号(即补偿信号SP)至DAC电路122的多个输出端OP与ON。如此一来，补偿信号SP可与信号AO2直接相加，以等效修正DAC电路122的偏移。

图2为根据一些实施例中的设置方式所绘示图1中的多个DAC电路121、122以及133中的电流源电路的设置示意图。

于一些实施例中，DAC电路121、122以及133皆可由电流导向式DAC电路实现。于此例中，多个电流源电路121A分别由LSB的多个位L1～L3控制，多个电流源电路122A分别由MSB的多个位M1～M3控制，且多个电流源电路133A分别由校正信号SP中的多个位B1～BN控制。于此些实施例中，DAC电路121中的多个电流源电路121A以及DAC电路122中的多个电流源电路122A之间具有一对应关系。

举例而言，若LSB以二进位编码(binary code)编码且MSB以热码(thermometercode)编码，则多个电流源电路121A的多个电流(后称电流ILSB)依序相差2倍。例如，如图2所示，多个电流源电路121A(如位L1～L3所对应的电流源121A)的电流ILSB依序相差2倍。如图2所示，DAC电路133包含多个电流源电路133A，其电流依序相差2倍(例如为1/2I、1/4I、1/8I、1/16I等等)。于一些实施例中，DAC电路133的解析度高于DAC电路122的解析度。

理想上，多个电流ILSB的总和应等于单一电流源电路122A的电流(后称电流IMSB)。亦即，ΣILSB＝IMSB(后称式1)。然而，由于制程变异等影响，电流IMSB将会出现偏移，使得式1无法成立。在一些实施例中，DAC电路121还包含额外的一电流源电路121B，其电流为I，并由位L4所控制，在此情况下，理想上，ΣILSB＝IMSB。

因此，当操作于校正模式时，数字控制器电路132可输出具有特定位值的测试信号DT。于初次测试时，测试信号DT的低权重位(例如为LSB的位L1～L4)皆为1，而测试信号DT的高权重位(例如为MSB的位M1～M3)中一对应者为1。于此条件下，所有电流源电路121A会导通而输出全部电流ILSB至一输出端(例如为输出端ON)，以作为信号AO1。一对应的电流源电路122A会导通而输出单一电流IMSB至另一输出端(例如为输出端OP)，以作为信号AO2。藉由此设置方式，侦测电路131可比较信号AO1与信号AO2，以确认两者是否符合式1。若不符合式1，侦测电路131可输出相应的侦测信号SD。

再者，数字控制器电路132可响应于侦测信号SD来执行一校正运算(例如为二元搜索法或逐渐逼近法)来决定校正信号S1的多个位B1～BN。至少一个电流源电路133A根据多个位B1～BN导通，以输出对应电流为补偿信号SP。于一些实施例中，补偿信号SP可与信号AO2直接加总，以等效地校正DAC电路122(如图1所示)。换言之，式1可修正为ΣILSB＝IMSB+SP(后称式2)。如此，藉由逐次执行一或多次操作，数字控制器电路132可决定该单一电流源电路133A须修正的偏移量，并记录其对应的校正信号S1至其记忆体(未绘示)内。

当记录到一个电流源电路122A所对应的补偿信号SP后，数字控制器电路132可将测试信号DT的MSB中的该对应者更新为0，并将测试信号DT的MSB中的次一对应者更新为1，并再次执行上述操作。依此类推，数字控制器电路132可藉由查找表等方式纪录所有电流源电路122A所对应的校正信号S1。如此，当有电流源电路122A被启动时，数字控制器电路132可输出对应的校正信号S1，以控制DAC电路133输出补偿信号SP来校正DAC电路122。

为易于理解，图1中的信号AO1～AO2与补偿信号SP以简化方式呈现。于实际应用中，信号AO1可为DAC电路121所输出的多个电流(或电压)信号(如为电流ILSB)的总和，信号AO2可为DAC电路122所输出的多个电流(或电压)信号(如为电流IMSB)的总和，且补偿信号SP可为DAC电路133所输出的多个电流信号的总和。随着信号形式的不同，侦测电路131亦可采用不同电路设置来判断上述式2是否成立。举例而言，当上述信号皆为电流信号时，侦测电路131可由电流比较器以及切换电路实现。切换电路可用来对调信号AO1～AO2所对应的电流信号的传递路径，以利电流比较器获取足够资讯来判断式2是否成立。

图3为根据一些实施例所绘示的一种校正方法300的流程图。于一些实施例中，校正方法300可由图1中的DAC装置100执行。

于操作S310，数字控制器电路132响应于侦测信号SD执行一校正运算，以决定校正信号S1的多个位B1～BN。

图4为根据一些实施例所绘示图3中的操作S310的示意图。于此例中，数字控制器电路132根据侦测信号SD执行一逐渐逼近法，以决定校正信号S1的多个位B1～BN。在执行逐渐逼近法的过程中，数字控制器电路132会进入一位转换阶段。位转换阶段包含多个转换期间P1～PN。每一个转换期间P1～PN用于决定一对应位。例如，位BN于转换期间PN内被决定。

为易于理解，于此例中，N设定为4，但本申请并不以此为限。在转换期间P1时，侦测电路131对信号AO1(相当于ΣILSB)与AO2(相当于IMSB+SP)进行第1次比较，并决定出ΣILSB小于IMSB+SP。侦测电路131产生一对应的侦测信号SD以指示此比较结果。数字控制器电路132响应于侦测信号SD决定校正信号S1的位B1为0。接着，在转换期间P2时，侦测电路131对信号AO1与AO2进行第2次比较，并决定出ΣILSB大于IMSB+SP。数字控制器电路132响应于此次比较结果决定校正信号S1的位B2为1。依此类推，于转换期间P3时，位B3被决定为0，且于转换期间P4时，位B4被决定为1。

继续参照图3，于操作S320，数字控制器电路132响应于侦测信号SD所代表的多次比较结果执行一统计运算，以调整校正信号S1中的倒数K个位。

于操作S330，DAC电路133响应于校正信号S1产生补偿信号SP，以校正DAC电路122。

如先前所述，K小于N。为易于理解，以下段落以K＝1为例说明，但本申请并不以此为限。针对最后1个位B4，数字控制器电路132可控制侦测电路131重复比较信号AO1与信号AO2来产生多次侦测信号SD。依据这些侦测信号SD所分别代表的多个比较结果，数字控制器电路132可执行一统计运算，以调整最后1个位B4。于一些实施例中，统计运算可为多数决运算。或者，于一些实施例中，统计运算可为权重运算。

图5为根据一些实施例所绘示执行多数决运算的示意图。如图5所示，在决定位B4的转换期间P4中，侦测电路131比较5次信号AO1与AO2，以依序产生5个侦测信号SD。响应于此5个侦测信号SD，数字控制器电路132依据校正运算决定出的位B4依序为1、1、1、0、0。于此情形下，由于1的数量较多，数字控制器电路132依据多数决运算决定位B4为1。反的，若决定出的位B4依序为0、1、1、0、0。于此情形下，由于0的数量比较多，故位B4将被决定为0。

图6为根据一些实施例所绘示执行权重运算的示意图。如图6所示，在决定位B4的转换期间P4中，侦测电路131比较5次信号AO1与AO2，以依序产生5个侦测信号SD。

若5个侦测信号SD全为1，数字控制器电路132将位B4编码为2。若5个侦测信号SD中有4个1与1个0，数字控制器电路132将位B4编码为1。若5个侦测信号SD中有3个1与2个0，数字控制器电路132将位B4编码为0.5。若5个侦测信号SD中有2个1与3个0，数字控制器电路132将位B4编码为0.25。若5个侦测信号SD中有1个1与4个0，数字控制器电路132将位B4编码为0。若5个侦测信号SD中有5个0，数字控制器电路132将位B4编码为-1。

于此例中，不同的编码对应于不同的电平。在一些实施例中，DAC电路133包含更多的电流源电路，藉以产生不同编码对应的不同位准，举例来说，DAC电路133还包含具有电流为(1/16)I的第一电流源电路，当位B4编码为2时，两个具有电流为(1/16)I的电流源电路(原本的电流源电路及第一电流源电路)将同时导通，并与MSB对应的电流源电路122A连接至相同的输出端；当位B4编码为-1时，第一电流源电路将导通，但与MSB对应的电流源电路122A连接至不同的输出端；在另一例中，DAC电路133还包含具有电流为(1/32)I的电流源电路，当位B4编码为0.5时，具有电流为(1/32)I的电流源电路将导通，并与MSB对应的电流源电路122A连接至相同的输出端。

相较于图5，位B4可依据多次比较结果被编码为具有多位准(multi-level)的数字码。如此，DAC电路133可产生更精确的补偿信号SP来校正DAC电路122。

于一些相关技术中，为了提高校正的精确度，校正信号的N位(例如为B1～BN)设置以通过多次位转换阶段所产生的多组数字码的平均值决定。举例而言，若校正信号有4位，在该多个技术中，需要1024次位转换阶段来取得1024组数字码(例如B1～B4)，再对此1024组数字码取平均来决定校正信号的4位。如此，整个校正的过程至少耗费1024*4个转换周期。

相较于上述技术，数字控制器电路132仅在决定校正信号的最后K个位时重复进行比较。如此，可降低校正过程所耗费的时间。此外，由于最后K个位所对应的模拟信号(即侦测电路131的输入)相对较小，侦测电路131的比较结果较容易受到噪声影响而出现错误。藉由根据多次比较结果的统计运算来调整最后K个位，可有效降低侦测电路131的错误机率，以提升校正的精确度。于一些实施例中，在决定最后K个位的转换期间中，侦测电路131执行的多次比较操作的次数越高，校正的精确度就越高。于一些实施例中，侦测电路131执行的多次比较操作的次数可依据实际需求(校正时间、准确度等等)预先设置。

于一些实施例中，K的数值可预先设置。换言之，当进入决定K个位的转换期间时，数字控制器电路132开始执行操作S320。

或者，于另一些实施例中，数字控制器电路132可根据侦测信号SD的转态时间(即由逻辑1切换至逻辑0的时间，或由逻辑0切换至逻辑1的时间)决定是否需要执行操作S320。如前所述，最后K个位所对应的模拟信号(即侦测电路131的输入)相对较小，侦测电路131可能会需要较长的操作时间来产生侦测信号SD。等效而言，在决定最后K个位时，侦测信号SD的转态时间可能较长。于一些实施例中，如图1所示，数字控制器电路132可比较侦测信号SD的转态时间与一预定时间值TH。在决定多个位B1～BN中之一者的期间内，若侦测信号SD的转态时间长于预定时间值TH时，数字控制器电路132可决定需执行多次比较来执行统计运算，以调整校正信号S1中的对应位。于一些实施例中，预定时间值TH可依据侦测信号SD对于电流ILSB(如电流I)的转态时间设置，并可依据实际应用调整。

综上所述，本申请提供的DAC装置与校正方法可利用统计运算调整部分位。如此，可节省校正过程的操作时间，并同时提升校正的精确度来改善DAC装置的输出解析度。

上述实施方式用于示例，在不脱离本申请的精神和范围内，当可作各种更动与润饰，因此本申请的保护范围当视后附的申请专利范围所界定者为准。

符号说明

100：数字模拟转换器装置

120：数字模拟转换器电路系统

DT：测试信号

SIN：输入信号

AO1、AO2：信号

MSB：最高有效位

RO1、RO2：电阻

132：数字控制器电路

SD：侦测信号

S1：校正信号

B1～BN：位

TH：预定时间值

133A：电流源电路

I：单位电流

S310、S320、S330：操作

L1～L4：位110：多工器电路系统

130：校正电路系统

DIN：数据信号

CAL、CAL’：模式控制信号

121～122：数字模拟转换器电路

133：数字模拟转换器电路

LSB：最低有效位

SOUT：模拟输出

OP、ON：输出端

131：侦测电路

SP：补偿信号

SW1、SW2：开关

121A、122A：电流源电路

ILSB、IMSB：电流

300：校正方法

P1～P4：转换期间

M1～M3：位

Claims (10)

1.一种数字模拟转换器装置，包含：

一数字模拟转换器电路系统，用以根据一输入信号的多个最低有效位产生一第一信号，并根据该输入信号的多个最高有效位产生一第二信号；以及

一校正电路系统，用以比较该第一信号与该第二信号以产生一校正信号，以根据该校正信号校正该数字模拟转换器电路系统，

其中，该校正信号具有多个位，该校正电路系统还用以在决定该多个位中的至少一个位时重复比较该第一信号与该第二信号以产生多个比较结果，并根据该多个比较结果执行一统计运算以调整该至少一个位，且该至少一个位的数量少于该多个位的数量。

2.根据权利要求1所述的数字模拟转换器装置，其中，该至少一个位为该多个位的最后位。

3.根据权利要求1所述的数字模拟转换器装置，其中该至少一个位包含该多个位的最后K个位，K为一非零正整数。

4.根据权利要求1所述的数字模拟转换器装置，其中，该校正电路系统包含：

一侦测电路，用以比较该第一信号与该第二信号，以产生一侦测信号，该侦测信号用于指示该多个比较结果；

一数字控制器电路，用以根据该侦测信号执行一校正运算以产生该校正信号，其中在决定该至少一个位时，该数字控制器电路还用以根据该侦测信号执行该统计运算，以调整该至少一个位；以及一数字模拟转换器电路，用以根据该校正信号的该多个位产生一补偿信号，以校正该数字模拟转换器电路系统。

5.根据权利要求4所述的数字模拟转换器装置，其中，该统计运算为一多数决运算，且该数字控制器电路根据该侦测信号所指示的该多个比较结果执行该多数决运算，以调整该至少一个位。

6.根据权利要求4所述的数字模拟转换器装置，其中，该统计运算为一权重运算，且该数字控制器电路根据该侦测信号所指示的该多个比较结果执行该权重运算，以调整该至少一个位。

7.根据权利要求6所述的数字模拟转换器装置，其中，该至少一个位被编码为具有多电平的一数字码。

8.根据权利要求4所述的数字模拟转换器装置，其中，该数字控制器电路还用以比较该侦测信号的一转态时间与一预定时间值，以决定是否执行该统计运算。

9.根据权利要求1所述的数字模拟转换器装置，其中，该数字模拟转换器电路系统包含：

一第一数字模拟转换器电路，用以根据该多个最低有效位产生该第一信号；以及

一第二数字模拟转换器电路，用以根据该多个最高有效位产生该第二信号，

其中该第一数字模拟转换器电路与该第二数字模拟转换器电路中每一者皆由一电流导向式数字模拟转换器电路实现。

10.一种校正方法，适用于一数字模拟转换器电路系统，该校正方法包含：

藉由该数字模拟转换器电路系统根据一输入信号的多个最低有效位产生一第一信号，并根据该输入信号的多个最高有效位产生一第二信号；

比较该第一信号与该第二信号以产生一校正信号，以根据该校正信号校正该数字模拟转换器电路系统；以及

在决定该校正信号的多个位中的至少一个位时，重复比较该第一信号与该第二信号以产生多个比较结果，并根据该多个比较结果执行一统计运算以调整该至少一个位，且该至少一个位的数量少于该多个位的数量。

Images