CN102545842B - 滞后装置 - Google Patents

滞后装置 Download PDF

Info

Publication number
CN102545842B
CN102545842B CN201110326720.3A CN201110326720A CN102545842B CN 102545842 B CN102545842 B CN 102545842B CN 201110326720 A CN201110326720 A CN 201110326720A CN 102545842 B CN102545842 B CN 102545842B
Authority
CN
China
Prior art keywords
signal
output signal
scope
logical value
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110326720.3A
Other languages
English (en)
Other versions
CN102545842A (zh
Inventor
若森康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN102545842A publication Critical patent/CN102545842A/zh
Application granted granted Critical
Publication of CN102545842B publication Critical patent/CN102545842B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/12Measuring magnetic properties of articles or specimens of solids or fluids
    • G01R33/123Measuring loss due to hysteresis

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本发明公开了一种根据滞后特性产生输出信号的滞后装置。一种滞后装置根据滞后特性来产生输出信号,该滞后特性相对于输入信号在多个阈值处变化。该滞后装置包括:输入信号调整部,该输入信号调整部输出调整信号,在该调整信号中,对输入信号添加与多个阈值中的每一个相对应的偏移电平;比较器,该比较器基于该调整信号来输出第一信号,该第一信号被二值化;以及确定部,该确定部控制该输入信号调整部以针对该多个阈值的每个切换该偏移电平,获取用于偏移电平的每个切换的第一信号,并且基于与输入信号所属于的范围相关的阈值相对应的第一信号和前一输出信号来产生当前输出信号。

Description

滞后装置
技术领域
本发明涉及滞后装置。
背景技术
在将输入信号与阈值作比较以输出二值化输出信号的比较器中,当输入信号的电平在阈值附近变化时,造成其中输出信号的电平在短时间中变化的震颤。作为用于防止这样的震颤发生的手段,滞后电路是公知的。例如,滞后电路使用两个阈值。用Vref1来指示第一阈值,用Vref2指示第二阈值,并且假定Vref1<Vref2。当输出信号从低电平迁移到高电平时,使用第二阈值Vref2,并且当输出信号从高电平迁移到低电平时,使用第一阈值Vref1。
专利文献1公开了一种磁感测装置,其中,从防止震颤的观点,桥接电路的输出信号被供应到作为一种滞后电路的施密特触发器电路。通常,施密特触发器电路经常由放大器构成,该放大器通过使用运算放大器来进行正反馈,并且经常在考虑到稳定性的情况下对输出级添加齐纳二极管。
[专利文献1]WO2008/099662
然而,在上述桥接电路检测到磁性的存在或不存在的情况下,必须提供与外部磁场的极性的+H相对应的施密特触发器电路以及与外部磁场的极性-H相对应的另一个施密特触发器电路。因此,该电路具有复杂的构造。
在其中施密特触发器电路在低电压下操作的情况下,在施密特触发器电路中调整的阈值电压很低,并且因此,存在由于需要高精度而导致的问题。
发明内容
根据这些情况来实施本发明。本发明的目的在于提供一种滞后装置,其中,可以通过简单的构造来对输出信号施加滞后特性。
为了实现上面的目的,根据本发明,提供了一种根据滞后特性产生输出信号的滞后装置,所述滞后特性相对于输入信号在多个阈值处变化,所述滞后装置包括:
输入信号调整部,所述输入信号调整部输出调整信号,在所述调整信号中,对所述输入信号添加与所述多个阈值中的每一个相对应的偏移电平;
比较器,所述比较器基于所述调整信号来输出第一信号,所述第一信号被二值化;以及
确定部,所述确定部控制所述输入信号调整部以针对所述多个阈值中的每一个切换所述偏移电平,获取用于所述偏移电平的每个切换的所述第一信号,并且基于与所述多个相阈值对应的所述第一信号和前一输出信号来产生当前输出信号。
优选地,所述输入信号调整部产生作为所述调整信号的差分信号;并且所述比较器比较所述差分信号以产生所述第一信号。
优选地,所述确定部输出控制信号,所述控制信号指定与所述多个阈值中的一个相对应的所述偏移电平;并且所述输入信号调整部包括:第一输出端子和第二输出端子,所述第一输出端子和所述第二输出端子输出所述差分信号;四个传感器元件;以及调整部,所述调整部基于所述控制信号切换换与所述多个阈值相对应的所述偏移电平。
根据本发明,还提供了一种根据滞后特性产生输出信号的滞后装置,所述滞后特性相对于输入信号在多个阈值变化,所述滞后装置包括:
阈值选择部,所述阈值选择部选择性地输出所述多个阈值;
比较器,所述比较器将所述输入信号与由所述阈值选择部选择的所述阈值作比较,并且输出被二值化的第一信号;以及
确定部,所述确定部控制所述阈值选择部以切换所述多个阈值,获取用于所述多个阈值的每个切换的所述第一信号,并且基于与所述多个阈值相对应的所述第一信号和前一输出信号来产生当前输出信号。
优选地,当由所述多个阈值进行划分时,所述输入信号被划分为多个范围,将所述输出信号二值化为第一逻辑值和第二逻辑值,在所述多个范围中,将所述输出信号具有所述第一逻辑值的范围设定为第一逻辑值范围,将所述输出信号具有所述第二逻辑值的范围设定为第二逻辑值范围,并且将所述输出信号具有所述第一逻辑值或所述第二逻辑值的范围设定为共同范围;并且所述确定部基于与所述多个阈值相对应的所述第一信号来按如下方式确定所述输入信号属于所述第一逻辑值范围、所述第二逻辑值范围和所述共同范围中的哪一个:如果所述输入信号属于所述第一逻辑值范围,则将当前输出信号设定为所述第一逻辑值;如果所述输入信号属于所述第二逻辑值范围,则将所述当前输出信号设定为所述第二逻辑值;以及如果所述输入信号属于所述共同范围,则将所述当前输出信号设定为与前一输出信号一致。
附图说明
通过参考附图来详细描述本发明的优选示例性实施例,本发明的上述目的和优点将变得更明显,在附图中:
图1是示出根据第一实施例的滞后装置的构造的框图;
图2是示出滞后特性的图形;
图3是用于在确定部中产生输出信号的真值表;
图4是示出根据第二实施例的滞后装置的构造的框图;
图5是根据第三实施例的用于在确定部中产生输出信号的真值表;
图6是示出在第三实施例中的确定部的操作的流程图;
图7是示出根据第四实施例的磁检测装置的构造的框图;
图8是示出第一至第四磁传感器在基板上的配置的示图;
图9是示出根据第五实施例的磁检测装置的构造的框图;以及
图10是示出根据第六实施例的磁检测装置的构造的框图。
具体实施方式
将参考附图来描述本发明的实施例。
<1.滞后装置>
<1.1:第一实施例>
图1是根据本发明的第一实施例的滞后装置的框图。滞后装置1000根据图2中所示的滞后特性来产生关于输入信号Vin的输出信号DET。在滞后特性中,根据第一阈值-Va、第二阈值-Vb、第三阈值+Va和第四阈值+Vb,基于输入信号Vin来改变输出信号DET。
在输出信号DET是“0”的状态中,当输入信号Vin逐渐减小到小于第一阈值-Va时,使输出信号DET变化为“1”的状态。相反,在输出信号DET是“1”的状态中,当输入信号Vin逐渐增大到大于第二阈值-Vb时,使输出信号DET变化为状态“0”。
在输出信号DET是“1”的状态中,当输入信号Vin逐渐减小到小于第三阈值+Va时,使输出信号DET变化为“0”的状态。相反,在输出信号DET是“0”的状态中,当输入信号Vin逐渐增大到大于第四阈值+Vh时,使输出信号DET变化为“1”的状态。
滞后装置1000包括输入信号调整部300、比较器10和确定部200。从确定部200向输入信号调整部300供应指定与第一至第四阈值中的一个相对应的偏移电压的控制信号CTL。在输入信号调整部300中,将由控制信号CTL指定的偏移电压添加到输入信号Vin以产生调整信号Vx。这意味着,输入信号调整部300根据控制信号CTL来调整偏移电压,并且基于输入信号Vin和偏移电压来产生调整信号Vx。在该实施例中,以诸如第一输出电压V1和第二输出电压V2的差分形式来提供调整信号Vx。
假定与第一至第四阈值相对应的偏移电压分别是Voff1至Voff4。偏移电压Voff1被设定为使得当Vin=-Va时,得到ΔV=V2-V1=0,并且第一输出电压V1和第二输出电压V2的极性被设定为使得当Vin<-Va时,得到ΔV>0。偏移电压Voff2被设定为使得当Vin=-Vb时,得到ΔV=V2-V1=0,并且第一输出电压V1和第二输出电压V2的极性被设定为使得当Vin<-Vb时,得到ΔV>0。
偏移电压Voff3被设定为使得当Vin=+Va时,得到ΔV=V2-V1=0,并且偏移电压Voff4被设定为使得当Vin=+Va时,得到ΔV=V2-V1=0。第一输出电压V1和第二输出电压V2的极性被设定为使得当Vin>+Va时,得到ΔV>0。偏移电压Voff4被设定为使得当Vin=+Vb时,得到ΔV=V2-V1=0,并且第一输出电压V1和第二输出电压V2的极性被设定为使得当Vin>+Vb时,得到ΔV>0。
比较器10对调整信号Vx(V1,V2)进行二值化,并且输出第一信号10a。在该实施例中,当V2>V1时,第一信号10a是“1”,并且当V2<V1时,第一信号10a是“0”。
确定部200具有存储器,并且将前一输出信号DET存储在该存储器中。确定部200通过使用控制信号CTL来控制输入信号调整部300,使得切换与第一阈值至第四阈值相对应的偏移电压Voff1至Voff4,获得用于偏移电压Voff1至Voff4的每个切换的第一信号10a,并且基于与第一阈值至第四阈值相对应的第一信号10a和前一个输出信号DET来产生当前输出信号DET。
输入信号Vin小于第一阈值-Va的范围被指示为第一范围W1,输入信号Vin不小于第一阈值-Va并且小于第二阈值-Vb的范围被指示为第二范围W2,输入信号Vin不小于第二阈值-Vb并且小于第三阈值+Va的范围被指示为第三范围W3,输入信号Vin不小于第三阈值+Va并且小于第四阈值+Vb的范围被指示为第四范围W4,并且输入信号Vin不小于第四阈值+Vb的范围被指示为第五范围W5。确定部200确定当前输入信号Vin属于各范围中的哪一个,并且基于确定结果和前一输出信号DET来产生对其提供了滞后特性的当前输出信号DET。
在前一输出信号DET是“0”并且当前输入信号Vin属于第二范围W2的情况下,例如,当前输出信号DET被设定为“0”。相反,在前一输出信号DET是“1”并且当前输入信号Vin属于第二范围W2的情况下,当前输出信号DET被设定为“1”。在输入信号Vin属于第二范围W2或第四范围W4的情况下,输出信号DET是“0”或“1”,如图2中所示。输出信号的值取决于前一输入信号Vin。在将输入信号Vin从第三范围W3变化为第二范围W2的情况下,输出信号DET被设定为“0”,并且在将输入信号Vin从第一范围W1变化为第二范围W2的情况下,输出信号DET被设定为“1”。在使输入信号Vin从第三范围W3变化为第四范围W4的情况下,输出信号DET被设定为“0”,并且在使输入信号Vin从第五范围W5变化为第四范围W4的情况下,输出信号DET被设定为“1”。
在该实施例中,为了指定输入信号Vin所属于的范围,确定输入信号Vin是否超过或小于第一阈值至第四阈值(-Va、-Vb、+Va、+Vb)。具体地,输入信号调整部300被控制为添加与第一阈值至第四阈值相对应的偏移电压Voff1至Voff4。
前一输出信号DET的值由DET’来指示。图3示出了在第一信号10a和第一至第五范围W1至W5之间的关系以及在当前输出信号DET和该范围之间的关系,第一信号10a示出在输入信号Vin和第一至第四阈值(-Va,-Vb,+Va,+Vb)之间的比较的结果。
在与第一阈值-Va相对应的第一信号10a是“0”的情况下,与第二阈值-Vb相对应的第一信号10a是“0”,与第三阈值+Va相对应的第一信号10a是“0”,并且与第四阈值+Vb相对应的第一信号10a是“1”,例如,输入信号Vin在第四范围W4中。在该情况下,如图2中所示,根据过去的输入信号Vin的状态,当前输出信号DET是“0”或“1”。当前一输出信号DET’是“0”时,当前输出信号DET是“0”,并且当前一输出信号DET’是“1”时,当前输出信号DET是“1”。确定部200根据在图3中所示的真值表来执行逻辑运算,以产生当前输出信号DET。
根据滞后装置1000,可以对输出信号DET施加滞后特性,输出信号DET在输入信号Vin的绝对值很小时是“0”,并且在输入信号Vin的绝对值很大时是“1”。
而且,根据滞后装置1000,根据在多个阈值处变化的滞后特性确定输入信号Vin的电平不是通过一个测量来执行,而是以下述方式来执行。通过使用比较器10借助于多个确定来指定输入信号Vin所属于的范围,该比较器10确定在第一输出电压V1和第二输出电压V2之间的电平关系。基于确定结果和前一输出信号DET’来获得对其提供了滞后特性的当前输出信号DET。因此,不需要多个施密特触发器电路,并且没有必要以低操作电压进行微小电压的增加或减去。因此,可以稳定滞后装置1000的操作。
<1-2:第二实施例>
图4是示出根据本发明的第二实施例的滞后装置的框图。与上述滞后装置1000类似,滞后装置2000产生输出信号DET,相对于输入信号Vin对该输出信号DET施加图2中所示的滞后特性。
滞后装置2000包括阈值选择部400。阈值选择部400根据从确定部201供应的控制信号CTL来选择第一至第四阈值(-Va,-Vb,+Va,+Vb)中的一个,并且向比较器10供应该阈值。
确定部201根据在图3中所示的真值表来执行逻辑运算,以产生输出信号DET,而在指定第一阈值-Va或第二阈值-Vb的情况下,对第一信号10a进行反相,并且当指定第三阈值+Va或第四阈值+Vb时,按原样使用第一信号10a。因此,在控制信号CTL指定第一阈值-Va的情况下,当输入信号Vin小于第一阈值-Va时,第一信号10a是“0”,并且确定部201对该信号进行反相,并且在假定第一信号10a是“1”时执行逻辑运算。
因此,与滞后装置1000类似,滞后装置2000可以对输出信号DET提供滞后特性,该输出信号DET在输入信号Vin的绝对值很小时是“0”,并且在输入信号Vin的绝对值很大时是“1”。
而且,在输入信号Vin的电平的确定中,不是通过一个测量来执行信号的存在或不存在,而是当顺序切换多个阈值时,指定输入信号Vin所属于的范围。因此,不需要多个施密特触发器电路,并且没有必要以低操作电压进行微小电压的增加或减去,结果可以稳定滞后装置2000的操作。
<1-3:修改>
在上述第一实施例和第二实施例中,为了指定通过滞后特性的变化点划分的范围中的一个,输入信号Vin属于该范围,执行控制使得顺序选择第一至第四阈值。即,执行四次该切换。在图3中所示的真值表中,根据由粗框围绕的部分来确定当前输出信号DET的逻辑值,并且其他部分不影响当前输出信号DET。根据这一点,当重写在图3中的真值表时,获得在图5中所示的真值表。在图5中,用“-”指示的列表示该值可以是“0”或“1”中的任何一个。
即,仅在第二范围W2和第四范围W4中,当前输出信号DET的逻辑值受到前一输出信号DET’的影响,并且在第一范围W1、第三范围W3和第五范围W5中,没有参考前一输出信号DET’。当输入信号Vin小于第一阈值-Va时,确定第一范围W1。在该情况下,当前输出信号DET是“1”。因此,不需要切换到第二至第四阈值(-Vb,+Va,+Vb)。
因此,确定部200和201可以根据在图6中所示的流程图来执行确定操作。
首先,确定部200和201确定输入信号Vin是否小于第一阈值-Va(步骤S1)。具体地,产生指定第一阈值-Va的控制信号CTL。此时,当第一信号10a是“1”时,确定输入信号Vin小于第一阈值-Va。这意味着输入信号Vin属于图2中所示的第一范围W1并且当前输出信号DET被设定为“1”的情况(步骤S2)。确定部200和201将“1”的当前输出信号DET存储在存储器中(步骤S3),并且结束该处理。
相反,当在步骤S1的确定处理中第一信号10a是“0”时,否定确定条件,并且确定输入信号Vin是否小于第二阈值-Vb(步骤S4)。具体地,产生用于指定第二阈值-Vb的控制信号CTL。此时,当第一信号10a是“1”时,确定输入信号Vin小于第二阈值-Vb,并且处理前进到步骤S5。这意味着其中输入信号Vin属于图2中所示的第二范围W2的情况。在步骤S5中,确定部200和201从存储器中读取前一输出信号DET’,并且将该信号的逻辑值设定为当前输出信号DET的逻辑值。因此,当前一输出信号DET’是“1”时,当前输出信号DET是“1”,并且当前一输出信号DET’是“0”时,当前输出信号DET是“0”。
接下来,当在步骤S4的确定处理中第一信号10a是“0”时,否定确定条件,并且确定输入信号Vin是否小于第三阈值+Va(步骤S6)。具体地,产生指定第三阈值+Va的控制信号CTL。此时,当第一信号10a是“1”时,确定输入信号Vin小于第三阈值+Va,并且处理前进到步骤S7。这意味着输入信号Vin属于图2中所示的第三范围W3的情况。确定部200和201将当前输出信号DET设定为“0”。
接下来,当在步骤S6的确定处理中第一信号是“0”时,否定确定条件,并且确定输入信号Vin是否小于第四阈值+Vb(步骤S8)。具体地,产生指定第四阈值+Vb的控制信号CTL。此时,当第一信号10a是“1”时,确定输入信号Vin小于第四阈值+Vb,并且处理前进到步骤S5。这意味着输入信号Vin属于图2中所示的第四范围W4的情况。在步骤S5中,确定部200和201从存储器中读取前一输出信号DET’,并且将该信号的逻辑值设定为当前输出信号DET的逻辑值。
接下来,当在步骤S8的确定处理中第一信号10a是“0”时,否定确定条件。在该情况下,输入信号Vin等于或大于第四阈值+Vb,并且属于图2中所示的第五范围W5。确定部200和201将当前输出信号DET设定为“1”(步骤S2)。
当结束步骤S5或S7的处理时,确定部200和201将当前输出信号DET写入存储器中。当步骤S5结束时,前一输出信号DET’和当前输出信号DET彼此一致,并且因此,可以省略写入存储器中。
根据修改,当通过第一阈值至第四阈值进行划分时,输入信号Vin的电平被划分为第一范围至第五范围W1至W5。在第一范围至第五范围W1至W5中,其中输出信号DET是“0”的范围被设定为第一逻辑值范围,其中输出信号DET是“1”的范围被设定为第二逻辑值范围,并且其中输出信号DET是“0”或“1”的范围被设定为共同范围,图3中所示的第三范围W3是第一逻辑值范围,第一范围W1和第五范围W5是第二逻辑值范围,并且第二范围W2和第四范围W4是共同范围。
确定部200和201基于与第一阈值至第四阈值相对应的第一信号10a来确定输入信号Vin属于第一逻辑值范围、第二逻辑值范围和共同范围中的哪一个(步骤S1、S4、S6和S8)。如果输入信号Vin属于第一逻辑值范围(第三范围W3),则当前输出信号DET被设定为“0”(步骤S7)。如果输入信号Vin属于第二逻辑值范围(第一范围W1或第五范围W5),则当前输出信号DET被设定为“1”(步骤S2)。如果输入信号Vin属于共同范围,则使得当前输出信号DET与前一输出信号DET’一致(步骤S5)。
基于与多个阈值相对应的第一信号10a,确定部200和201确定输入信号属于第一逻辑值范围、第二逻辑值范围和共同范围中的哪一个。然而,不总是需要获得用于所有阈值的第一信号10a。当能够确定输入信号属于三个范围中的一个时,可以在该时刻停止阈值的转换。因此,可以改善滞后装置的处理速度,而且可以根据切换操作的数目的减小来降低功耗。
<2.磁检测装置>
接下来,将描述对其应用上述滞后装置1000或2000的磁检测装置。
<2-1:第四实施例>
将参考附图描述本发明的实施例。图7是示出根据本发明的第四实施例的磁检测装置100A的构造的框图。如图所示,通过使用上述滞后装置1000来构造磁检测装置100A,并且磁检测装置100A包括桥接电路3A、比较器10、确定电路20、存储器30和选择信号产生电路40A。
在该实施例中,输入信号Vin是外部磁场的场强。桥接电路3A和选择信号产生电路40A与输入信号调整部300相对应,并且确定电路20和存储器30与确定部200相对应。
桥接电路3A包括:第一电源端子T1a,对该第一电源端子T1a供应高电源电势Vdd;第二电源端子T1b,对该第二电源端子T1b供应低电源电势Vss;第一输出端子T2a,通过该第一输出端子T2a来取出第一输出电压V1;以及第二输出端子T2b,通过该第二输出端子T2b来取出第二输出电压V2。
在从第一电源端子T1a到第二电源端子T1b的第一路径中,串联连接第一磁传感器元件1A、第一阶梯电阻器Ra和第二磁传感器元件1B。在从第一电源端子T1a到第二电源端子T1b的第二路径中,串联连接第三磁传感器元件2B、第二阶梯电阻器Rb和第四磁传感器元件2A。
通过磁致电阻元件来构成第一至第四磁传感器元件1A、1B、2B、2A中的每一个。作为元件,例如,可以采用GMR元件。在第一和第四磁传感器元件1A和2A中,当在正方向(+)上的外部磁场(+H)在强度上增大时,电阻增大,并且当在负方向(-)上的外部磁场(-H)在强度上增大时,电阻减小。相反,在第二和第三磁传感器元件1B和2B中,当在负方向(-)中的外部磁场(-H)在强度上增大时,电阻增大,并且当在正方向(+)上的外部磁场(+H)在强度上增大时,电阻减小。
图8是示出第一至第四磁传感器元件1A、1B、2B、2A在基板上的配置的示图。基板5由下述部分构成:硅基板,在该硅基板上形成诸如晶体管的电路;在硅基板上的布线层;以及在布线层上形成的氧化硅膜(SiO2)的厚膜层。
在通过诸如GMR元件的磁致电阻元件构造第一至第四磁传感器元件1A、1B、2B、2A的情况下,可以在硅基板上的厚膜层中形成磁致电阻元件。在采用GMR元件的情况下,当由自由层、分隔层、引脚层和间隙层构造的多个带状元件通过导线串联连接时,能够形成一个磁传感器元件。
当四个这样的磁致电阻元件被布置为使得该元件的纵向与基板的相对侧平行并且然后进行排序热处理时,可以将引脚层的磁化方向固定为下述方向,该方向与基板的表面平行并且垂直于磁致电阻元件的纵向。在图8中,用黑色箭头指示引脚层的磁化方向。
返回图7,通过串联连接n(n是等于或大于2的自然数)个数目的电阻器元件R11、R12、...、R1n来构造第一阶梯电阻器Ra。电阻器元件R11、R12、...、R1n的末端节点分别连接到开关SW10至SW1n的一个端子。开关SW10至SW1n的另一端子连接到第一输出端子T2a。开关SW10至SW1n用作第一选择部X1,该第一选择部X1选择第一阶梯电阻器Ra的多个节点中的一个,并且将所选择的节点连接到第一输出端子T2a。
类似地,通过串联连接n个数目的电阻器元件R21、R22、...、R2n来构造第二阶梯电阻器Rb。电阻器元件R21、R22、...、R2n的末端节点分别连接到开关SW20至SW2n的一个端子。开关SW20至SW2n的另一端子连接到第二输出端子T2b。开关SW20至SW2n用作第二选择部X2,该第二选择部X2选择第二阶梯电阻器Rb的多个节点中的一个,并且将所选择的节点连接到第二输出端子T2b。
在该实施例中,选择信号产生电路40A供应选择信号SEL1以及选择信号SEL2,该选择信号SEL1接通开关SW10至SW1n中的一个,并且关断其他开关/多个开关,选择信号SEL2接通开关SW20至SW2n中的一个,并且关断其他开关/多个开关。
在此,采取下述情况:选择信号SEL1和SEL2分别指定第一阶梯电阻器Ra和第二阶梯电阻器Rb的中点的选择。在该情况下,当外部磁场的场强是0时,第一输出电压V1和第二输出电压V2彼此相等。当在正方向(+)上的外部磁场(+H)在强度上增大时,磁传感器元件1A和2A的电阻增大,磁传感器1B和2B的电阻减小,并且因此V2>V1。相反,当在负方向(-)上的外部磁场(-H)在强度上增大时,磁传感器元件1B和2B的电阻增大,磁传感器1A和2A的电阻减小,并且因此V2<V1。
接下来,比较器10将从第一输出端子T2a输出的第一输出电压V1与从第二输出端子T2b输出的第二输出电压V2作比较,并且产生第一信号10a。
确定电路20输出指示磁性的存在或不存在的输出信号DET,并且向选择信号产生电路40A供应控制信号CTL,以便于以预定序列选择在第一选择部X1和第二选择部X2中的节点。输出信号DET“1”指示磁性存在,并且信号“0”指示磁性不存在。确定电路20将所产生的输出信号DET存储在存储器30中,并且在下一个确定中,使用前一输出信号DET。
在确定磁性存在或不存在中,在正方向(+H)上的外部磁场(+H)的场强高于上限阈值或者在负方向(-)上的外部磁场(-H)的场强低于下限阈值的情况下,确定存在磁性,并且在场强在上限阈值和下限阈值之间的情况下,确定没有磁性。然而,当场强在下限阈值或上限阈值附近变化时,出现震颤。因此,有必要提供滞后特性。
在该实施例中,输入信号Vin是外部磁场的场强,滞后特性如图2中所示,并且第一至第四阈值分别是-H1、-H2、+H1和+H2。如附图中所示,从其中没有磁性或为“0”的状态,在负方向(-)上的外部磁场(-H)逐渐增大,并且当场强小于第一阈值-H1时,状态变化为其中存在磁性或为“1”的状态。相反,在外部磁场(-H)的场强从其中在负方向(-)上的外部磁场(-H)很高的状态或其中存在磁性或为“1”的状态逐渐地接近0的情况下,当场强大于第二阈值-H2时,状态变化为不存在磁性或为“0”的状态。当在正方向(+)上的外部磁场(+H)逐渐增大并且场强大于第四阈值+H2时,状态变化为存在磁性的状态或为“1”的状态。相反,在外部磁场(+H)的场强从其中在正方向(+)上的外部磁场(+H)很高的状态或其中存在磁性或为“1”的状态逐渐接近0的情况下,当场强小于第三阈值+H1时,状态变化为没有磁性或为“0”的状态。
在此,场强小于第一阈值-H1的范围被指示为第一范围W1,场强不小于第一阈值-H1并且小于第二阈值-H2的范围被指示为第二范围W2,场强不小于第二阈值-H2并且小于第三阈值+H1的范围被指示为第三范围W3,场强不小于第三阈值+H1并且小于第四阈值+H2的范围被指示为第四范围W4,并且场强不小于第四阈值+H2的范围被指示为第五范围W5。确定电路20确定当前场强属于所述范围中的哪一个,并且基于确定结果和前一输出信号DET来产生提供有滞后特性的当前输出信号DET。
在该实施例中,为了指定外部磁场的场强属于哪个范围,确定场强是否超过或低于第一至第四阈值(-H1,-H2,+H1,+H2)。具体地,当应用与第一至第四阈值相对应的外部磁场时,切换由第一选择部X1和第二选择部X2进行的对节点的选择。
在第一选择部X1选择接近磁传感器元件1A的第一阶梯电阻器Ra的节点的情况下,使得第一输出电压V1更高,并且在选择接近磁传感器元件1B的第一阶梯电阻器Ra的节点的情况下,使得第一输出电压V1更低。这在第二选择部X2进行的对节点的选择中是类似的。即,可以通过选择节点中的哪一个来调整第一输出电压V1和第二输出电压V2的电平。如上所述,当在正方向(+)上的外部磁场(+H)在强度上增大时,第一输出电压V1提高,并且第二输出电压V2降低,并且当在负方向(-)上的外部磁场(-H)在强度上增大时,第二输出电压V2提高,并且第一输出电压V1降低。在通过第一选择部X1和第二选择部X2来充分地选择节点的情况下,当应用与第一至第四阈值相对应的外部磁场时,可以使得第一输出电压V1等于第二输出电压V2。
更具体地,确定电路20向选择信号产生电路40A供应控制信号CTL,该控制信号CTL顺序指定第一至第四阈值的种类。例如,控制信号CTL是2比特信号,在“00”的情况下指定与第一阈值-H1相对应的选择,在“01”的情况下指定与第二阈值-H2相对应的选择,在“10”的情况下指定与第三阈值+H1相对应的选择,并且在“11”的情况下指定与第四阈值+H2相对应的选择。当控制信号CTL以″00″→″01″→″10″→″11″的顺序进行切换时,可以获得将作为比较器10的第一信号10a的比较的结果,在该比较中,将外部磁场的场强与第一至第四阈值中的每一个作比较。
当用Hx指示外部磁场的场强并且用DET’指示前一输出信号DET的值时,如在以上图3和图5中,可以通过用Hx替换Vin、用-H1替换-Va、用-H2替换-Vb、用+H1替换+Va并且用+H2替换+Vb来表达在第一信号10a和第一至第五范围W1至W5之间的关系以及当前输出信号DET和所述范围的关系,第一信号10a示出与第一至第四阈值(-H1,-H2,+H1,+H2)比较的结果。这也适用于图6。
即,确定电路20根据在图3中所示的真值表来执行逻辑运算,以产生当前输出信号DET。
根据第四实施例,在如上所述的根据在多个阈值处变化的滞后特性来确定外部磁场的场强中,磁性的存在或不存在的检测不会通过一个测量执行,而是允许选择用作平衡电阻器的第一阶梯电阻器Ra和第二阶梯电阻器Rb的节点,并且因此,可以显著地简化后续阶段的构造。通过使用比较器10借助于多个确定来确定外部磁场的场强所属于的范围,比较器10确定在第一输出电压V1和第二输出电压V2之间的电平关系。可以基于确定结果和前一输出信号DET’来获得对其提供了滞后特性的当前输出信号DET。结果,不需要多个施密特触发器电路,并且不需要以低操作电压进行的微小电压的增加和减去。因此,可以稳定磁检测装置100A的运行。
确定电路20根据图6中所示的流程图来执行确定操作,使得可以改善处理速度,并且可以降低功耗。
<2-2:第五实施例>
接下来,将描述根据第五实施例的磁检测装置100B。图9是示出根据第五实施例的磁检测装置100B的构造的框图。以与在图7中所示的磁检测装置100A相同的方式来构造磁检测装置100B,除了使用桥接电路3B替代桥接电路3A,并且使用选择信号产生电路40B来替代选择信号产生电路40A。通过相同的附图标记来表示与图7的那些相同的部件,并且适当省略了其描述。
在桥接电路3B中,将磁传感器元件1A的一个端子连接到第一电源端子T1a,并且将另一端子连接到第一输出端子T2a。将第二磁传感器元件1B的一个端子连接到阶梯电阻器R的一个端子,并且将另一端子连接到第一输出端子T2a。将第三磁传感器元件2B的一个端子连接到第一电源端子T1a,并且将另一端子连接到第一输出端子T1b。将磁传感器元件2A的一个端子连接到阶梯电阻器R的另一端个,并且将另一端子连接到第二输出端子T2b。
通过n(n是等于或大于2的自然数)个数目的开关SW0至SWn来构造选择部X,并且通过串联n个数目的电阻器元件R1、R2、...、Rn来构造阶梯电阻器R。将电阻器元件R1、R2、...、Rn的末端节点分别连接到开关SW0至SWn的一个端子。将开关SW0至SWn的另一端子连接到第二输出端子T1b。选择部X选择阶梯电阻器R中的多个节点中的一个,并且将所选择的节点连接到第二输出端子T1b。
选择信号产生电路40B基于控制信号CTL来产生选择信号SEL,并且将其供应到选择部X。选择部X中的节点选择可以调整通过磁传感器元件1A和1B从第一电源端子T1a到第二电源端子T1b的第一路径以及通过磁传感器元件2A和2B从第一电源端子T1a到第二电源端子T1b的第二路径。
具体地,以与第四实施例类似的方式,切换在选择部X中的节点选择,使得当应用与第一至第四阈值相对应的外部磁场时,第一输出电压V1等于第二输出电压V2。
根据磁检测装置100B,与第四实施例类似,在根据在多个阈值处变化的滞后特性来确定外部磁场的场强中,磁性的存在或不存在的检测不会通过一个测量来执行,而是允许选择用作平衡电阻器的阶梯电阻器R的节点,并且因此,可以显著地简化后续级的构造。因此,不需要多个施密特触发器电路,并且不需要以低操作电压进行的微小电压的增加和减去。因此,可以稳定磁检测装置100B的运行。
与第四实施例的磁检测装置100A相比,可以在数目上减少阶梯电阻器和选择部,并且因此,可以进一步简化构造。
<2-3:第六实施例>
接下来,将描述根据第六实施例的磁检测装置100C。图10是示出根据第六实施例的磁检测装置100C的构造的框图。磁检测装置100C包括桥接电路3C、差分放大器50和滞后装置2000。用相同的附图标记来表示与图4和图9的那些相同的部件,并且适当地省略其描述。
桥接电路3C具有下述构造:其中,从在图9中所示的桥接电路3B中省略阶梯电阻器R和选择部X。将从桥接电路3C输出的第一输出电压V1供应到差分放大器50的负输入端子,并且将第二输出电压V2供应到放大器的正输入端子。差分放大器50对桥接电路3C的输出进行放大以产生输入信号Vin。滞后装置2000产生对其提供了图2中所示的滞后特性的输出信号DET。
根据磁检测装置100C,在根据在多个阈值处变化的滞后特性确定外部磁场的场强中,磁性的存在或不存在的检测不会通过一个测量来执行,而是基于通过切换多个阈值获得的第一信号10a和前一输出信号DET来产生当前输出信号DET。结果,不需要多个施密特触发器电路,并且不需要以低操作电压进行的微小电压的增加或减去。因此,可以稳定磁检测装置100C的操作。
<2-4:修改>
本发明不限于上述实施例,并且例如,下面的修改是可能的。
(1)在第四实施例中,在包括磁传感器元件1A和1B的第一路径和包括磁传感器元件2A和2B的第二路径的每一个中设置阶梯电阻器。在第五实施例中,阶梯电阻器被设置为横跨在第一和第二路径之间。替代地,可以仅在路径的一个中设置阶梯电阻器,并且可以选择多个节点。即,需要在第一和第二路径的至少一个中设置阶梯电阻器。
在第五实施例中,可以在第一电源端子T1a的一侧设置阶梯电阻器R。
本发明的阶梯电阻器可以由薄膜电阻器形成,该薄膜电阻器的每一个都具有恒定的厚度。例如,薄膜电阻器可以由诸如硅或多晶硅的半导体元件形成,或者可以由金属线形成。
而且,GMR元件可以用作电阻器。上述实施例中描述的磁致电阻元件中的一个由多个条状磁敏部分形成,该多个条状磁敏部分通过传导部分串联连接。在GMR元件用作电阻器的情况下,可以在传导部分的每一个上提供开关。不需要在形成磁致电阻元件的部分中形成开关,而可以通过由硅氧化物等形成的绝缘层在硅基板上形成开关。通过这样的构造,可以改变GMR元件中的每一个的电阻值。而且,当施加外部磁场时,可以通过选择开关(节点)使得第一输出电压V1和第二输出电压V2彼此相等。
而且,通过这样的构造,与其上额外提供了多晶硅电阻器的类似电路相比,可以减小电路的尺寸。
(2)在第四和第五实施例中,可以选择阶梯电阻器的节点以便于消除比较器10的偏移电压。当转换为比较器10的输入的偏移电压是ΔV(=V2-V1)时,可以选择结果节点使得获得V2-V1=-ΔV。在要选择与第一阈值-H2相对应的节点的情况下,当外部磁场的场强Hx是例如第一阈值-H2时,可以选择节点使得获得V2-V1=-ΔV。
根据该修改,可以消除比较器10的偏移电压,并且因此,可以更精确地检测磁性的存在或不存在。
在此,上面的实施例的细节总结如下。
一种根据滞后特性产生输出信号的滞后装置,所述之后特性相对于输入信号在多个阈值处变化。所述滞后装置包括:
输入信号调整部,所述输入信号调整部输出调整信号,在所述调整信号中,对所述输入信号添加与所述多个阈值中的每一个相对应的偏移电平;
比较器,所述比较器基于所述调整信号来输出第一信号,所述第一信号被二值化;以及
确定部,所述确定部控制所述输入信号调整部以针对所述多个阈值中的每一个切换所述偏移电平,获取用于所述偏移电平的每个切换的所述第一信号,并且基于与所述多个阈值相对应的所述第一信号和前一输出信号来产生当前输出信号。
根据上述构造,根据在多个阈值处变化的滞后特性确定输入信号的电平不会通过一个测量来执行,而是以下述方式来执行:在通过阈值划分的多个范围中,通过多个确定来指定输入信号所属于的范围,并且基于确定结果和前一输出信号来获得对其提供滞后特性的当前输出信号。结果,不需要多个施密特触发器电路,并且不需要以低操作电压进行的微小电压的增加和减去。因此,可以稳定滞后装置的操作。
在上述滞后装置中,优选地,输入信号调整部以差分形式产生调整信号,并且所述比较器对差分形式的调整信号进行比较以产生第一信号。
优选地,所述确定部输出控制信号,所述控制信号指定与多个阈值相对应的偏移电平,并且所述输入信号调整部包括:第一输出端子和第二输出端子,所述第一输出端子和所述第二输出端子输出所述差分形式的调整信号;四个传感器元件;以及调整部,所述调整部基于所述控制信号来切换所述偏移电平。例如,在图7中所示的桥接电路3A和选择信号产生电路40A与如此构造的输入信号调整部相对应,并且选择信号产生电路40A、第一阶梯电阻器Ra、第二阶梯电阻器Rb、第一选择部X1和第二选择部X2与调整部相对应。
接下来,本发明的其他滞后装置是一种根据滞后特性产生输出信号的滞后装置,所述滞后特性相对于输入信号来在多个阈值处变化,其中,所述装置包括:阈值选择部,所述阈值选择部选择性地输出所述多个阈值;比较器,所述比较器将所述输入信号与由所述阈值选择部选择的所述阈值作比较,并且输出被二值化的第一信号;以及确定部,所述确定部控制所述阈值选择部以切换所述多个阈值,获取用于所述多个阈值的每个切换的所述第一信号,并且基于与所述多个阈值相对应的所述第一信号和前一输出信号来产生当前输出信号。
根据上述构造,根据在多个阈值处变化的滞后特性确定输入信号的电平不会通过一个测量来执行,而是以下述方式来执行:在通过阈值划分的多个范围中,通过多个确定来指定输入信号所属于的范围,并且基于确定结果和前一输出信号来获得对其提供了滞后特性的当前输出信号。结果,不需要多个施密特触发器电路,并且不需要以低操作电压进行的微小电压的增加和减去。因此,可以稳定滞后装置的操作。
在上述的滞后装置中,优选地,当由所述多个阈值进行划分时,所述输入信号被划分为多个范围,将所述输出信号二值化为第一逻辑值和第二逻辑值,在所述多个范围中,将所述输出信号具有所述第一逻辑值的范围设定为第一逻辑值范围,将所述输出信号具有所述第二逻辑值的范围设定为第二逻辑值范围,并且将所述输出信号具有所述第一逻辑值或所述第二逻辑值的范围设定为共同范围;并且所述确定部基于与所述多个阈值相对应的所述第一信号来按如下方式确定所述输入信号属于所述第一逻辑值范围、所述第二逻辑值范围和所述共同范围中的哪一个:如果所述输入信号属于所述第一逻辑值范围,则将当前输出信号设定为所述第一逻辑值;如果所述输入信号属于所述第二逻辑值范围,则将所述当前输出信号设定为所述第二逻辑值;以及如果所述输入信号属于所述共同范围,则将所述当前输出信号设定为与前一输出信号一致。
根据上述构造,基于与多个阈值相对应的第一信号,确定输入信号属于第一逻辑值范围、第二逻辑值范围和共同范围中的哪一个。然而,不总是需要获得用于所有阈值的第一信号。当能够确定输入信号属于三个范围中的一个时,可以在该时刻停止阈值的切换。因此,可以改善处理速度,而且另外,可以根据转换操作的数目的减少来降低功耗。
虽然已经针对特定优选实施例图示和描述了本发明,但是对于本领域内的技术人员明显的是,可以基于本发明的教导来进行各种改变和修改。显然,这样的改变和修改在由所附的权利要求限定的本发明的精神、范围和意图内。
本申请基于在2010年10月19日提交的日本专利申请No.2010-234553,其内容通过引用合并于此。
附图标记和标号的说明
100A,100B,100C...磁检测装置,
1A,1B,2A,2B...磁传感器元件,
10...比较器,
20...确定电路,
30...存储器,
40A,40B...选择信号产生电路,
3A,3B,3C...桥接电路,
200...确定部,
300...输入信号调整部,
400...阈值选择部,
1000,2000...滞后装置,
CTL...控制信号,
DET...输出信号

Claims (6)

1.一种根据滞后特性产生输出信号的滞后装置,所述滞后特性相对于输入信号在多个阈值处变化,所述滞后装置包括:
输入信号调整部,所述输入信号调整部输出调整信号,在所述调整信号中,对所述输入信号添加与所述多个阈值中的每一个相对应的偏移电平;
比较器,所述比较器基于所述调整信号来输出第一信号,所述第一信号被二值化;以及
确定部,所述确定部控制所述输入信号调整部以针对所述多个阈值中的每一个切换所述偏移电平,获取用于所述偏移电平的每个切换的所述第一信号,并且基于与所述多个阈值相对应的所述第一信号和前一输出信号来产生当前输出信号。
2.根据权利要求1所述的滞后装置,其中,所述输入信号调整部产生作为所述调整信号的差分信号;并且
其中,所述比较器比较所述差分信号以产生所述第一信号。
3.根据权利要求2所述的滞后装置,其中,所述确定部输出控制信号,所述控制信号指定与所述多个阈值中的一个相对应的所述偏移电平;并且
其中,所述输入信号调整部包括:
第一输出端子和第二输出端子,所述第一输出端子和所述第二输出端子输出所述差分信号;
四个传感器元件;以及
调整部,所述调整部基于所述控制信号来切换与所述多个阈值相对应的所述偏移电平。
4.根据权利要求1所述的滞后装置,其中,当由所述多个阈值进行划分时,所述输入信号被划分为多个范围;
其中,将所述前一输出信号和所述当前输出信号二值化为第一逻辑值和第二逻辑值;
其中,在所述多个范围中,将所述前一输出信号和所述当前输出信号具有所述第一逻辑值的范围设定为第一逻辑值范围,将所述前一输出信号和所述当前输出信号具有所述第二逻辑值的范围设定为第二逻辑值范围,并且将所述前一输出信号和所述当前输出信号具有所述第一逻辑值或所述第二逻辑值的范围设定为共同范围;并且
其中,所述确定部基于与所述多个阈值相对应的所述第一信号来按如下方式确定所述输入信号属于所述第一逻辑值范围、所述第二逻辑值范围和所述共同范围中的哪一个:
如果所述输入信号属于所述第一逻辑值范围,则将所述当前输出信号设定为所述第一逻辑值;
如果所述输入信号属于所述第二逻辑值范围,则将所述当前输出信号设定为所述第二逻辑值;以及
如果所述输入信号属于所述共同范围,则将所述当前输出信号设定为与前一输出信号一致。
5.一种根据滞后特性产生输出信号的滞后装置,所述滞后特性相对于输入信号在多个阈值处变化,所述滞后装置包括:
阈值选择部,所述阈值选择部选择性地输出所述多个阈值;
比较器,所述比较器将所述输入信号与由所述阈值选择部选择的所述阈值作比较,并且输出被二值化的第一信号;以及
确定部,所述确定部控制所述阈值选择部以切换所述多个阈值,获取用于所述多个阈值的每个切换的所述第一信号,并且基于与所述多个阈值相对应的所述第一信号和前一输出信号来产生当前输出信号。
6.根据权利要求5所述的滞后装置,其中,当由所述多个阈值进行划分时,所述输入信号被划分为多个范围;
其中,将所述前一输出信号和所述当前输出信号二值化为第一逻辑值和第二逻辑值;
其中,在所述多个范围中,将所述前一输出信号和所述当前输出信号具有所述第一逻辑值的范围设定为第一逻辑值范围,将所述前一输出信号和所述当前输出信号具有所述第二逻辑值的范围设定为第二逻辑值范围,并且将所述前一输出信号和所述当前输出信号具有所述第一逻辑值或所述第二逻辑值的范围设定为共同范围;并且
其中,所述确定部基于与所述多个阈值相对应的所述第一信号来按如下方式确定所述输入信号属于所述第一逻辑值范围、所述第二逻辑值范围和所述共同范围中的哪一个:
如果所述输入信号属于所述第一逻辑值范围,则将所述当前输出信号设定为所述第一逻辑值;
如果所述输入信号属于所述第二逻辑值范围,则将所述当前输出信号设定为所述第二逻辑值;以及
如果所述输入信号属于所述共同范围,则将所述当前输出信号设定为与前一输出信号一致。
CN201110326720.3A 2010-10-19 2011-10-19 滞后装置 Expired - Fee Related CN102545842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010234553 2010-10-19
JP2010-234553 2010-10-19

Publications (2)

Publication Number Publication Date
CN102545842A CN102545842A (zh) 2012-07-04
CN102545842B true CN102545842B (zh) 2014-11-26

Family

ID=45933622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110326720.3A Expired - Fee Related CN102545842B (zh) 2010-10-19 2011-10-19 滞后装置

Country Status (3)

Country Link
US (1) US8564350B2 (zh)
JP (1) JP5729254B2 (zh)
CN (1) CN102545842B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103840798B (zh) * 2012-11-27 2018-08-14 深圳开阳电子股份有限公司 一种触发器
TWM461699U (zh) * 2013-02-06 2013-09-11 Jim Technology Co Ltd 含氧感知器之訊號修訂裝置
JP6037962B2 (ja) * 2013-07-22 2016-12-07 三菱電機株式会社 車両用電力変換装置
JP7161435B2 (ja) * 2019-03-28 2022-10-26 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Dcオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
WO2009041241A1 (ja) * 2007-09-28 2009-04-02 Asahi Kasei Microdevices Corporation センサ閾値回路
CN201577074U (zh) * 2009-11-25 2010-09-08 深圳艾科创新微电子有限公司 一种新型施密特触发器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59226514A (ja) * 1983-06-08 1984-12-19 Sony Corp A−d変換器
JPS6066524A (ja) * 1983-09-21 1985-04-16 Shimadzu Corp A/d変換器
US4686640A (en) * 1984-12-12 1987-08-11 Honeywell Inc. Programmable digital hysteresis circuit
JPS61192116A (ja) * 1985-02-20 1986-08-26 Nec Ic Microcomput Syst Ltd ヒステリシス回路
JPS62277817A (ja) * 1986-05-27 1987-12-02 Sony Corp A/d変換回路
JPS63300627A (ja) * 1987-05-29 1988-12-07 Nec Corp アナログ・ディジタル変換器
JPH0834416B2 (ja) * 1988-03-25 1996-03-29 日本電気株式会社 ヒステリシスコンパレータ回路
JPH0828663B2 (ja) * 1989-11-16 1996-03-21 三菱電機株式会社 アナログ―ディジタル変換器
JP2972247B2 (ja) * 1989-12-14 1999-11-08 日本電気株式会社 スイッチト・キャパシタ型ヒステリシスコンパレータ回路
US5248974A (en) * 1991-06-27 1993-09-28 Texas Instruments Incorporated Dielectric relaxation correction circuit for charge-redistribution a/d converters
JPH05102549A (ja) * 1991-10-04 1993-04-23 Nec Corp 集積化磁気抵抗センサ
JPH06350449A (ja) * 1993-06-07 1994-12-22 Yamaha Corp 電子ボリューム装置
JPH09153817A (ja) * 1995-11-28 1997-06-10 Sony Corp 丸め処理回路及び撮像装置
KR100186344B1 (ko) * 1996-10-18 1999-04-15 문정환 히스테리시스 입력버퍼
JP2000332608A (ja) * 1999-05-06 2000-11-30 Internatl Business Mach Corp <Ibm> アナログ/デジタル変換器及び変換方法
JP2004312587A (ja) * 2003-04-10 2004-11-04 Agilent Technol Inc シングルエンド・差動信号変換器
US7496154B2 (en) * 2005-05-06 2009-02-24 Texas Instruments Incorporated Power and area efficient receiver circuit having constant hysteresis for noise rejection
WO2007093956A1 (en) * 2006-02-16 2007-08-23 Nxp B.V. Transformation of an input signal into a logical output voltage level with a hysteresis behavior
WO2008099662A1 (ja) 2007-01-31 2008-08-21 Alps Electric Co., Ltd. 磁気検出装置
TW201210272A (en) * 2010-08-19 2012-03-01 Ind Tech Res Inst DC offset calibration apparatus, DC offset calibration system and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Dcオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
WO2009041241A1 (ja) * 2007-09-28 2009-04-02 Asahi Kasei Microdevices Corporation センサ閾値回路
CN201577074U (zh) * 2009-11-25 2010-09-08 深圳艾科创新微电子有限公司 一种新型施密特触发器

Also Published As

Publication number Publication date
JP2012109948A (ja) 2012-06-07
US20120092056A1 (en) 2012-04-19
JP5729254B2 (ja) 2015-06-03
CN102545842A (zh) 2012-07-04
US8564350B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
TWI697883B (zh) 顯示系統及其驅動電路
US10612981B2 (en) Semiconductor device
CN102545842B (zh) 滞后装置
KR101408201B1 (ko) 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터
ITMI20090518A1 (it) Dispositivo di pilotaggio a corrente costante con migliorata accuratezza
KR102670946B1 (ko) 기준 전압을 생성하는 반도체 장치
US7382153B2 (en) On-chip resistor calibration for line termination
KR20180058204A (ko) 아날로그-디지털 변환기
CN102045054B (zh) 校准输出入电路的方法与相关装置
US10837843B2 (en) Voltage measuring system
JP4939429B2 (ja) 試験装置、及び試験方法
US10535990B2 (en) Power supply device, detection circuit and power supply method thereof
US20060259256A1 (en) Circuits and methods for current measurements referred to a precision impedance
US6707412B2 (en) A/D converter circuit
US9824728B2 (en) Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller
US20070229341A1 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
US10296070B2 (en) Power-gating control and method
KR101202741B1 (ko) 온도 감지 회로 및 온도 감지 방법
JP4603903B2 (ja) 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
JP2012088151A (ja) ブリッジ回路
CN118488632B (zh) 基于时域参数的隔离式调光信号检测电路及检测方法
JP3178563B2 (ja) 多値電圧高速比較装置
JP2014215048A (ja) 電源装置およびそれを用いた試験装置
JP2008102060A (ja) 半導体試験装置のタイミング校正回路及びタイミング校正方法
JP4395156B2 (ja) 半導体試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141126

Termination date: 20201019

CF01 Termination of patent right due to non-payment of annual fee