

公告本**發明專利說明書**

PD1084625(9)

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：97141514

※ 申請日期：97.10.29

※ IPC 分類：G09G 3/36 (2006.01)

一、發明名稱：(中文/英文)

液晶顯示裝置及其驅動方法

LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD

二、申請人：(共 1 人)**姓名或名稱：**(中文/英文)(簽章) **ID :**

櫛尾計算機股份有限公司(カシオ計算機株式会社)

CASIO COMPUTER CO., LTD.

代表人：(中文/英文)(簽章)

櫛尾和雄

KASHIO, KAZUO

住居所或營業所地址：(中文/英文)

日本國東京都渋谷區本町 1 丁目 6 番 2 號

6-2, Honmachi 1-chome, Shibuya-ku, Tokyo, Japan

國籍：(中文/英文)

日本

Japan

三、發明人：(共 1 人)**姓名：**(中文/英文) **ID :**

石井裕滿(石井裕滿)

ISHII, HIROMITSU

國籍：(中文/英文)

日本

Japan

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 日本 2007/10/31 特願 2007-284603

2. 日本 2008/10/10 特願 2008-264664

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術區域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

[課題] 提供能夠獲得超越驅動器 LSI 之輸出電壓的畫素電壓的液晶顯示裝置及其驅動方法。

[解決手段] 液晶顯示裝置係具備：顯示部 10；掃描線驅動電路 20；信號線驅動電路 22；對向電極驅動電路 24，其將與信號線用驅動信號之相位相反的對向電極用驅動信號輸出於對向電極；輔助電容 16，其一端連接於開關元件 12 的輸出端；以及輔助電容線驅動電路 26，其驅動由連接於各列的開關元件 12 並且使各列之輔助電容 16 的另一端成爲共通的複數列所組成的輔助電容線。輔助電容線驅動電路 26 係針對各列輔助電容線，於對向電極用驅動信號的第 1 週期中施加第 1 電壓，於對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期(在此， p 爲 0 或自然數)中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合各列的每個掃描線用驅動信號而輸出設爲開狀態的信號。

六、英文發明摘要：

A Liquid display device is provided with a pixel voltage which can exceed the output voltage of a driver LSI, and a method of driving the same.

A liquid crystal display device is disclosed comprising a display part 10, a scanning line driving circuit 20, a signal line driving circuit 22, a counter electrode driving circuit 24 for providing counter electrodes with a counter electrode driving signal reversed in phase from a signal line driving circuit, and auxiliary capacitance 16 having one end connected to an output end of each of switching elements 12, and an auxiliary capacitance line driving circuit 26 for driving a plurality of auxiliary capacitance lines arranged in rows, each of which connects to the switch element 12 in each row and has ends of such auxiliary capacitances 16 in each row commonly connected thereto, wherein the auxiliary capacitance line driving circuit is adapted to apply a first voltage to the auxiliary capacitance lines for a first half cycle of the counter electrode driving signal and apply a second voltage thereto for a $(p+1/2)$ th cycle after the first period of the counter electrode driving signal where p is 0 or a natural number, said auxiliary capacitance line driving circuit making the auxiliary capacitance line in a floating condition after said $(p+1/2)$ th cycle during the remaining holding time.

七、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

| | |
|----|-----------|
| 10 | 顯示部 |
| 12 | 開關元件 |
| 13 | 畫素電極 |
| 14 | 對向電極 |
| 15 | 畫素 |
| 16 | 輔助電容 |
| 20 | 掃描線驅動電路 |
| 22 | 信號線驅動電路 |
| 24 | 對向電極驅動電路 |
| 26 | 輔助電容線驅動電路 |

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無。

九、發明說明：

【發明所屬之技術領域】

本發明係關於液晶顯示裝置及其驅動方法，特別是關於獨立於對向電極來驅動畫素之輔助電容電極而能夠提升畫素電壓的液晶顯示裝置及其驅動方法。

【先前技術】

以往的液晶顯示裝置係藉由在由液晶組成之各畫素上設置的薄膜電晶體(TFT)等的開關元件來對液晶施加電壓。第21圖係示意地表示以往的液晶顯示裝置之1個畫素份量100的構造的圖，第22圖係示意地表示一系列份量之畫素構造的圖。

畫素電極(Pix)101係藉由電晶體102而被充電至源極電位。於對向電極(COM)103施加驅動對向電極的電壓(V_{com})，對向電極103和畫素電極101的電位差會成為液晶驅動電壓(V_{lcd})。在基板104側設置輔助電容電極(C_s)105。輔助電容電極105會緩和由於電晶體102之閘極電變動或斷開時之漏電流引起而在畫素電極101產生的電位變動。此輔助電容電極105的配線係通常被鋪設成與閘極配線平行。此配線與對向電極103連接。藉此，輔助電容電極105的電位變成與對向電極103為共同電位。液晶為了防止烙印或電氣分解而被交流驅動。

第23圖係表示上述液晶顯示裝置的驅動波形之一例的時序圖，(A)表示對向電極施加的電壓波形、(B)表示信號線電壓波形、(C)表示掃描線電壓波形、(D)表示液晶驅

動電壓波形。如圖所示，施加於對向電極的電壓波形 (V_{com}) 以及施加於電晶體之源極電極的電壓波形 (V_s) 是矩形波，掃描線電壓係施加於電晶體之閘極電極的電壓 (V_g)。如第 23(C) 圖所示，已對閘極施加高位準之電壓的時候，電晶體會導通，施加於閘極之電壓成爲高位準的時候，電晶體會成爲非導通。在電晶體成爲斷開的保持期間之間，液晶驅動電壓 (V_{lcd}) 係因爲配合施加於對向電極的電壓 (V_{com}) 之波形而全體上下變化，所以液晶驅動電壓係藉由在施加於閘極的電壓之每個週期變成正及負之電壓而被交流驅動。

在液晶顯示裝置的驅動方面，爲了交流驅動而需要 $\pm 4 \sim 5V$ 左右的電壓。如第 23 圖所示，藉由信號線電壓 (V_s) 和對向電極電壓 (V_{com}) 之矩形波的組合，產生交流驅動用電壓。從驅動器 LSI 供給這些信號波形。近幾年，LSI 的低電壓化不斷進步， V_{com} 和 V_s 之間的電壓最大約爲 $4.8V$ 。此電壓限制雖非絕對的，但爲了從驅動器 LSI 輸出這以上的電壓，有必要變更 LSI 的耐壓設計，LSI 的面積和成本會大幅增加。因爲在驅動液晶顯示裝置時，如同前述，需要約 $\pm 4 \sim 5V$ 的電壓，所以可以說是勉強剛好的平衡。不過，在近幾年開發之新模式的液晶顯示裝置 (垂直配向模式、橫向電場模式的 n 型液晶等) 中，爲了充分發揮其性能，也會有需要超過 $5V$ 之電壓者，在現今的 LSI 中會發生能力稍微不足的情況。

不過，在專利文獻 1 中揭示的液晶顯示裝置中，不連接輔助電容電極和對向電極，而是特別設置輔助電容線驅

動電路。在此情況下，輔助電容係由輔助電容電極、畫素電極、及插入於這些電極之間的絕緣層所形成。在專利文獻 1 中，已揭示了從輔助電容線驅動電路對輔助電容電極施加與對向電極不同之電壓的液晶顯示裝置。第 24 圖第 25 圖以及第 26 圖分別表示專利文獻 1 中揭示的液晶顯示裝置之方塊圖、閘極信號以及輔助電容線驅動信號之波形、施加於畫素之波形的圖。

在第 24 圖中，以虛線表示的顯示區域 111 係由複數個畫素來顯示既定畫像的顯示部。顯示部係藉由掃描線 G_1 、 G_2 、 $G_3 \cdots G_n$ 而被掃描，藉由信號線 S_1 、 S_2 、 $S_3 \cdots S_m$ 來賦予顯示信號。

在掃描線 G_1 、 G_2 、 $G_3 \cdots G_n$ 與信號線 S_1 、 S_2 、 $S_3 \cdots S_m$ 的交叉部上配置薄膜電晶體 (TFT) 114。在連接於各薄膜電晶體 114 之汲極的畫素電極部上配置液晶胞 115。電晶體的閘極係連接於掃描線 G ，源極係連接於信號線 S 。

掃描線驅動電路 116 係依序掃描各掃描線 G_1 、 G_2 、 $G_3 \cdots G_n$ ，於每 1 個水平期間選擇 1 列份量的畫素行。信號線驅動電路 117 係通過各信號線 S_1 、 S_2 、 $S_3 \cdots S_m$ 來輸出顯示信號，藉由電晶體 114 來對在 1 個水平期間內由掃描線驅動電路 116 所選擇之 1 列份量的液晶胞賦予畫素電壓。另外，對向電極 118 及其配線線路會夾著各液晶胞 115 而被設置於第 2 透明基板。這些 2 個基板夾著液晶胞 115。

對向電極驅動電路 119 係藉由對向電極 118 來對全部的液晶胞施加共通的對向電極電壓 V_{com} 。設置於各畫素的

輔助電容 112 之一端連接於各電晶體 114 的汲極，另一端則連接於與每個掃描線不同的輔助電容線 113。與掃描線 G_1 對應的輔助電容線 113 係連接於輔助電容線驅動電路 110 的第 1 輸出端，掃描線 G_2 對應的輔助電容線 113 係連接於輔助電容線驅動電路 110 的第 2 輸出端。對應掃描線 $G_3 \sim G_n$ 的輔助電容線 113 也同樣被連接。對應掃描線 $G_1 \sim G_n$ ，輔助電容驅動電壓 $V_{st1} \sim V_{stn}$ 會以不同的時序而從輔助電容線驅動電路 110 之第 1 輸出端 \sim 第 n 輸出端被分別輸出。

第 25 圖係表示專利文獻 1 之液晶顯示裝置的動作的時序圖，第 25(A)圖表示從各掃描線 $G_1, G_2 \dots$ 輸出的閘極信號 $G_{sig,1}, G_{sig,2} \dots$ ，第 25(B)圖表示從輔助電容線驅動電路 110 輸出的輔助電容線驅動電壓 $V_{st1}, V_{st2} \dots$ 之變化。閘極信號 $G_{sig,1}, G_{sig,2} \dots$ 係從第 24 圖的掃描線驅動電路 116 輸出並選擇掃描線的脈波，並具有 1 個訊框的重複週期。閘極信號 G_{sig} 的電壓會在選擇 1 列份量之各畫素時成為電壓 V_{gh} ，在非選擇時保持於電壓 V_{gl} 。輔助電容線驅動電壓 $V_{st1}, V_{st2} \dots$ 係具有 ΔV_{st} 之振幅的 2 進制之電壓信號。如圖所示，藉由輔助電容 112 而被施加於各液晶胞 115 之一端。另外，針對掃描線 G_1 的輔助電容線驅動電壓 V_{st1} 會在閘極信號 $G_{sig,1}$ 下降以後稍微延遲且振幅僅變化 ΔV_{st} 。在輔助電容線驅動電壓 $V_{st2} \dots$ 方面，也同樣地振幅發生變化。

第 26 圖係施加於專利文獻 1 之液晶顯示裝置的各畫素

的電壓之波形圖。如同一圖所示之閘極信號 G_{si} 係從掃描線驅動電路 116 被輸出至所選擇的掃描線 $G_i (i=1 \sim n)$ 。選擇 1 列份量之各畫素時，電壓會成爲 V_{gh} ，非選擇時則電壓成爲 V_{gl} 。直流的對向電極電壓 V_{com} 會從對向電極驅動電路 119 輸出。 V_{com} 爲固定。從電晶體 114 之汲極輸出的輸出電壓 V_d 係在 1 個訊框週期中，輸出位準以對向電極電壓 V_{com} 爲中心而變化於正及負側。選擇該閘極時，位於該掃描線上的液晶胞 115 的畫素電極會被充電至藉由信號線 S 而供給之信號電壓 V_{sig} ，但在作爲電晶體 114 之寄生電容的汲極-閘極間之電容 C_{dg} 的影響下，閘極信號 G_{si} 從 V_{gh} 變化成 V_{gl} 的時候，輸出電壓 V_d 會變化成僅比 V_{sig} 低 V_{pt} 的電壓。爾後，如圖所示，如果輔助電容線驅動電路 110 的輔助電容驅動電壓 V_{st} 僅下降 ΔV_{st} 電壓時，輸出電壓 V_d 甚至會降低 $K \cdot \Delta V_{st}$ 。在此， K 係取決於電容結合所包含之電容值的常數。以此方式，對向電極電壓 V_{com} 和畫素電極的電壓 V_d 之差的電壓 V_{dl} 會作爲液晶胞 115 的驅動電壓而被予以施加。

更詳細而言，以下面(1)式來賦予上述常數 K 。

$$K = C_{st} / (C_{lc} + C_{st} + C_{dg}) \quad (1)$$

在此， C_{st} 係輔助電容 112 的電容， C_{lc} 係液晶胞 115 的電容， C_{dg} 係電晶體 114 之汲極-閘極之間的寄生電容。

在下一個訊框中，將顯示信號寫入同一掃描線的各液晶胞 115 的時候，於再次選擇該掃描線 G_i 時，利用藉由信號線 S_j 而對該畫素 (i, j) 之液晶胞 115 供給的信號電壓 V_{sig}

來進行充電。Vsig 係以 Vcom 的位準為中心，具有實質對稱的波形。如第 26 圖所示，在電晶體 114 中，汲極-閘極之間的寄生電容 Cdg 的影響下，閘極信號 $G_{sig,i}$ 之電壓會從 Vgh 變化成 Vgl 的時候，輸出電壓 Vd 僅下降 Vpt。爾後，當輔助電容線驅動電路 110 的輔助電容驅動電壓 Vst 僅上升 ΔVst 時，輸出電壓 Vd 會從現在的電壓僅上升 $K \cdot \Delta Vst$ 。在此，K 係上述常數。此後，保持已上升的電壓，輸出電壓 Vd 和對向電極電壓 Vcom 的差會作為驅動電壓 Vd1 而被施加於液晶胞 115。如這般，液晶面板以 1 個訊框週期而被交流驅動。

如第 25 圖所示，在相對於對向電極電壓 Vcom，輸出電壓 Vd 降低的情況下，藉由來自輔助電容線驅動電路 110 之信號，相較於 $(Vsig+Vpt)$ ，輸出電壓 Vd 會在相對於對向電極電壓 Vcom 往較低的方向平移 $K \cdot \Delta Vst$ 。另外，在相對於對向電極電壓 Vcom，輸出電壓 Vd 提高的情況下，藉由來自輔助電容線驅動電路 110 的信號，相較於 $(Vsig-Vpt)$ ，輸出電壓 Vd 會在相對於對向電極電壓 Vcom 往較高的方向平移 $K \cdot \Delta Vst$ 。

因此，根據專利文獻 1，因為使液晶胞 115 進行黑顯示，所以在將驅動電壓 Vd1 設為比 Vd10 還要高之值 Vd11 的時候，能夠降低相對於既定驅動電壓 Vd11 的信號電壓 Vsig 之值。以此方式，因為賦予液晶胞 115 的輸出電壓 Vd 在離開對向電極電壓 Vcom 的方向上僅平移 $K \cdot \Delta Vst$ ，所以信號線的振幅 Vsp' 能夠比以往的液晶胞之信號線的振

幅 V_{spp} 還要小。

在專利文獻 1 上記載的輔助電容電極之驅動方法中，於對向電極施加直流電壓，以獨立於對向電極的方式使輔助電容電極的電位同步於訊框週期而加以驅動，藉以謀求液晶驅動電壓 (V_{lcd}) 的提升。不過，來自輔助電容線驅動電路 110 之輸出信號 V_{st1} 係具有 ΔV_{st} 之振幅的 2 進制之電壓信號會在閘極信號 $G_{sig,1}$ 下降以後稍微延遲且振幅僅變化 ΔV_{st} 。因此，必須將針對掃描線 G_i 的輔助電容線驅動電壓 V_{st1} 設為從掃描線 G_i 成為接通之週期偏移的波形。因此，輔助電容線驅動電路的信號會因為對信號線、掃描線以及對向電極施加之任何波形皆不同，因而此電路構成變得複雜。

[專利文獻 1] 特開 2001-255851 號公報

【發明內容】

[本發明欲解決的課題]

在第 23 圖所示之以往的液晶顯示裝置中，液晶驅動電壓 (V_{lcd}) 係以信號線電壓 (V_s) 和對向電極電壓 (V_{com}) 之矩形波的組合而被施加。因此，在有必要使液晶驅動電壓上升的情況下，變得需要輸出電壓大的驅動用 LSI。不使用輸出電壓大的驅動用 LSI 而為了提升信號線電壓，則考量到如同專利文獻 1 地驅動輔助電容電極並提升液晶驅動電壓，但因為在專利文獻 1 的情況下，以直流電壓來驅動對向電極，所以在以矩形波來驅動對向電極電壓的情況下無法立即適用。因此，在第 23 圖所示之以往的液晶顯示裝置

中，會有無法獲得以矩形波來驅動對向電極電壓，並且用以驅動輔助電容來提升液晶驅動電壓之具體電路構成和驅動方法的課題。

有鑑於上述課題，本發明之目的在於提供液晶顯示裝置，其在畫素內部設置升壓用電極，以更容易的構成來進行使與充電泵浦類似之動作的驅動，能獲得越過液晶顯示用之驅動器 LSI 之輸出電壓的畫素電壓。本發明之其他目的在於提供此液晶顯示裝置的驅動方法。

[用於解決課題的手段]

爲了達成上述一個目地，本發明之液晶顯示裝置的第 1 構成係具備：顯示部，其由以下所組成：掃描線，其由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成；信號線，其由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成；開關元件，其被設在掃描線和信號線的交叉部；畫素電極，其連接於開關元件的輸出端；對向電極； m 列 \times n 行的畫素矩陣，其在畫素電極和對向電極之間配設液晶胞而成；輔助電容，其一端連接於開關元件的輸出端；以及輔助電容線，其由連接於各列的開關元件並且使各列之輔助電容的另一端成爲共通的複數列所組成；掃描線驅動電路，其對各列的掃描線輸出具有開關元件爲接通之接通期間以及斷開之保持期間的掃描線用驅動信號；信號線驅動電路，其對各行的信號線輸出信號線用驅動信號；對向電極驅動電路，其對對向電極輸出對向電極用驅動信號；以及輔助電容線驅動電路，其對各列的輔助電容線輸出輔助

電容線用驅動信號；且輔助電容線驅動電路係針對輔助電容線，於對向電極用驅動信號的第 1 週期中施加第 1 電壓，於對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期（在此， p 為 0 或自然數）中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合各列的每個掃描線用驅動信號而輸出設為開狀態的信號。

根據本發明之液晶顯示裝置，藉由簡單之構成的輔助電容線驅動電路來驅動輔助電容，可在保持期間中維持畫素電壓 (V_{pix}) 的升壓狀態，能夠提升畫素的對比度。因此，能使用在液晶顯示裝置中使用的驅動器 LSI 之電壓限制內的電壓，並且提升畫素的電位。

在上述構成中，較佳為輔助電容線驅動電路係由連接於每個輔助電容線的第 1 及第 2 驅動用電晶體所組成，第 1 驅動用電晶體之第 1 主電極與輔助電容之另一端連接，第 1 驅動用電晶體之第 2 主電極與成為第 1 共通電極的對向電極配線 (COM1) 連接，第 1 驅動用電晶體之控制電極與第 i 列之掃描線 (G_i) 連接，第 2 驅動用電晶體之第 1 主電極與第 1 驅動用電晶體之第 1 主電極連接，第 2 驅動用電晶體之第 2 主電極與第 2 共通電極配線 (COM2) 連接，第 2 驅動用電晶體之控制電極與第 $i+2$ 列之掃描線 (G_{i+2}) 連接。

本發明之液晶顯示裝置的第 2 構成係具備：顯示部，其由以下所組成：掃描線，其由複數列（在此，列是 $1 \leq i \leq m$ 的任意自然數）所組成；信號線，其由複數行（在此，行是 $1 \leq j \leq n$ 的任意自然數）所組成；開關元件，其被設在掃描

線和信號線的交叉部；畫素電極，其連接於開關元件的輸出端；對向電極； m 列 $\times n$ 行的畫素矩陣，其在畫素電極和對向電極之間配設液晶胞而成；輔助電容，其一端連接於上述開關元件的輸出端；以及輔助電容線，其由連接於各列的開關元件並且使各列之輔助電容的另一端成爲共通的複數列所組成；掃描線驅動電路，其對各列的掃描線輸出具有開關元件爲接通之接通期間以及斷開之保持期間的掃描線用驅動信號；信號線驅動電路，其對各行的信號線輸出信號線用驅動信號；對向電極驅動電路，其對對向電極輸出對向電極用驅動信號；以及輔助電容線驅動電路，其對各列的輔助電容線輸出輔助電容線用驅動信號；且輔助電容線驅動電路係由連接於每個輔助電容線的第1及第2驅動用電晶體所組成，第1驅動用電晶體之第1主電極與輔助電容之另一端連接，第1驅動用電晶體之第2主電極與成爲第1共通電極的對向電極配線(COM1)連接，第1驅動用電晶體之控制電極與第 i 列之掃描線(G_i)連接，第2驅動用電晶體之第1主電極與第1驅動用電晶體之第1主電極連接，第2驅動用電晶體之第2主電極與第2共通電極配線(COM2)連接，第2驅動用電晶體之控制電極與第 $i+2$ 列之掃描線(G_{i+2})連接，輔助電容線驅動電路係針對輔助電容線，於對向電極用驅動信號的第1週期中施加第1電壓，於對向電極用驅動信號的第1週期以後的 $p+1/2$ 週期(在此， p 爲0或自然數)中施加第2電壓，在此 $p+1/2$ 週期以後的保持期間中，配合各列的每個掃描線用驅動信號而輸

出設為開狀態的信號。

藉由上述構成，藉由利用設置於每個輔助電容線的 2 個電晶體與施加於對向電極配線的電壓和掃描線電壓，能夠實現輔助電容驅動電路。能夠藉由此輔助電容驅動電路來驅動輔助電容，藉以進行畫素的升壓。

本發明之液晶顯示裝置的第 3 構成係具備：顯示部，其由以下所組成：掃描線，其由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成；信號線，其由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成；開關元件，其被設在掃描線和信號線的交叉部；畫素電極，其連接於開關元件的輸出端；對向電極； m 列 \times n 行的畫素矩陣，其在畫素電極和對向電極之間配設液晶胞而成；輔助電容，其一端連接於上述開關元件的輸出端；輔助電容線，其由連接於各列的開關元件並且使各列之輔助電容的另一端成為共通的複數列所組成；以及寄生電容遮蔽配線，其被配設成通過各行之信號線和各列之輔助電容線的交叉部；掃描線驅動電路，其對各列的掃描線輸出具有開關元件為接通之接通期間以及斷開之保持期間的掃描線用驅動信號；信號線驅動電路，其對各行的信號線輸出信號線用驅動信號；對向電極驅動電路，其對對向電極輸出對向電極用驅動信號；以及輔助電容線驅動電路，其對各列的輔助電容線輸出輔助電容線用驅動信號；且輔助電容線驅動電路係由連接於每個輔助電容線的第 1 及第 2 驅動用電晶體所組成，第 1 驅動用電晶體之第 1 主電極與輔助電容之另一端連接，第 1 驅

動用電晶體之第 2 主電極與成爲第 1 共通電極的對向電極配線 (COM1) 連接，第 1 驅動用電晶體之控制電極與第 i 列之掃描線 (G_i) 連接，第 2 驅動用電晶體之第 1 主電極與第 1 驅動用電晶體之第 1 主電極連接，第 2 驅動用電晶體之第 2 主電極與第 2 共通電極配線 (COM2) 連接，第 2 驅動用電晶體之控制電極與第 $i+2$ 列之掃描線 (G_{i+2}) 連接，輔助電容線驅動電路係針對輔助電容線，於對向電極用驅動信號的第 1 週期中施加第 1 電壓，於對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期 (在此， p 爲 0 或自然數) 中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合各列的每個掃描線用驅動信號而輸出設爲開狀態的信號。

在上述構成中，較佳爲輔助電容係由第 1 以及第 2 輔助電容所組成，第 1 以及第 2 輔助電容之一端連接於畫素電極，第 1 輔助電容之另一端連接於輔助電容線驅動電路，並且第 2 輔助電容之另一端連接於對向電極。藉由驅動除了畫素輔助電容而另外設置的輔助電容，能夠進行畫素的升壓。

在上述構成中，較佳爲顯示部係具備第 1 以及第 2 基板，掃描線以及信號線被設置於第 1 基板上，對向電極被設置於第 2 基板上。輔助電容係較佳爲由以下所組成：設置在第 1 基板上的配線；設置在配線上的絕緣膜；以及設置在絕緣膜上的透明電極。輔助電容線驅動電路被設置成鄰接於顯示部，且輔助電容線驅動電路係由使用非晶矽或多晶矽的薄膜電晶體所組成。藉此，能夠輕易地在基板上

形成由薄膜電晶體組成的輔助電容驅動電路。

在上述構成中，較佳為直流電壓被施加於寄生電容遮蔽配線。對向電極用驅動信號也可以被施加於寄生電容遮蔽配線。寄生電容遮蔽配線係較佳為被配設於開關元件和輔助電容之間，且被配設成與輔助電容線平行。也可以在第 1 基板上配設第 1 閘極絕緣膜和第 2 閘極絕緣膜，寄生電容遮蔽配線被配設於第 1 閘極絕緣膜上。寄生電容遮蔽配線的直線部被配設在第 1 基板上，寄生電容遮蔽配線的交叉部被配設在第 1 閘極絕緣膜上，交叉部和上記直線部亦可藉由配設於前述第 1 閘極絕緣膜的接觸孔而連接。寄生電容遮蔽配線的交叉部係較佳為由透明電極材料所組成。

爲了達成上述其他目的，在本發明之液晶顯示裝置的驅動方法中，該液晶顯示裝置係設置由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成之掃描線以及由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成之信號線，在掃描線和信號線的交叉部上設置開關元件，在連接於開關元件之輸出端的畫素電極和對向電極之間配設由液晶胞所組成之 m 列 \times n 行的畫素矩陣，將輔助電容的一端連接於開關元件之輸出端而成，該驅動方法係藉由以下動作來使畫素電極和對向電極的電位差之絕對值增加：施加具有使開關元件爲接通之接通期間以及斷開之保持期間的矩形波信號來作爲開關元件的掃描線用驅動信號，對信號線以及對向電極施加矩形波信號，在輔助電容之另一端上，於對向電極

用驅動信號之第 1 週期中施加第 1 電壓，於對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期(在此， p 為 0 或自然數)中施加第 2 電壓，將此 $p+1/2$ 週期以後的保持期間中設為浮動(floating)狀態。

在上述構成中，較佳為將第 1 電壓設為和對向電極相同的電壓，將第 2 電壓設為與對向電極相異的電壓。或者，也可以將第 1 電壓設為和對向電極相同的電壓，將第 2 電壓設為和對向電極的反相電壓相同的電壓。

較佳為與連接有開關元件的該第 i 列之掃描線(G_i)的前 2 列、亦即第 $i+2$ 列之掃描線(G_{i+2})的接通期間同步地施加第 2 電壓。

較佳為將施加於輔助電容的電壓設為使施加在對向電極配線之信號振幅縮小的電壓。或者，也可以將施加於輔助電容的電壓設為相當於使施加在對向電極配線之信號振幅中心的直流電壓。

藉由上述構成，相對於施加在掃描線、信號線、對向電極的信號，以具有既定之時序的波形來驅動設於畫素的輔助電容，可在保持期間中維持畫素電壓(V_{pix})的升壓狀態，能夠提升畫素的對比度。因此，能使用在液晶顯示裝置中使用的驅動器 LSI 之電壓限制內的電壓，並且提升畫素的電位。

[發明的效果]

藉由本發明之液晶顯示裝置以及其驅動方法，藉由輔助電容驅動電路使畫素的輔助電容獨立於對向電極而進行驅動，能以簡單的構成來提升畫素的電位，不會使驅動器

用 LSI 的輸出電壓上升就能提高畫素的對比度。輔助電容驅動電路因為能夠使用液晶顯示裝置內之掃描信號或對向電極配線的信號，所以能以低成本來提升畫素的對比度。

【實施方式】

以下，參照圖式來詳細說明本發明的實施形態。在各圖中，相同或對應的構件則使用相同的符號。

第 1 圖係表示本發明之液晶顯示裝置 1 的構成之方塊圖。第 2 圖～第 4 圖係表示本發明之液晶顯示裝置 1 的顯示部 10 之一例。

如第 1 圖所示，本發明之液晶顯示裝置 1 係由被虛線包圍的顯示部 10、在顯示部 10 的周邊配置的掃描線驅動電路 20、信號線驅動電路 22、對向電極驅動電路 24 及輔助電容線驅動電路 26 所構成。

液晶顯示裝置 1 係在未圖示之第 1 透明基板上配設由複數列組成的掃描線及由複數行組成的信號線，在掃描線和信號線的交叉部上配設開關元件 12，連接於開關元件 12 之輸出端的畫素電極 13 和對向電極 14 之間配設了由液晶胞組成的畫素 15，輔助電容 16 之一端連接於開關元件 12 之輸出端。因此，列是由 $1 \leq i \leq m$ 之任意自然數所組成，是由 $1 \leq j \leq n$ 之任意自然數所組成。此外， i 列 j 行的開關元件 12 可記載為開關元件 12_{ij} 。

圖示的情況下，顯示部 10 係具有排列成 m 列 $\times n$ 行的矩陣狀的複數個畫素 15。在此情況下，配置於各列之畫素 15 的開關元件 12 之各閘極電極（也稱為控制電極）係互相連

接，並形成閘極電極配線。因此，1、2、3~m列之各閘極電極配線係分別連接於掃描線驅動電路20的掃描線 G_1 、 G_2 、 $G_3 \sim G_m$ 並進行掃描。

在配置於各列之畫素15的開關元件12中，源極電極(也稱為第1主電極)互相連接，並形成源極電極配線。因此，1、2、3~n行之源極電極配線係分別連接於信號線驅動電路22的信號線 S_1 、 S_2 、 $S_3 \sim S_n$ ，並施加顯示用信號。

在對向電極14以及連接於各開關元件12之汲極電極(也稱為第2主電極)的畫素電極13之間配置了液晶胞15。開關元件12是例如電晶體。電晶體12可使用在未圖示之第1透明基板上利用非晶矽或低溫多晶矽而製作的薄膜電晶體。如同上述，電晶體12的閘極連接於掃描線，源極連接於信號線 S 。對向電極14和對向電極14之配線則隔著各液晶元件15而設置在未圖示的第2透明基板。

掃描線驅動電路20會對各列的掃描線，輸出具有開關元件12成為接通之接通期間以及成為斷開之保持期間的掃描線用驅動信號。掃描線驅動電路20係依序對各掃描線 G_1 、 G_2 、 $G_3 \sim G_m$ 進行掃描，藉以在每1個水平期間選擇1列份量的畫素列。

信號線驅動電路22係針對各行的信號線來輸出和開關元件12之接通期間大致同步的既定時序之信號線用驅動信號。換言之，通過各信號線 S_1 、 S_2 、 $S_3 \sim S_n$ 來輸出顯示信號。對於在1水平期間內藉由掃描線驅動電路20所選擇之1列份量的液晶胞，信號線驅動電路22會藉由電晶體

12 來輸出畫素電壓。

對向電極驅動電路 24 會輸出對向電極用驅動信號，藉由在未圖示之第 2 透明基板上形成的對向電極 14，將共通的對向電極電壓 (V_{com}) 施加於全部的液晶胞 15。

輔助電容 16 之一端連接於電晶體 12 之汲極所連接的畫素電極 13，此輔助電容 16 之另一端會連接於輔助電容線驅動電路 26。如第 1 圖所示，換言之，配設於各列之畫素 15 的輔助電容 16 之另一端被共通地配線，形成連接於輔助電容線驅動電路 26 的輔助電容線。因此，1、2、3~m 列的輔助電容線係分別連接於輔助電容線驅動電路 26 的第 1 輸出端子~第 m 輸出端子。從第 1 輸出端子~第 m 輸出端子分別輸出 V_{cs1} ~ V_{csm} 。

此外，在上述情況下，也可以是將液晶顯示裝置 1 作為黑白顯示而說明的彩色顯示所對應的畫素。

第 2 圖係表示作為本發明之第 1 實施形態的彩色液晶顯示裝置 1 之第 1 基板 41 的一部分之透過平面圖的圖，第 3(A) 圖係沿著第 2 圖之 X-X 線的截面圖，第 3(B) 圖係表示沿著第 2 圖之 Y-Y 線的部分之包含第 2 基板 42 的截面圖。

如第 2 圖表示，在第 1 基板 41 上，複數條掃描線 44、複數條信號線 45 分別在列方向、行方向上延伸設置。兩線 44、45 的各交叉部附近配置了連接於兩線 44、45 的薄膜電晶體 46 及藉此薄膜電晶體 46 而驅動的畫素電極 47。另外，夾著畫素電極 47 而在與掃描線 44 相反之側上，輔助電容線 48 會與畫素電極 47 重疊而沿著列方向設置。

第 3(B)圖所示，在此彩色液晶顯示裝置 1 中，第 1 基板 41 和位於此第 1 基板 41 上方而成爲對向基板的第 2 基板 42 會藉由大略方形框狀的密封材料(未圖示)而被貼合，在密封材和兩基板 41、42 之間劃分而成的空間中封入液晶 43。

接著，參照第 3(A)圖來說明薄膜電晶體 46 等的具體構造。在第 1 基板 41 的上面，亦即面對第 2 基板 42 之面的一方的既定處，設有包含閘極電極 51 的掃描線 44，在另一方的既定處設置輔助電容線 48，並在其上面全體設置閘極絕緣膜 52。

在閘極絕緣膜 52 之上面的既定處設置了由本徵非晶矽所組成的半導體薄膜 53。在半導體薄膜 53 的上面，在比半導體薄膜 53 和閘極電極 51 之交叉部更內側達既定量之處，設置了通道保護膜 54。在通道保護膜 54 的上面兩側以及此兩側的半導體薄膜 53 的上面設置了由 n 型非晶矽所組成的接觸層 55、56。

在一方的接觸層 55 的上面設置汲極電極 57。在另一方的接觸層 56 的上面以及閘極絕緣膜 52 的上面之既定處設置包含源極電極 58 的信號線 45。

藉由閘極電極 51、閘極絕緣膜 52、半導體薄膜 53、通道保護膜 54、接觸層 55、56、汲極電極 57 以及源極電極 58 來構成薄膜電晶體 46。

包含薄膜電晶體 46 等的閘極絕緣膜 52 之上面全體設置了由絕緣材料所組成的覆蓋膜 59。此覆蓋膜 59 也可是平

坦化膜。在與覆蓋膜 59 的汲極電極 57 之既定處對應的部分則設置了接觸孔 60。在覆蓋膜 59 的上面之既定處設置了畫素電極 47。畫素電極 47 係以由 ITO 組成的透明電極所形成。畫素電極 47 係藉由接觸孔 60 而連接於汲極電極 57。

接著，參照第 3(B)圖來說明第 2 基板 42。在第 2 基板 42 的下面(面對第 1 基板 41 的面)之各既定處設置黑矩陣 61 以及 R、G、B 之濾色器要件 62R、62G、62B。在這當中，濾色器要件 62R、62G、62B 係被設置成面對對應之畫素電極 47。

黑矩陣 61 以及濾色器要件 62R、62G、62B 的下面，以由 ITO 組成的透明電極來形成對向電極 63。藉由在畫素電極 47 及與其對向配置的對向電極 63 之間封入的液晶 43 來形成畫素電容部。在此情況下，因為畫素電極 47 的面積相同，所以畫素電容部的畫素電容相同。

在此，如第 2 圖所示，在輔助電容線 48 當中，與畫素電極 47 重合的部分會成為設置於各畫素的輔助電容電極 48a。然後，藉由此重合的部分來形成第 1 圖所示的輔助電容 16。換言之，在第 2 圖以及第 3 圖所示的彩色液晶顯示裝置 1 中，輔助電容 16 係由以下所形成：作為設置在第 1 基板 41 上的配線之一部分的輔助電容電極 48a；在此配線上設置的絕緣膜 52、59；以及由設在此絕緣膜 52、59 上的透明電極所組成的畫素電極 47。

另一方面，與各濾色器要件 62R、62G、62B 對應的各畫素電極 47 係因為被設置在覆蓋膜 59 上，所以被配置在

同一平面上。因此，R、G、B之各畫素的間隙尺寸是 d (參照第3(B)圖)。

遑論連接於第1圖之畫素15之作爲開關元件12的薄膜電晶體，掃描線驅動電路20、信號線驅動電路22、輔助電容線驅動電路26之至少1個電路或者全部電路皆可形成在第2圖~第3圖液晶顯示裝置1上。例如，薄膜電晶體12以及上述的各驅動電路係使用低溫多晶矽而形成於被第1透明基板41，並構成TFT陣列基板。在此，液晶43會被填充於第1基板41和第2基板42的間隙。

此外，在第2圖以及第3圖所示的彩色液晶顯示裝置1中，輔助電容16係藉由在第1基板41上設置的輔助電容電極48a和絕緣膜52、59和畫素電極47所形成，但也可以依照彩色液晶顯示裝置1的畫素構造而採用其他構造。

第4圖係表示1列3行之畫素構造的等效電路之方塊圖， C_{1c} 係表示畫素電容， C_{cs} 係表示輔助電容16。開關用元件12之附加文字表示列及行，以CS1來表示第1列的輔助電容線。

現在，藉由對信號線以及對向電極施加矩形波信號，並選擇掃描線，連接於掃描線(G_1)的畫素15之開關元件12會成爲接通狀態，並施加根據顯示信號的電壓於畫素電極13。亦即，在接通狀態中，第1圖所示的輔助電容線驅動電路26係對輔助電容16之另一端，亦即，輔助電容電極17，在對向電極用驅動信號的第1週期中施加第1電壓。接著，於對向電極用驅動信號的第1週期以後的 $p+1/2$ 週

期(在此， p 為 0 或自然數)施加第 2 電壓，輸出將 $p+1/2$ 週期以後之保持期間中設為開路狀態的信號。配合各列的掃描線用驅動信號以既定時序而輸出此對向電極用驅動信號。

藉此，能使畫素電極 13 和對向電極 14 的電位差之絕對值增加。

第 5 圖係以表示本發明之液晶顯示裝置 1 的驅動方法之一例的波形，分別為 (A) 表示對向電極用驅動信號、(B) 表示輔助電容線用驅動信號、(C) 表示信號線用驅動信號、(D) 表示掃描線用驅動信號、(E) 表示和畫素電極 13 之電壓一起被施加於畫素 15 的電壓(畫素電極 13 和對向電極 14 的電壓差)。

如第 5(A) 圖所示，對向電極用驅動信號係對應掃描線用驅動信號的脈波寬度，重複高位準 (V_{comH}) 以及低位準 (V_{comL}) 之振幅的矩形波，在掃描線用驅動信號為接通的 $t_0 \sim t_1$ 以及 $t_5 \sim t_6$ 中，分別是如同具有高位準 (V_{comH}) 以及低位準 (V_{comL}) 之振幅的波形。第 5(C) 圖所示之波形係賦予液晶最大電壓時的信號線用驅動信號之一例。如第 5(D) 圖所示，掃描線用驅動信號是矩形波，並具有 $t_0 \sim t_1$ 以及 $t_5 \sim t_6$ 的期間成為充電期間之所謂的高位準之振幅、及 $t_1 \sim t_5$ 以及 $t_6 \sim t_{10}$ 的期間成為保持期間之低位準的振幅。在 $t_1 \sim t_5$ 的時間週期中，應注意到並非圖式所示之數個週期，而是被數百個以上的脈波所佔有。同樣地，對向電極用驅動信號 V_{com} 之位準係在 $t_5 \sim t_6$ 的時間週期中，應注

102年6月24日修正頁(象)

意會成爲 $t_1 \sim t_2$ 之時間週期的反轉信號。這會在各訊框中重複。

在此，在對向電極用驅動信號、輔助電容線用驅動信號以及信號線用驅動信號中，將 $t_0 \sim t_2$ 稱爲第 1 週期，將 $t_2 \sim t_4$ 稱爲第 2 週期。另外，掃描線用驅動信號的 1 個週期係由將開關元件 12 設爲導通狀態的接通期間(也稱爲充電期間)以及將開關元件 12 設爲非導通狀態之斷開的保持期間所組成。

針對輔助電容線用驅動信號進行說明。

如第 5(B)圖所示，輔助電容線用驅動信號 V_{cs} 係在掃描線用驅動信號爲充電期間($t_0 \sim t_1$ 的期間)的時候是第 1 電壓，換言之，與施加於對向電極 14 的電壓 V_{comH} 相同的電壓 $V_{cs1}(V_{cs}=V_{comH})$ ，在 $t_1 \sim t_2$ 的時候則是與施加於對向電極 14 之電壓相同的 V_{comL} ，在接下來的 $t_2 \sim t_3$ 的時候則是與施加於對向電極 14 之電壓 V_{comH} 不同的第 2 電壓(V_{cs2})。在 $t_3 \sim t_5$ 的時候，輔助電容 16 會藉由輔助電容線驅動電路 26 而成爲浮動的狀態。換言之，選擇各掃描線，連接於掃描線(G_1)的畫素 15 之開關元件 12 成爲接通狀態，根據顯示信號的電壓被施加於畫素電極 13 的時候，輔助電容線驅動電路 26 會針對各輔助電容線，於對向電極用驅動信號之第 1 週期施加第 1 電壓。接著，在對向電極用驅動信號之接通期間(從 t_0 至 t_2)以後的半週期($t_2 \sim t_3$)中，輔助電容線驅動電路 26 會對各輔助電容線施加與此半週期同步之其他的第 2 電壓，在此半週期以後的保持期間(t_3

~ t6)中，輸出作為開狀態的信號。輔助電容線驅動電路 26 於各列的掃描線用驅動信號來對各列的輔助電容線施加上述的電壓信號。

藉此，以畫素 15 產生的電壓差會被保持至下一個寫入動作。如同這般，分別被施加至輔助電容線 48 和對向電極 14 的 V_{com} 和 V_{cs} 皆是在掃描信號的脈波間之間的 50% 責務 (duty) 之矩形波。選擇 / 充電動作是在掃描線信號 $V_g(t_0 \sim t_1)$ 為高位準時所進行。 V_{com} 和 V_{cs} 的位準在 $t_2 \sim t_3$ 期間的充電以後，當返回低位準時， V_{cs} 會從高位準變化成低位準，於液晶 43 發生很大的電壓差。爾後 (t_3 以後)，輔助電容線 48 的電壓 V_{cs} 會為了維持於畫素 15 之液晶 43 產生的大電壓差而被設為浮動的狀態。為了以交流 (AC) 模式來驅動畫素 15，這些信號之高位準和低位準的作用會在下一個訊框中反轉。因此，在下一個訊框 (參照第 5 圖的 $t_5 \sim t_{10}$) 中， V_{cs} 的位準會在 $t_5 \sim t_{10}$ 的期間中，從 V_{comL} 變成高的電壓。

此外，施加第 2 電壓的期間並非侷限於半週期，也可以是 $p+1/2$ 週期 (在此， p 為 0 或自然數)。在以下的說明中，施加第 2 電壓的期間以半週期來進行說明。

如第 5(B) 圖所示，輔助電容線用驅動信號在 $t_5 \sim t_6$ 的時候，換言之，掃描線用驅動信號為充電期間的時候，是與施加於對向電極 14 之電壓相同的電壓 V_{comL} ，在 $t_6 \sim t_7$ 的時候，是與施加於對向電極 14 之電壓相同的第 1 電壓 V_{cs1} ($V_{cs1} = V_{comH}$)，在接下來的 $t_7 \sim t_8$ 的時候，是與施加

於對向電極 14 之電壓 (V_{comL}) 不同的第 2 電壓 (V_{cs2})。在 $t_8 \sim t_{10}$ 的時候，於輔助電容 16 之另一端，換言之，含有輔助電容電極 17 的輔助電容線 48 係藉由輔助電容線驅動電路 26 而被設為浮動的狀態。

更加詳細地說明本發明之驅動方法的動作原理。

對向電極 14 和畫素電極 13 之間的電容 (C_{lc}) 以及畫素電極 13 和輔助電容電極 17 之間的電容 (C_{cs}) 若不考慮液晶的介電率變化則是固定。此外，畫素電極 13 和輔助電容電極 17 之間的電容 (C_{cs}) 也是固定。將畫素 15 之充電已結束時的畫素電極 13 之電位設為 V_{pix1} ，將充電中之對向電極 14 的電位設為 V_{comW} ，將充電中之輔助電容電極 17 的電位設為 V_{cs1} 時，於畫素電極 13 (Pix) 中，以 $Q = C_{lc} \times (V_{pix1} - V_{comW}) + C_{cs} \times (V_{pix1} - V_{cs1})$ 所示之電荷來進行充電。因為畫素 15 之充電 (例如，參照第 5 圖的 t_1) 結束時，畫素 15 之電晶體 12 成為斷開，所以畫素 15 會成為浮動的狀態，該 Q 到下一次充電為止都會被保持為固定。在以往的範例中，從此狀態包含 V_{pix} 的全體之電位會配合對向電極 14 之電位而如同第 15 圖般地振動。

在此，只有輔助電容電極 17 的電壓會從 V_{cs1} 變化成 V_{cs2} 時，因為 Q 和 C_{lc} 、 C_{cs} 為固定，所以在充電以後不久，電位關係就發生變化。將變化後之畫素電位作為 V_{pix2} 時， $Q = C_{lc} \times (V_{pix1} - V_{comW}) + C_{cs} \times (V_{pix1} - V_{cs1}) = C_{lc} \times (V_{pix2} - V_{comW}) + C_{cs} \times (V_{pix2} - V_{cs2})$ 的關係會成立，因此畫素電極的電位 V_{pix} 僅變化 $V_{pix2} - V_{pix1} = C_{cs} / (C_{lc} + C_{cs}) \times$

102年6月24日修正頁(本)

($V_{cs2} - V_{cs1}$)。因為施加於液晶的電壓是 $V_{pix} - V_{com}$ ，所以 $V_{pix2} - V_{pix1} > 0$ ，亦即如同 $V_{cs2} - V_{cs1} > 0$ (參照第 5 圖的 $t7 \sim t8$) 來設定 V_{cs2} 時，畫素 15 的電壓會被升壓。若是 $V_{cs2} < V_{cs1}$ (參照第 5 圖的 $t2 \sim t3$) 的話則成爲降壓。這個是和在 LSI 內部用於升壓之充電泵浦 (charge pump) 類似的現象，但所謂 V_{com} 的電位相關的方面則有所不同。

在畫素 15 的充電時，將 V_{cs1} (相當於 V_{com}) 授與於輔助電容電極 17，在該 1 週期以後 (亦即，對向電極的電位成爲與充電時相同之電位的時候) 的 $t2 \sim t3$ (或是 $t7 \sim t8$) 的時候，授與 V_{cs2} 。在此以外的時序中，輔助電容電極 17 的驅動電源會使輔助電容電極 17 作爲開路狀態，換言之，成爲高阻抗，並將輔助電容線設爲浮動狀態。藉由進行這種驅動，可在保持期間中維持因施加 V_{cs2} 造成之畫素電壓 (V_{pix}) 的升壓狀態。亦即，能夠一邊使用驅動器 LSI 之電壓限制內的 V_{cs1} 、 V_{cs2} ，一邊使畫素 15 電位升壓，並超越 4.8V。

在此，雖成爲重點，但使輔助電容電極 17 之電壓從 V_{cs1} 變化成 V_{cs2} 的時候， V_{com} 會是和畫素 15 之充電時相同的電位。 V_{cs1} 、 V_{cs2} 是可一起從驅動器 LSI 供給之電壓 (和 V_s 的差是 4.8V 以內) 一事可在此時序中實現。對向電極驅動用信號之第 1 週期以後的 $p+1/2$ 週期 (p 爲 0 或自然數) 則表示滿足此條件的週期。

在第 1 實施形態中，因爲是作爲與使輔助電容電極 17 的電位變化，藉此上推畫素電位之充電泵浦類似的電路動作，所以能夠以 LSI 之輸出電壓以上的電壓來驅動液晶。

因為藉此使輔助電容線 48 從對向電極配線中獨立出來，所以能夠自由地施加這種升壓動作所必須的信號。

在第 1 實施形態中，作為一例，雖是以來自驅動器 LSI 之配線來驅動輔助電容電極 17，但也可以是鄰接於顯示區域而加入使用由非晶矽或多晶矽所組成之薄膜電晶體的驅動電路，藉以進行驅動。在此情況下，因為薄膜電晶體 12 和液晶之顯示部 10 周邊的配線數減少，所以能獲得也可以不增大 LSI 的效果。

在第 1 實施形態中，以對輔助電容電極 17 施加之電壓變化來進行輔助電容 16 的升壓。以往的畫素輔助電容之構成爲相同的情況下，即使作為輔助電容 16 而追加其他電極也能夠獲得相同的效果。第 6 圖、第 7(A)圖、第 7(B)圖係表示本發明之其他實施形態。

第 6 圖係表示分別設置輔助電容 16 和畫素輔助電容 18 時的方塊圖，第 7(A)圖、第 7(B)圖係表示具體的畫素構造的圖。

如第 6 圖所示，輔助電容係由第 1 以及第 2 輔助電容 16、18 所組成。在此構成的情況下，單純地將第 1 輔助電容 16 稱呼爲輔助電容，將第 2 輔助電容稱呼爲畫素輔助電容 18。因為形成輔助電容 16 之另一端的輔助電容電極 17 會連接於 CS 端子，畫素輔助電容 18 之另一端的電極會連接於 COM 電極(也連接於對向電極 14)，所以會對輔助電容 16 和畫素輔助電容 18 之電極獨立施加電壓。換言之，輔助電容 16 以及畫素輔助電容 18 之一端會共通連接於畫素電

極 13，輔助電容 16 以及畫素輔助電容 18 之另一端會分別個別地被配設。輔助電容 16 之另一端連接於輔助電容線驅動電路 26 的同時，畫素輔助電容 18 之另一端會連接於對向電極 14。換言之，畫素輔助電容 18 與畫素 15 並列而連接。

在第 7 圖中，(A)為畫素構造的平面圖、(B)則表示其截面圖。在此情況下，於各列之畫素 15 配設的輔助電容 16 之另一端會形成輔助電容電極 17，各輔助電容電極 17 會藉由輔助電容線 48 而相互連接。此輔助電容 16 的電極配線能夠配設成與畫素輔助電容 18 之電極配線平行。因此，會有在圖案佈局方面自由度增加的優點。分別任意地設計用於形成例如輔助電容 16 以及畫素輔助電容 18 之對向的電極之圖案。藉此，讓用於保持蓄積於畫素之電荷的蓄積電容充足，同時，能夠形成使施加於液晶胞 15 之電壓 (V_{pp} ，峰值之間電壓) 提升的輔助電容 16。

第 8 圖係表示本發明之液晶顯示裝置 30 的第 2 實施形態之方塊圖。輔助電容線驅動電路 26 係構成爲包含連接於由各掃描線 ($G_1 \sim G_m$) 所驅動之每個輔助電容 16 的第 1 以及第 2 輔助電容驅動用電晶體 31、32。

連接於掃描線驅動電路 20 之各掃描線的 n 個畫素電極 13 係連接著輔助電容 16 之一端，輔助電容 16 之另一端被形成爲共通電極。此共通電極僅設置了掃描線驅動電路 20 之條數份量。將由此輔助電容 16 的共通電極所組成的配線稱爲輔助電容線 ($Cs_1 \sim Cs_m$) 48。換言之，各個輔助電容線

48 係成爲每 1 條分離的狀態，被設於此兩端的第 1 以及第 2 輔助電容驅動用電晶體 31、32 所驅動。

第 1 輔助電容驅動用電晶體 31 係如圖所示，因爲作爲掃描線之條數的 m 個會沿著掃描線驅動電路 20 而被配置成一行，所以稱爲 $CT_{r11} \sim CT_{r1m}$ 。同樣地，第 2 輔助電容驅動用電晶體 32 係因爲作爲掃描線之條數的 m 個會沿著開關元件 12 之 n 行而配置，所以稱爲 $CT_{r21} \sim CT_{r2m}$ 。

畫素電極 13 會連接於電晶體 12 之汲極。和一系列之對應的畫素電極 13 一起形成液晶胞 15 的對向電極 14 全部互相連接，並連接於第 1 輔助電容驅動用電晶體 31 的第 2 主電極。和第 1 列之畫素電極 13 一起形成輔助電容 16 的輔助電容電極 17 會相互連接，並連接於第 1 輔助電容驅動用電晶體 31 的第 1 主電極。第 1 輔助電容驅動用電晶體 31 的各控制電極會連接於對應的各掃描線。第 2 列以及第 3 列的畫素也以同樣的方式所構成。然後，用於畫素輔助電容 18 的對向電極 14 全部連接於成爲第 1 共通電極的對向電極配線(稱爲 COM1)。如圖所示，第 2 輔助電容驅動用電晶體 32 的第 2 主電極全部連接於第 2 共通電極配線(稱爲 COM2)。第 2 列以及第 3 列的畫素也以同樣方式所構成。以此方式，作爲形成畫素輔助電容 18 之另一端電極的對向電極 14 之電壓會時常被控制在 COM1 的電壓位準。施加於輔助電容線 48 的電壓會藉由第 1 輔助電容驅動用電晶體 31 和第 2 輔助電容驅動用電晶體 32 的開關狀態而被控制在 COM2 之電壓位準。

在第 i 列之第 1 輔助電容驅動用電晶體 31 中，第 1 主電極會與連接於第 i 列之輔助電容 16 的輔助電容線 48 連接，第 2 主電極會與成爲第 1 共通電極的對向電極配線 (COM1) 連接，控制電極會和第 i 列的掃描線 G_i 連接。

在第 $i+2$ 列的第 2 輔助電容驅動用電晶體 32 中，第 1 主電極係連接於與第 i 列的第 1 輔助電容驅動用電晶體 31 的第 1 主電極以及輔助電容 16 連接的輔助電容線 48，第 2 主電極全部與第 2 共通電極配線 (COM2) 連接，控制電極與第 $i+2$ 列的掃描線 G_{i+2} 連接。因此，在控制第 1 列之 n 個畫素 15 ($15_{11} \sim 15_{1n}$) 時，則使用第 1 輔助電容驅動用電晶體 CTr_{11} 和第 2 輔助電容驅動用電晶體 CTr_{23} 。同樣地，在控制第 i 列之各畫素 15 時，則使用電晶體 CTr_{1i} 和電晶體 $CTr_{r(i+2)}$ 。

此外，在控制第 $m-1$ 列之 n 個畫素 15 時，則使用第 1 輔助電容驅動用電晶體 $CTr_{1(m-1)}$ 和第 2 輔助電容驅動用電晶體 CTr_{21} 。控制第 m 列的 n 個畫素時，則使用第 1 輔助電容驅動用電晶體 CTr_{1m} 和第 2 輔助電容驅動用電晶體 CTr_{22} 。

輔助電容線驅動電路 26 係於每個掃描線連接第 1 以及第 2 輔助電容驅動用電晶體 31、32，於第 1 輔助電容驅動用電晶體 31 的第 2 主電極連接對向電極配線 (COM1)，第 2 輔助電容驅動用電晶體 32 的第 2 主電極第 2 係連接於共通電極配線 (COM2)。在掃描線爲第 1 列之 G_1 的時候，第 1 輔助電容驅動用電晶體 31 的控制電極會連接於第 1 列的掃描線 G_1 ，第 2 輔助電容驅動用電晶體 32 的控制電極會連接於

2013年6月9日修正頁(※)

第 3 列的掃描線 G_3 。

可以對共通電極配線 (COM2) 施加對向電極配線 (COM1) 之反相電壓。在此情況下，當然也可以在 COM 驅動器設置 COM 反轉信號產生電路，但可以將由未圖示之薄膜電晶體組成的反相器 (inverter) 電路連接於對向電極驅動電路 24，將反相器電路的輸出 (COM2) 連接於共通電極配線而能夠輕易地實現。第 9 圖係示意地表示 1 個畫素 15 的等效電路圖。

在第 8 圖中，依序選擇掃描線 G_1 、 G_2 、 $G_3 \sim G_m$ 。選擇了掃描線 G_1 的時候，連接於掃描線 G_1 的開關元件 12 成為導通 (通路) 狀態，各畫素 15 的液晶以及輔助電容 16 分別被充電至所連接的信號線 S_1 、 S_2 、 $S_3 \sim S_m$ 的電位。在此時的選擇 / 充電期間中，與掃描線 G_1 對應之輔助電容線 48 係藉由第 1 輔助電容驅動用電晶體 CT_{r11} 而施加對向電極 14 的電壓 (COM1)。此時，連接於輔助電容 16 的第 2 輔助電容驅動用電晶體 CT_{r23} 係因為未選擇掃描線 G_3 ，所以是遮斷 (斷開) 狀態。因此， V_{com2} 不會影響形成輔助電容 16 的輔助電容電極 17 之電壓。僅藉由第 1 輔助電容驅動用電晶體 CT_{r11} 來驅動輔助電容電極 17。

掃描線 G_1 的選擇 / 充電期間結束而成為非選擇狀態，掃描線 G_2 正被選擇的時候，第 1 以及第 2 輔助電容驅動用電晶體 CT_{r11} 以及 CT_{r23} 係因為閘極為低位準，所以一起成為斷開狀態。因此，輔助電容電極 17 以及畫素電極 13 成為浮動的狀態，保持在掃描線 G_1 之選擇時所充電的電荷，維持和對向電極 14 相同的電位 (COM1)。藉此，即使 V_{com1}

變化，該液晶 15 和輔助電容 16 之間的電壓差也可以保持相同狀態。

掃描線 G_2 的選擇 / 充電期間結束而成爲非選擇狀態，選擇掃描線 G_3 時，第 2 輔助電容驅動用電晶體 CT_{r23} 成爲接通狀態。這是因爲連接至第 2 輔助電容驅動用電晶體 CT_{r23} 之閘極的掃描線 G_3 爲高位準。

藉此，作爲 COM2 線之電壓的 V_{com2} 會藉由第 2 輔助電容驅動用電晶體 CT_{r23} 而被施加至 1 列中的輔助電容線 48(C_{s1})。經由第 2 輔助電容驅動用電晶體 CT_{r23} 施加來自輔助電容線驅動電路的電壓 (COM2) 於輔助電容電極 17。此時，COM2 的電位是與 COM1 不同的電位，輔助電容電極 17 的電位從 COM1 變化成 COM2。因此，此時電壓 V_{com1} 被供給於 1 列中的液晶胞 15 之對向電極 14，另一方面，供給電壓 V_{com2} 於輔助電容線 48(C_{s1})。此電位變化會經由輔助電容線 48 而擴展畫素電極 13 與 COM1 的電位差。亦即，以和充電泵浦類似的效果來提升液晶施加電壓。

如同上述，掃描線 G_3 的選擇結束以後，接著至選擇掃描線 G_1 爲止的期間成爲保持期間，第 1 以及第 2 輔助電容驅動用電晶體 CT_{r11} 以及 CT_{r23} 會一起持續斷開狀態。亦即，由於 COM2 之寫入而充電的電荷被保持於輔助電容 16，以此效果來維持掃描線 G_1 上的畫素電壓之升壓狀態。畫素 15 的升壓係在產生與 COM1 和電位差之狀態下而被維持。這是因爲輔助電容線 48(C_{s1} 、 $C_{s2} \sim C_{sm}$) 爲浮動的狀態。

第 10 圖係本發明之液晶顯示裝置 30 之驅動方法的波

形，分別為(A)表示對向電極用驅動信號、(B)表示第 2 共通電極用驅動信號(Vcom2)、(C)表示信號線用驅動信號、(D)表示掃描線 G₁的驅動信號、(E)表示掃描線 G₂的驅動信號、(F)表示掃描線 G₃的驅動信號、(G)表示施加於輔助電容線 48 的輔助電容線驅動信號、(H)表示該畫素 15 的畫素電極 13 之電壓、在畫素電極 13 和對向電極 14 之間產生的液晶胞 15 之電壓差。

如第 10(A)圖所示，對向電極用驅動信號(VcomL)是矩形波，第 2 共通電極用驅動信號(Vcom2)係對向電極用驅動信號(Vcom1)的反相信號(參照第 10(B)圖)。如第 10(C)圖所示，信號線用驅動信號係對向電極用驅動信號之反相的矩形波。如第 10(D)圖～第 10(F)圖所示，掃描線用驅動信號係矩形波，選擇/充電期間具有高位準的振幅。在掃描線用驅動信號 G₁中，t₀～t₁以及 t₅～t₆具有充電成為接通的高位準之振幅，上述的接通期間以外則全部是斷開，換言之，具有低位準之振幅的波形。同樣地，在掃描線用驅動信號 G₂方面，t₁～t₂以及 t₆～t₇具有充電成為接通的高位準之振幅，上述的接通期間以外則全部是斷開，換言之，具有低位準之振幅的波形。在掃描線用驅動信號 G₃方面，t₂～t₃以及 t₇～t₈具有充電成為接通的高位準之振幅，上述的接通期間以外則全部是斷開，換言之，具有低位準之振幅的波形。將成為上述掃描線用驅動信號之低位準的期間稱為「保持時間」。

第 10(G)圖係表示被施加於輔助電容電極 17 的波形，

掃描線用驅動信號 G_1 為接通的時候 ($t_0 \sim t_1$)，第 1 輔助電容驅動用電晶體 31 會導通，此期間 V_{com1} 被施加於輔助電容電極 17。掃描線用驅動信號 G_2 為接通的時候 ($t_2 \sim t_3$)，第 2 輔助電容驅動用電晶體 32 會導通，此期間 V_{com2} 會被施加於被配置成面對畫素電極 13 的輔助電容電極 17。上述期間以外的 $t_3 \sim t_5$ 係因為第 1 以及第 2 輔助電容驅動用電晶體 31、32 未導通，所以輔助電容電極 17 為浮動的狀態。藉由設為這種驅動信號，輔助電容電極 17 的電位 (V_{cs}) 係成為在施加於第 1 輔助電容驅動用電晶體 31 的掃描線用驅動信號 G_1 以及施加於第 2 輔助電容驅動用電晶體 32 的掃描線用驅動信號 G_2 之每個週期，信號中心會上下變動的波形。藉由與上述說明同樣的理由，能夠以此變化來進行畫素電位的升壓。

第 10(H)圖係和畫素電極 13 一起表示液晶畫素 15 之電壓差的波形。如圖所示，在 $t_2 \sim t_3$ 的期間，畫素電極 13 的波形會因輔助電容線 48 之電壓的影響而變化，在 $t_3 \sim t_5$ 的期間施加於畫素 15 的電壓會提升。藉此，能獲得因使用輔助電容線驅動電路 26 而使畫素電極 13 和對向電極 14 的電位差之絕對值增加的升壓效果。

在第 2 實施形態的輔助電容線驅動電路 26 中，使用來自原有的掃描線驅動的信號來作為第 1 以及第 2 輔助電容驅動用電晶體 31、32 的控制信號。同樣地，能夠從對向電極驅動電路 24 供給施加於第 1 輔助電容驅動用電晶體 31 之主電極的電壓 (V_{com1})。此外，對在第 2 輔助電容驅動用

電晶體 32 的主電極上施加的 V_{com2} 供給來自對向電極驅動電路 24 的反轉信號。因此，在第 2 實施形態的輔助電容線驅動電路 26 中，變得容易形成用於輔助電容驅動的信號。另外，用於輔助電容驅動之新規格的內外的配線變得不需要，也會產生不需要將液晶顯示裝置 30 之輔助電容驅動用端子重新設置於液晶顯示裝置 30 的驅動用 LSI 或液晶顯示裝置 30 的電路的有利效果。

V_{com1} 和 V_{com2} 的波形及該等的值可以有許多的式樣和變形例。在第 2 實施形態中，雖將輔助電容驅動之信號作為 V_{com} 反轉信號，但此信號也可以是相當於 V_{com} 之振幅中心的直流電壓 (V_{comDC})。在此情況下，會有信號 (V_{com2}) 之供給變得更容易的效果。當然，也可以在維持 V_{com} 反轉之時序和振幅中心的情況下來縮小振幅。振幅成為 0 之狀態為最小值，這就是 V_{comDC} 。

此外，第 10 圖所示的 V_{com2} 的振幅可以變更為比第 10(B) 圖所示之值更小的值。相對於 V_{com2} ，只要使施加於液晶胞 15 的電壓進行升壓， V_{com2} 的電壓或週期可以有許多的變形。

在第 2 實施形態中，和第 1 實施形態相同，也可以將畫素用輔助電容 (C_p) 18 設成與升壓用之輔助電容 (C_s) 16 不同者。如第 6 圖以及第 7 圖所示，也可以與形成液晶的畫素輔助電容 18 並列而設置其他的輔助電容。於第 11 圖表示這種範例。第 11 圖係表示分別設置畫素輔助電容 18 和輔助電容 16 時的方塊圖，第 12 圖係表示具體的畫素構造

的圖。

如第 11 圖所示，畫素輔助電容 18 和輔助電容 16 的一端係共通連接於畫素電極 13，成為畫素輔助電容 18 之另一端和輔助電容 16 之另一端的輔助電容電極 17 則分別被個別地配設。在圖示的情況下，畫素輔助電容 18 之另一端在連接於對向電極 14 的同時，輔助電容 16 之另一端則連接於輔助電容線驅動電路 26。

在第 12 圖中，(A)為畫素構造的平面圖、(B)則表示其截面圖。在此情況下，配設於各列之畫素 15 的輔助電容 16 之另一端會形成輔助電容線 48。此輔助電容線 48 能夠配設成與畫素輔助電容線平行。因此，會有除了圖案設計以外，自由度增加的優點。

如第 11 圖以及第 12 圖所示，與各畫素相關之輔助電容 16 與畫素輔助電容 18 的構造係和第 6 圖以及第 7 圖所示的構造相同。

在上述範例中，獨立驅動的輔助電容線 48 被配設成與連接於畫素電容之對向的電極的電容線平行。因此，會有除了圖案設計以外，自由度增加的優點。因為能任意設計用於形成電容之對向的電極以及電容線的圖案，所以能達成圖案設計的自由度。這就是優點。例如分別任意地設計用於形成輔助電容 16 以及畫素輔助電容 18 之對向的電極之圖案。藉此，能夠讓用於保持蓄積於畫素 15 之電荷的蓄積電容充足，同時，以使施加於液晶胞 15 的電壓 (V_{pp} 、峰值之間電壓) 提升的方式，而獲得由畫素電極 13 與輔助電

容電極 17 產生的電容結合。

在此，輔助電容線驅動電路 26 能夠設置成鄰接於顯示部 10。輔助電容線驅動電路 26 係如同第 2 圖以及第 3 圖所說明，與鄰接於畫素 15 的開關元件 12 相同，能夠使用非晶矽或多晶矽而形成於第 1 透明基板 41，並構成 TFT 陣列基板。

在上述的液晶顯示裝置 1、30 的實施形態中，各輔助電容線 48 係與信號線 45 交叉。

第 13 圖係表示第 2 圖所示之畫素的信號線 45 和輔助電容線 48 的交叉部之截面示意圖。第 13 圖係沿著第 2 圖的 A-A 線的截面圖，因為各輔助電容線 48 與信號線 45 交叉，所以在各交叉部形成寄生電容 C_{st} 。

第 14 圖係表示在液晶顯示裝置 30 中，包含寄生電容 C_{st} 的等效電路圖。如第 14 圖所示，因為在輔助電容線 48 和信號線 45 的交叉部形成了寄生電容 C_{st} ，所以浮動狀態的輔助電容線 48 係具有寄生電容 C (在各交叉部裡發生的寄生電容) \times 信號線之條數 n 的合成電容。因此，輔助電容線 48 係藉由合成電容 C_n 受到信號線 45 之平均電位的影響而發生電位變動。輔助電容線 48 的電位變動係因為造成與輔助電容線 48 連接之畫素列的升壓變化，所以藉由信號線電位，亦即畫像資料，就會以輔助電容線 48 為單位而使畫素電壓受到影響。

接著，針對在液晶顯示裝置 1、30 中，能遮蔽於信號線 45 與輔助電容線 48 之交叉部產生的寄生電容的畫素之

變形例來進行說明。

第 15 圖係表示畫素的變形例之構成的部分透視平面圖，第 16 圖係表示沿著第 15 圖之 X-X 線的截面圖。

如第 15 圖所示，畫素 70 係具備用於遮蔽在信號線 45 輔助電容線 48 之間產生之寄生電容 C_{st} 的寄生電容遮蔽配線 72。如第 15 圖所示，寄生電容遮蔽配線 72 係具有直線部 72a 和凸部 72b。

寄生電容遮蔽配線 72 係具有：直線部 72a，其在輔助電容線 48 和開關元件 46 之間的區域中，配設於輔助電容線 48 以及輔助電容電極 48a 側並且平行，並平行於輔助電容線 48；以及凸部 72b，其覆蓋輔助電容線 48 和信號線 45 的交叉部。此凸部 72b 係以從信號直線部 72a 朝向紙面上方而垂直曲折的方式來延長。因此，寄生電容遮蔽配線 72 係配設成通過各行之信號線 45 和各列之輔助電容線 48 的交叉部。此外，因為凸部 72b 被設置在信號線 45 及輔助電容線 48 的交叉部，所以也僅稱為交叉部。

如第 16 圖所示，在畫素 70 中，將第 2 圖以及第 3 圖所示之液晶顯示裝置 1 之第 1 基板 41 上形成的閘極絕緣膜 52 作為以第 1 閘極絕緣膜 74 和第 2 閘極絕緣膜 75 之順序而層積的 2 層構造，在第 1 閘極絕緣膜 74 上形成成為寄生電容遮蔽配線 72 的圖案。在第 1 基板 41 上形成輔助電容線 48 方面則與液晶顯示裝置 1 相同。

在畫素 70 中，將在第 2 圖以及第 3 圖所示之液晶顯示裝置 1 的閘極絕緣膜 52 上形成的輔助電容線 48 以及信號

線 45 形成於第 2 閘極絕緣膜 75 上。寄生電容遮蔽配線 72 係對應第 1 圖所示的各輔助電容線 C_{s1} 、 $C_{s2} \sim C_{sm}$ 而形成了 m 條。

第 17 圖係表示藉由畫素 70 之寄生電容遮蔽配線 72 的追加而在寄生電容遮蔽配線 72 和信號線的交叉部上所產生之電容的截面示意圖。如圖所示，輔助電容線 48 和寄生電容遮蔽配線 72 係因為夾著第 1 閘極絕緣膜 74 而相互面對，所以在輔助電容線 48 和寄生電容遮蔽配線 72 之間產生第 1 交叉部電容 76。此外，寄生電容遮蔽配線 72 和信號線 45 係因為夾著第 2 閘極絕緣膜 75 而相互面對，所以在寄生電容遮蔽配線 72 和信號線 45 之間產生第 2 交叉部電容 77。因此，在輔助電容線 48 和信號線 45 之間，一起在和被寄生電容遮蔽配線 72 之間形成第 1 以及第 2 交叉部電容 76、77，但變得不會形成在輔助電容線 48 和信號線 45 之間直接結合的寄生電容。

寄生電容遮蔽配線 72 係對應第 1 圖所示之各輔助電容線 C_{s1} 、 $C_{s2} \sim C_{sm}$ 而形成了 m 條，但對 m 條全部都賦予共通電位。對 m 條的寄生電容遮蔽配線 72 所共通施加的共同電位能夠作為例如 GND 等的固定電位。寄生電容遮蔽配線 72 的材料係為了防止成為被施加之共同電位的電壓信號的延遲而使用低阻抗的金屬為較佳。

如同以上所說明，在畫素 70 中，除去在輔助電容線 48 和信號線 45 之間產生之不利的寄生電容。然後，如同上述所說明，已利用處於浮接之狀態的輔助電容線 48 (C_{s1} 、 C_{s2}

~ Csm)的升壓效果係因為變得不會因設置寄生電容遮蔽配線 72 而受到信號線 45 之電位變動的影響，所以能夠穩定並維持畫素 70 的升壓狀態。

將畫素 70 的寄生電容遮蔽配線 72 的電位作為 GND 等之固定電位，但也可以作為施加於對向電極 14 的電壓 (COM1)。在此情況下，在寄生電容遮蔽配線 72 和畫素電極 47 重疊的區域形成電容。此電容會和所謂以往的畫素用輔助電容同樣地具有使畫素 70 之電位穩定化的效果。

能夠用以下的製造方法來製作畫素 70。

在第 1 基板 41 上堆積金屬層，藉由圖案化來形成閘極電極 51 與輔助電容線 48 的圖案。金屬層能使用遮光性的鉻、鉻合金、鋁、鋁合金、鉬等。

接著，為了覆蓋形成有閘極電極 51 以及輔助電容線 48 之圖案的第 1 基板 41 之表面全體而堆積既定厚度之第 1 閘極絕緣膜 74。第 1 閘極絕緣膜 74 係與閘極絕緣膜 52 同樣地由氮化矽和氧化矽等的絕緣材料所構成。

接著，在第 1 閘極絕緣膜 74 上堆積金屬層，藉由圖案化來形成寄生電容遮蔽配線 72。寄生電容遮蔽配線 72 的材料能使用和成為閘極電極 51 以及輔助電容線 48 之金屬層相同的材料。

在形成寄生電容遮蔽配線 72 之圖案的第 1 閘極絕緣膜 74 的表面全體堆積既定厚度的第 2 閘極絕緣膜 75。第 2 閘極絕緣膜 75 係與閘極絕緣膜 52 同樣地可使用氮化矽和氧化矽等的絕緣材料，也可以是和第 1 絕緣膜 74 相同的材

料。在這以後的步驟，若和在第 2 圖之液晶顯示裝置 1 中說明之製造步驟相同即可。

接著，除了能用於液晶顯示裝置 1、30 以外還說明其他的畫素 80。

第 18 圖係表示畫素 80 之構成的部分透視平面圖，第 19 圖係表示沿著第 18 圖之 X-X 線的截面圖。

如圖所示，在畫素 80 中，寄生電容遮蔽配線 82 係由以下所構成：直線部 82a，其在第 1 基板 41 上配設成與輔助電容線 48 平行；以及凸部 82b，其配置在第 2 閘極絕緣膜 75 上之輔助電容線 48 和信號線 45 的交叉部的區域。於第 1 閘極絕緣膜 74 上配設使寄生電容遮蔽配線 82 露出的接觸孔 84。寄生電容遮蔽配線的凸部 82b 係配設在第 2 閘極絕緣膜 75 上，並且藉由接觸孔 84 而連接於寄生電容遮蔽配線的直線部 82a。

第 20 圖係表示在畫素 80 之寄生電容遮蔽配線 82 和信號線 45 的交叉部中產生的電容之截面示意圖。

如圖所示，因為輔助電容線 48 與寄生電容遮蔽配線的凸部 82b 會夾著第 1 閘極絕緣膜 74 而相互面對，所以在輔助電容線 48 和寄生電容遮蔽配線的凸部 82b 之間會產生第 1 交叉部電容 76。此外，因為寄生電容遮蔽配線的凸部 82b 和信號線 45 會夾著第 2 閘極絕緣膜 75 而相互面對，所以在寄生電容遮蔽配線的凸部 72 和信號線 45 之間會產生第 2 交叉部電容 77。因此，在輔助電容線 48 和信號線 45 之間，一起在和被寄生電容遮蔽配線 82 之間形成第 1 以及第 2 交

叉部電容 76、77，但變得不會形成在輔助電容線 48 和信號線 45 之間直接結合的寄生電容 C_{st} 。寄生電容遮蔽配線的凸部 82 係藉由接觸孔 84 而連接於寄生電容遮蔽配線的直線部 82a，所以在輔助電容線 48 和信號線 45 之間會和畫素 70 同樣地被寄生電容遮蔽配線 82 所遮蔽。

在第 18 圖中，雖以信號線 45 與寄生電容遮蔽配線 82 之重疊部上形成接觸孔 84 的方式來進行圖示，但這並非必要條件，只要是在寄生電容遮蔽配線 82 上就能夠形成於任意的位置。

在上述實施形態中，與畫素 70 的寄生電容遮蔽配線 72 相同，將 GND 等之固定電位或者施加於對向電極 14 的電壓 (COM1) 施加於畫素 80 的寄生電容遮蔽配線 82。因此，因為消除了因設置寄生電容遮蔽配線 82 而受到信號線 S_1 、 S_2 、 $S_3 \sim S_n$ 之電位變動的影響，所以能夠穩定並維持畫素 80 的升壓狀態。

在上述實施形態中，在對寄生電容遮蔽配線 82 施加與對向電極 14 相同電位的時候，會有追加以往之畫素用的輔助電容的效果，畫素 80 之電位的穩定性會提升。

能夠以下列方式來製造第 18 圖所示之實施形態的畫素 80。

首先，在第 1 基板 41 上使用相同的低阻抗導電膜來形成輔助電容線 48 與寄生電容遮蔽配線的直線部 82a 之圖案。接著，將第 1 閘極絕緣膜 74 堆積至既定的厚度，在寄生電容遮蔽配線的直線部 82a 上設置接觸孔 84。

接著，將成爲寄生電容遮蔽野線之凸部 82b 的電極層堆積至既定厚度，形成與寄生電容遮蔽配線之直線部 82a 連接的圖案。若寄生電容遮蔽配線的凸部 82b 的材料能夠進行靜電遮蔽即可。因此，寄生電容遮蔽配線的凸部 82b 並不需要如同第 15 圖所示之畫素 70 的寄生電容遮蔽配線 72 般地使用用以防止電壓信號之延遲的低阻抗的金屬，而能夠使用 ITO 等的透明導電膜。藉此，相較於上述畫素 70，畫素 80 之開口效率更加提升。

接著，於第 1 閘極絕緣膜 74 的全面以既定厚度來堆積第 2 閘極絕緣膜 75。在此步驟以後，就以在第 2 圖之液晶顯示裝置中說明之製造步驟相同地進行即可。

此外，在上述的第 5 圖、第 10 圖以及第 23 圖中，必須注意並未明確記載到關於在電晶體 12 之閘極和汲極之間產生的寄生電容。不過，如同第 26 圖的 V_{pt} 所示，實際上，於此寄生電容所產生之小幅電壓下降在適當地決定驅動波形以外應該多加考慮則是不言而喻的。

本發明並未被限定於上述實施形態，可在專利請求的範圍中記載之液晶顯示裝置以及其驅動方法的發明範圍內進行各種變形，這些當然也包含在本發明之範圍內則是顯而易見。

【圖式簡單說明】

第 1 圖係表示本發明之液晶顯示裝置的構成之方塊圖。

第 2 圖係表示作爲本發明之第 1 實施形態的彩色液晶

顯示裝置之第 1 基板的一部分之透過平面圖的圖。

第 3(A)圖係沿著第 2 圖之 X-X 線的截面圖。

第 3(B)圖係表示沿著第 2 圖之 Y-Y 線的部分之包含第 2 基板的截面圖。

第 4 圖係表示 1 列 3 行之畫素構造的等效電路之方塊圖。

第 5 圖係以表示本發明之液晶顯示裝置 1 的驅動方法之一例的波形，分別為 (A) 表示對向電極用驅動信號、(B) 表示輔助電容線用驅動信號、(C) 表示信號線用驅動信號、(D) 表示掃描線用驅動信號、(E) 表示和畫素電極之電壓一起被施加於畫素的電壓(畫素電極和對向電極的電壓差)。

第 6 圖係表示分別設置畫素輔助電容和輔助電容時的方塊圖。

第 7(A)圖係表示畫素構造的平面圖。

第 7(B)圖係表示畫素構造的截面圖。

第 8 圖係表示本發明之液晶顯示裝置的第 2 實施形態之方塊圖。

第 9 圖係示意地表示 1 個畫素的等效電路圖。

第 10 圖係本發明之液晶顯示裝置之驅動方法的波形，分別為 (A) 表示對向電極用驅動信號、(B) 表示第 2 共通電極用驅動信號 (V_{com2})、(C) 表示信號線用驅動信號、(D) 表示掃描線 G_1 的驅動信號、(E) 表示掃描線 G_2 的驅動信號、(F) 表示掃描線 G_3 的驅動信號、(G) 表示施加於輔助電容線的輔助電容線驅動信號、(H) 表示該畫素的畫素電極之電

壓、在畫素電極和對向電極之間產生的液晶胞之電壓差。

第 11 圖係表示分別設置畫素輔助電容和輔助電容時的方塊圖。

第 12 圖係表示第 11 圖之具體的畫素構造的圖。

第 13 圖係表示第 2 圖所示之畫素的信號線和輔助電容線的交叉部之截面示意圖。

第 14 圖係表示在液晶顯示裝置中，包含寄生電容 C_{st} 的等效電路圖。

第 15 圖係表示畫素的變形例之構成的部分透視平面圖。

第 16 圖係表示沿著第 15 圖之 X-X 線的截面圖。

第 17 圖係表示藉由畫素之寄生電容遮蔽配線的追加而在寄生電容遮蔽配線和信號線的交叉部上所產生之電容的截面示意圖。

第 18 圖係表示畫素之構成的部分透視平面圖。

第 19 圖係表示沿著第 18 圖之 X-X 線的截面圖。

第 20 圖係表示在畫素之寄生電容遮蔽配線和信號線的交叉部中產生的電容之截面示意圖。

第 21 圖係示意地表示以往的液晶顯示裝置之 1 個畫素份量的構造的圖。

第 22 圖係示意地表示一列份量之畫素構造的圖。

第 23 圖係表示被施加於畫素之波形的圖。

第 24 圖係專利文獻 1 所揭示之液晶顯示裝置的方塊

圖。

第 25 圖係表示專利文獻 1 之液晶顯示裝置的動作的時序圖，(A)表示從各掃描線輸出的閘極信號、(B)表示從輔助電容線驅動電路輸出的輔助電容線驅動電壓之變化。

第 26 圖係施加於專利文獻 1 之液晶顯示裝置的各畫素的電壓之波形圖。

【主要元件符號說明】

| | |
|----------|----------------|
| 1、30 | 液晶顯示裝置 |
| 10 | 顯示部 |
| 12、46 | 開關元件(薄膜電晶體) |
| 13、47 | 畫素電極 |
| 14、63 | 對向電極 |
| 15、70、80 | 畫素 |
| 16 | 輔助電容 |
| 17 | 輔助電容電極 |
| 18 | 畫素輔助電容 |
| 20 | 掃描線驅動電路 |
| 22 | 信號線驅動電路 |
| 24 | 對向電極驅動電路 |
| 26 | 輔助電容線驅動電路 |
| 31 | 第 1 輔助電容驅動用電晶體 |
| 32 | 第 2 輔助電容驅動用電晶體 |
| 41 | 第 1 基板 |
| 42 | 第 2 基板 |

| | |
|---------|-----------------|
| 43 | 液 晶 |
| 44 | 掃 描 線 |
| 45 | 信 號 線 |
| 48 | 輔 助 電 容 線 |
| 51 | 閘 極 電 極 |
| 52 | 閘 極 絕 緣 膜 |
| 53 | 半 導 體 薄 膜 |
| 54 | 保 護 膜 |
| 55、56 | 接 觸 層 |
| 57 | 汲 極 電 極 |
| 58 | 源 極 電 極 |
| 59 | 覆 蓋 膜 (平 坦 化 膜) |
| 60、84 | 接 觸 孔 |
| 61 | 黑 矩 陣 |
| 62 | 濾 色 器 要 件 |
| 72、82 | 寄 生 電 容 遮 蔽 配 線 |
| 72a、82a | 直 線 部 |
| 72b、82b | 凸 部 |
| 74 | 第 1 閘 極 絕 緣 膜 |
| 75 | 第 2 閘 極 絕 緣 膜 |
| 76 | 第 1 交 叉 部 電 容 |
| 77 | 第 2 交 叉 部 電 容 |

十、申請專利範圍：

1. 一種液晶顯示裝置，其具備：

顯示部，其由以下所組成：掃描線，其由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成；信號線，其由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成；開關元件，其被設在該掃描線和該信號線的交叉部；畫素電極，其連接於該開關元件的輸出端；對向電極； m 列 \times n 行的畫素矩陣，其在該畫素電極和該對向電極之間配設液晶胞而成；輔助電容，其一端連接於上述開關元件的輸出端；以及輔助電容線，其由連接於上述各列的開關元件並且使上述各列之輔助電容的另一端成為共通的複數列所組成；

掃描線驅動電路，其對上述各列的掃描線，輸出具有開關元件為接通之接通期間以及斷開之保持期間的掃描線用驅動信號；

信號線驅動電路，其對上述各行的信號線，輸出信號線用驅動信號；

對向電極驅動電路，其對上述對向電極，輸出對向電極用驅動信號；以及

輔助電容線驅動電路，其對上述各列的輔助電容線，輸出輔助電容線用驅動信號；且

前述顯示部係具備第 1 以及第 2 基板，前述掃描線以及信號線被設置於該第 1 基板上，前述對向電極被設

置於上述第 2 基板上；

上述輔助電容線驅動電路係針對上述輔助電容線，於上述對向電極用驅動信號的第 1 週期中施加第 1 電壓，於上述對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期（在此， p 為 0 或自然數）中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合上述各列的每個掃描線用驅動信號而輸出設為開狀態的信號。

2. 如申請專利範圍第 1 項之液晶顯示裝置，其中，前述輔助電容線驅動電路係由連接於每個前述輔助電容線的第 1 及第 2 驅動用電晶體所組成，

上述第 1 驅動用電晶體之第 1 主電極與前述輔助電容之另一端連接，

上述第 1 驅動用電晶體之第 2 主電極與成為第 1 共通電極的對向電極配線 (COM1) 連接，

上述第 1 驅動用電晶體之控制電極與第 i 列之掃描線 (G_i) 連接，

上述第 2 驅動用電晶體之第 1 主電極與上述第 1 驅動用電晶體之第 1 主電極連接，

上述第 2 驅動用電晶體之第 2 主電極與第 2 共通電極配線 (COM2) 連接，

上述第 2 驅動用電晶體之控制電極與第 $i+2$ 列之掃描線 (G_{i+2}) 連接。

3. 如申請專利範圍第 1 項或第 2 項之液晶顯示裝置，其中，

前述輔助電容係由第 1 以及第 2 輔助電容所組成，該第 1 以及第 2 輔助電容之一端連接於前述畫素電極，上述第 1 輔助電容之另一端連接於前述輔助電容線驅動電路，並且上述第 2 輔助電容之另一端連接於前述對向電極。

4. 如申請專利範圍第 1 項之液晶顯示裝置，其中，前述輔助電容係由以下所組成：設置在前述第 1 基板上的配線；設置在該配線上的絕緣膜；以及設置在該絕緣膜上的透明電極。

5. 如申請專利範圍第 1 項或第 2 項之液晶顯示裝置，其中，前述輔助電容線驅動電路被設置成鄰接於前述顯示部，且該輔助電容線驅動電路係由使用非晶矽或多晶矽的薄膜電晶體所組成。

6. 一種液晶顯示裝置，其具備：

顯示部，其由以下所組成：掃描線，其由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成；信號線，其由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成；開關元件，其被設在該掃描線和該信號線的交叉部；畫素電極，其連接於該開關元件的輸出端；對向電極； m 列 \times n 行的畫素矩陣，其在該畫素電極和該對向電極之間配設液晶胞而成；輔助電容，其一端連接於上述開關元件的輸出端；以及輔助電容線，其由連接於上述各列的開關元件並且使上述各列之輔助電容的另一端成為共通的複數列所組成；

掃描線驅動電路，其對上述各列的掃描線，輸出具有開關元件為接通之接通期間以及斷開之保持期間的掃描線用驅動信號；

信號線驅動電路，其對上述各行的信號線，輸出信號線用驅動信號；

對向電極驅動電路，其對上述對向電極，輸出對向電極用驅動信號；以及

輔助電容線驅動電路，其對上述各列的輔助電容線，輸出輔助電容線用驅動信號；且

上述輔助電容線驅動電路係由連接於每個前述輔助電容線的第1及第2驅動用電晶體所組成，

上述第1驅動用電晶體之第1主電極與前述輔助電容之另一端連接，

上述第1驅動用電晶體之第2主電極與成為第1共通電極的對向電極配線(COM1)連接，

上述第1驅動用電晶體之控制電極與第*i*列之掃描線(G_i)連接，

上述第2驅動用電晶體之第1主電極與上述第1驅動用電晶體之第1主電極連接，

上述第2驅動用電晶體之第2主電極與第2共通電極配線(COM2)連接，

上述第2驅動用電晶體之控制電極與第*i*+2列之掃描線(G_{i+2})連接，

上述輔助電容線驅動電路係針對輔助電容線，於上述對向電極用驅動信號的第 1 週期中施加第 1 電壓，於上述對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期(在此， p 為 0 或自然數)中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合上述各列的每個掃描線用驅動信號而輸出設為開狀態的信號。

7. 如申請專利範圍第 6 項之液晶顯示裝置，其中，前述輔助電容係由第 1 以及第 2 輔助電容所組成，該第 1 以及第 2 輔助電容之一端連接於前述畫素電極，上述第 1 輔助電容之另一端連接於前述輔助電容線驅動電路，並且上述第 2 輔助電容之另一端連接於前述對向電極。
8. 如申請專利範圍第 6 項或第 7 項之液晶顯示裝置，其中，前述顯示部以及前述輔助電容線驅動電路係具備第 1 以及第 2 基板，前述掃描線以及信號線被設置於該第 1 基板上，前述對向電極被設置於上述第 2 基板上。
9. 如申請專利範圍第 8 項之液晶顯示裝置，其中，前述輔助電容係由以下所組成：設置在前述第 1 基板上的配線；設置在該配線上的絕緣膜；以及設置在該絕緣膜上的透明電極。
10. 如申請專利範圍第 6 項之液晶顯示裝置，其中，前述輔助電容線驅動電路被設置成鄰接於前述顯示部，且該輔助電容線驅動電路係由使用非晶矽或多晶矽的薄膜電晶體所組成。

11. 一種液晶顯示裝置之驅動方法，而該液晶顯示裝置係設置由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成之掃描線以及由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成之信號線，在該掃描線和該信號線的交叉部上設置開關元件，在連接於該開關元件之輸出端的畫素電極和對向電極之間配設由液晶胞所組成之 m 列 \times n 行的畫素矩陣，將輔助電容的一端連接於上述開關元件之輸出端而成，

該驅動方法係藉由以下動作來使上述畫素電極和上述對向電極的電位差之絕對值增加：

施加具有該使開關元件為接通之接通期間以及斷開之保持期間的矩形波信號來作為上述開關元件的掃描線用驅動信號，

對上述信號線施加矩形波信號，

對上述對向電極施加矩形波信號之對向電極用驅動信號，

在上述輔助電容之另一端上，於上述對向電極用驅動信號之第 1 週期中施加第 1 電壓，於上述對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期(在此， p 為 0 或自然數)中施加第 2 電壓，將此 $p+1/2$ 週期以後的保持期間中設為浮動(floating)狀態；

將前述第 1 電壓設為和施加於前述對向電極之電壓相同的電壓，將前述第 2 電壓設為與施加於前述對向電

極之電壓相異的電壓。

- 12.如申請專利範圍第 11 項之液晶顯示裝置之驅動方法，其中，將前述第 2 電壓設為和反相施加於前述對向電極之電壓的反相電壓相同的電壓。
- 13.如申請專利範圍第 12 項之液晶顯示裝置之驅動方法，其中，與連接有前述開關元件的該掃描線 (G_i)之前面第 2 列之掃描線 (G_{i+2})的接通期間同步地施加前述第 2 電壓。
- 14.如申請專利範圍第 11 項或第 12 項之液晶顯示裝置之驅動方法，其中，將前述第 2 電壓設為使施加在對向電極之信號振幅縮小的電壓。
- 15.如申請專利範圍第 11 項或第 12 項之液晶顯示裝置之驅動方法，其中，將前述第 2 電壓設為相當於施加在對向電極之信號振幅中心的直流電壓。
- 16.一種液晶顯示裝置，其具備：

顯示部，其由以下所組成：掃描線，其由複數列(在此，列是 $1 \leq i \leq m$ 的任意自然數)所組成；信號線，其由複數行(在此，行是 $1 \leq j \leq n$ 的任意自然數)所組成；開關元件，其被設在該掃描線和該信號線的交叉部；畫素電極，其連接於該開關元件的輸出端；對向電極； m 列 \times n 行的畫素矩陣，其在該畫素電極和該對向電極之間配設液晶胞而成；輔助電容，其一端連接於上述開關元件的輸出端；輔助電容線，其由連接於上述各列的開關元件並且使上述各列之輔助電容的另一端成為共通的複數列

所組成；以及寄生電容遮蔽配線，其被配設成通過上述各行之信號線和上述各列之輔助電容線的交叉部；

掃描線驅動電路，其對上述各列的掃描線，輸出具有開關元件為接通之接通期間以及斷開之保持期間的掃描線用驅動信號；

信號線驅動電路，其對上述各行的信號線，輸出信號線用驅動信號；

對向電極驅動電路，其對上述對向電極，輸出對向電極用驅動信號；以及

輔助電容線驅動電路，其對上述各列的輔助電容線，輸出輔助電容線用驅動信號；且

上述輔助電容線驅動電路係由連接於每個前述輔助電容線的第1及第2驅動用電晶體所組成，

上述第1驅動用電晶體之第1主電極與前述輔助電容之另一端連接，

上述第1驅動用電晶體之第2主電極與成為第1共通電極的對向電極配線(COM1)連接，

上述第1驅動用電晶體之控制電極與第i列之掃描線(G_i)連接，

上述第2驅動用電晶體之第1主電極與上述第1驅動用電晶體之第1主電極連接，

上述第2驅動用電晶體之第2主電極與第2共通電極配線(COM2)連接，

上述第 2 驅動用電晶體之控制電極與第 $i+2$ 列之掃描線 (G_{i+2}) 連接，

上述輔助電容線驅動電路係針對輔助電容線，於上述對向電極用驅動信號的第 1 週期中施加第 1 電壓，於上述對向電極用驅動信號的第 1 週期以後的 $p+1/2$ 週期 (在此， p 為 0 或自然數) 中施加第 2 電壓，在此 $p+1/2$ 週期以後的保持期間中，配合上述各列的每個掃描線用驅動信號而輸出設為開狀態的信號。

17. 如申請專利範圍第 16 項之液晶顯示裝置，其中，前述輔助電容係由第 1 以及第 2 輔助電容所組成，該第 1 以及第 2 輔助電容之一端連接於前述畫素電極，上述第 1 輔助電容之另一端連接於前述輔助電容線驅動電路，並且上述第 2 輔助電容之另一端連接於前述對向電極。
18. 如申請專利範圍第 16 項之液晶顯示裝置，其中，直流電壓被施加於前述寄生電容遮蔽配線。
19. 如申請專利範圍第 16 項之液晶顯示裝置，其中，對向電極用驅動信號被施加於前述寄生電容遮蔽配線。
20. 如申請專利範圍第 16 項之液晶顯示裝置，其中，前述顯示部以及前述輔助電容線驅動電路係具備第 1 以及第 2 基板，前述掃描線以及信號線被設置於該第 1 基板上，前述對向電極被設置於上述第 2 基板上。
21. 如申請專利範圍第 20 項之液晶顯示裝置，其中，前述輔助電容係由以下所組成：設置在前述第 1 基板上的配

線；設置在該配線上的絕緣膜；以及設置在該絕緣膜上的透明電極。

22.如申請專利範圍第 16 項之液晶顯示裝置，其中，前述輔助電容線驅動電路被設置成鄰接於前述顯示部，且該輔助電容線驅動電路係由使用非晶矽或多晶矽的薄膜電晶體所組成。

23.如申請專利範圍第 16 項之液晶顯示裝置，其中，前述寄生電容遮蔽配線係被配設於前述開關元件和前述輔助電容之間，且被配設成與前述輔助電容線平行。


24.如申請專利範圍第 20 項之液晶顯示裝置，其中，在前述第 1 基板上配設第 1 閘極絕緣膜和第 2 閘極絕緣膜，前述寄生電容遮蔽配線被配設於上述第 1 閘極絕緣膜上。

25.如申請專利範圍第 20 項之液晶顯示裝置，其中，前述寄生電容遮蔽配線的直線部被配設在前述第 1 基板上，前述寄生電容遮蔽配線的交叉部被配設在前述第 1 閘極絕緣膜上，該交叉部和上述直線部藉由配設於前述第 1 閘極絕緣膜的接觸孔而連接。


26.如申請專利範圍第 25 項之液晶顯示裝置，其中，前述寄生電容遮蔽配線的交叉部係由透明電極材料所組成。

十一、圖式：


第 1 圖




第 2 圖




第 3(A) 圖




第 3(B) 圖




第 4 圖



第 5(A) 圖




第 5(B) 圖




第 5(C) 圖




第 5(D) 圖




第 5(E) 圖




第 8 圖




第 9 圖







第 11 圖




第 12 圖




第 13 圖




第 15 圖




第 16 圖




第 17 圖




第 18 圖




第 19 圖




第 20 圖




第 21 圖



第 22 圖





第 23(A) 圖




第 23(B) 圖




第 23(C) 圖



第 23(D) 圖



保持期間：Vcom、Vpix、Vcs 的電位關係保持為固定
(配合 COM 的波形，全體會上下變化)



第 26 圖

