

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-199455
(P2008-199455A)

(43) 公開日 平成20年8月28日(2008.8.28)

(51) Int.Cl.	F I	テーマコード (参考)
HO3F 3/60 (2006.01)	HO3F 3/60	5J011
HO1P 1/00 (2006.01)	HO1P 1/00	5J067

審査請求 未請求 請求項の数 3 O L (全 8 頁)

(21) 出願番号 特願2007-34678 (P2007-34678)
(22) 出願日 平成19年2月15日 (2007.2.15)

(71) 出願人 000006013
三菱電機株式会社
東京都千代田区丸の内二丁目7番3号
(74) 代理人 100113077
弁理士 高橋 省吾
(74) 代理人 100112210
弁理士 稲葉 忠彦
(74) 代理人 100108431
弁理士 村上 加奈子
(74) 代理人 100128060
弁理士 中鶴 一隆
(72) 発明者 水谷 知大
東京都千代田区丸の内二丁目7番3号 三
菱電機株式会社内
Fターム(参考) 5J011 CA15

最終頁に続く


(54) 【発明の名称】 バイアス回路および半導体装置

(57) 【要約】

【課題】 所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。

【解決手段】 第2の伝送線路の中心位置に、長さが所望の周波数外で1/4波長を有する第2の先端開放線路を接続するとともに、第2の先端開放線路に直列に所望の周波数外の不要波を吸収するための抵抗で接続する構成とすることにより、高周波帯の不要波を全て吸収することができるようになり、広帯域に亘り安定して動作するバイアス回路を得ることができる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

半導体素子の所望の周波数帯で $1/4$ 波長の長さを有し、半導体素子の所望の端子に接続される第 1 の伝送線路と、

所望の周波数外で $1/2$ 波長の長さを有し、第 1 の伝送線路に直列に接続される第 2 の伝送線路と、

抵抗およびキャパシタから構成されるとともに、第 2 の伝送線路とバイアス電源端子の間に接続され、接地された直列回路と、

第 1 の伝送線路と直列回路の間で、第 2 の伝送線路と並列に接続され、所望の周波数外の不要波を吸収する第 2 の抵抗と、

第 1 の伝送線路と第 2 の伝送線路の間に接続された第 1 の先端開放線路と、

第 2 の伝送線路の中心位置に接続され、所望の周波数外の不要波を吸収する第 3 の抵抗と、

第 3 の抵抗に直列に接続され、所望の周波数外で $1/4$ 波長の長さを有する第 2 の先端開放線路と、

を備えたことを特徴とするバイアス回路。

【請求項 2】

第 2 の伝送線路と第 2 の抵抗の両接続端の間で不要波の位相が 180 度異なるとともに、第 2 の伝送線路の中心位置と第 1 の先端開放線路の根元との間で不要波の位相が 180 度異なる、ことを特徴とする請求項 1 記載のバイアス回路。

【請求項 3】

半導体素子を備え、

上記請求項 1 または請求項 2 記載のバイアス回路が、半導体素子のドレインと電源端子の間に接続されたことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、マイクロ波やミリ波帯で動作する増幅器、発振器等の半導体装置に、所望のバイアス電源を供給するためのバイアス回路に関するものである。

【背景技術】

【0002】

電界効果トランジスタ（以下、FETと略す）等の半導体素子の進歩にともない、増幅器、発振器等の固体化が行われている。これらの増幅器、発振器等のマイクロ波半導体装置には、半導体素子に所望のバイアスを印加するためのマイクロ波半導体装置用バイアス回路（以下、バイアス回路と略す）が必要となる。マイクロ波半導体装置の高性能化、高安定化を図るにはバイアス回路として、所望の周波数帯では増幅特性、発振特性等のマイクロ波半導体装置の特性に影響を与えることなく、他の周波数の不要波を吸収させる機能が要求される。

【0003】

従来、バイアス回路の不要反射を吸収するために、主線路とDC端子の間に抵抗と引き出し線路との並列回路を挿入し、負性抵抗の生じやすい周波数に位相差を生じるようにしていた（例えば、特許文献 1 参照）。

【0004】

【特許文献 1】特開平 4-280110 号公報（図 1）

【発明の開示】

【発明が解決しようとする課題】

【0005】

FETは、一般的に所望の周波数よりも高周波帯において十分な利得を有する。そのため、高周波帯においても増幅器が不安定動作する可能性がある。従来のバイアス回路は、所望の周波数帯では非常に大きなインピーダンスを有するが、高周波帯では高インピーダ

10

20

30

40

50

ンスとはならず、F E Tで発生した高周波帯での不要波はドレイン電源のバイアス回路側へ漏れこむ。漏れ込んだ不要波の大部分は、抵抗と引き出し線路との並列回路で吸収され、他はドレイン電源端子に接続されたキャパシタを介して接地される。このとき、ドレイン電源のインピーダンスが非常に高い場合は、抵抗で全て吸収することが可能である。しかし、そのインピーダンスが非常に低い場合、ドレイン電源端子側が短絡されるため、不要波は抵抗で吸収されずに全てF E T側へ反射される。

【 0 0 0 6 】

また、マイクロ波集積回路を構成する場合、バイアス回路のキャパシタを接地する接地パターンについて、その寄生のインダクタおよびキャパシタ自身に寄生するインダクタにより、高周波帯では抵抗の一端を高周波的に接地することができなくなる。このため、ドレイン電源端子側から抵抗側を見たインピーダンスは非常に高くなり、F E Tで発生した高周波帯の不要波を抵抗で吸収することはできなくなる。従って、F E Tで発生した高周波帯の不要波はバイアス回路で大部分反射され、反射された不要波はF E T側へもどり、増幅器が不安定動作してしまう問題点もあった。

10

【 0 0 0 7 】

この発明は上記のような問題点を解決するためになされたもので、所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。

【課題を解決するための手段】

【 0 0 0 8 】

この発明によるバイアス回路は、半導体素子の所望の周波数帯で1 / 4波長の長さを有し、半導体素子の所望の端子に接続される第1の伝送線路と、所望の周波数外で1 / 2波長の長さを有し、第1の伝送線路に直列に接続される第2の伝送線路と、抵抗およびキャパシタから構成されるとともに、第2の伝送線路とバイアス電源端子の間に接続され、接地された直列回路と、第1の伝送線路と直列回路の間で、第2の伝送線路と並列に接続され、所望の周波数外の不要波を吸収する第2の抵抗と、第1の伝送線路と第2の伝送線路の間に接続された第1の先端開放線路と、第2の伝送線路の中心位置に接続され、所望の周波数外の不要波を吸収する第3の抵抗と、第3の抵抗に直列に接続され、所望の周波数外で1 / 4波長の長さを有する第2の先端開放線路とを備えたものである。

20

【 0 0 0 9 】

半導体素子を備え、上記バイアス回路を、半導体素子のドレインと電源端子の間に接続されたことを特徴とする半導体装置であっても良い。

30

【発明の効果】

【 0 0 1 0 】

この発明によれば、バイアス電源端子に接続されるバイアス電源のインピーダンスに関係なく、高周波帯の不要波を、広帯域に亘り吸収することが可能となる。また、これにより、半導体装置の安定化を図ることができる。

【発明を実施するための最良の形態】

【 0 0 1 1 】

以下に、この発明の実施の一形態について、図を用いて説明する。

40

実施の形態1 .

図1はこの発明に係る実施の形態1によるバイアス回路および半導体装置の構成を示す図である。このバイアス回路はドレイン電源のインピーダンスに関係なく、増幅器から発生する高周波帯の不要波を、広帯域に吸収することができることを特徴とする。

【 0 0 1 2 】

図において、増幅器19および増幅器20は夫々、マイクロ波帯の信号を増幅するためのF E T 1と、F E T 1に所望のバイアスを印加するためのゲートバイアス回路5と、ドレインバイアス回路6と、バイアス電源を印加するゲート電源11と、ドレインバイアス回路6にバイアス電源を印加するドレイン電源12から構成されている。ゲート電源11は、増幅器19のゲートバイアス回路5と増幅器20のゲートバイアス回路5との、2段

50

分のゲートバイアス回路にゲートバイアス電源を印加する。ゲート電源 12 は、増幅器 19 のドレインバイアス回路 6 と増幅器 20 のドレインバイアス回路 6 との、2 段分のドレインバイアス回路にドレインバイアス電源を印加する。

【0013】

FET1 は、ゲート端子が DC カットキャパシタ 4 を介在して入力端子 2 に接続され、ドレイン端子が DC カットキャパシタ 4 を介在して出力端子 4 に接続される。また、FET1 のゲート端子はゲートバイアス回路 5 の一端に接続され、FET1 のドレイン端子はドレインバイアス回路 6 の一端に接続される。ゲートバイアス供給端子 7 は、1 段目の増幅器 19 におけるゲートバイアス回路 5 の他端にゲートバイアス電源を供給する。ゲートバイアス供給端子 8 は、2 段目の増幅器 20 におけるゲートバイアス回路 5 の他端にゲートバイアス電源を供給する。ゲートバイアス供給端子 9 は、1 段目の増幅器 19 におけるドレインバイアス回路 6 の他端にドレインバイアス電源を供給する。ゲートバイアス供給端子 10 は、2 段目の増幅器 20 におけるドレインバイアス回路 6 の他端にドレインバイアス電源を供給する。

10

【0014】

次に、ドレインバイアス回路 6 の詳細な構成について説明する。ここでは、2 段目の増幅器 20 を例にして説明する。なお、1 段目の増幅器 19 におけるドレインバイアス回路 6 の構成についても、そのバイアス回路の構成が同様であるため、ここでは詳細な説明を割愛する。

【0015】

ドレインバイアス回路 6 は、第 1 の伝送線路 13 と、第 1 の先端開放 1/4 波長線路 14 と、抵抗 15 (第 1 の抵抗) と、キャパシタ 16 と、第 2 の伝送線路 17 と、抵抗 18 (第 2 の抵抗) と、第 2 の先端開放線路 23 と、抵抗 24 (第 3 の抵抗) から構成される。第 1 の伝送線路 13 は、一端が FET1 のドレイン端子に接続される。第 1 の伝送線路 13 の他端には、第 1 の先端開放 1/4 波長線路 14 が接続されて、所望の周波数帯で高周波的に接地される。第 1 の伝送線路 13 の他端には、第 2 の伝送線路 17 の一端が接続される。第 2 の伝送線路 17 の他端は、ドレインバイアス供給端子 10 に接続される。また、第 2 の伝送線路 17 の他端と接地間には、抵抗 15 とキャパシタ 16 が直列接続した直列回路が接続される。第 1 の伝送線路 13 の長さは所望の周波数で 1/4 波長に選ばれており、第 2 の伝送線路 17 の長さは高周波帯の不要波に対して 1/2 波長に選ばれている。キャパシタ 16 は低周波帯においても低インピーダンスとなるような十分大きな値に選ばれている。また、第 2 の伝送線路 17 の中心位置に、抵抗 24 と第 2 の先端開放線路 23 が直列接続した直列回路が接続される。第 2 の先端開放線路 23 の長さは高周波帯の不要波に対してほぼ 1/4 波長に選ばれている。

20

30

【0016】

次に、動作について説明する。ここでは、2 段目の増幅器 6 のドレインバイアス回路 6 を例にして説明する。なお、1 段目の増幅器 19 におけるドレインバイアス回路 6 の構成についても、そのバイアス回路の構成が同様であるため、ここでは詳細な説明を割愛する。

【0017】

2 段目の増幅器のドレインバイアス供給端子 10 に所望のバイアス電圧を印加することにより、第 2 の伝送線路 17、第 1 の伝送線路 13 を介して FET1 にバイアスが供給され、FET は動作状態になる。このような状態において、入力端子 2 から入射した所望の周波数帯の信号は DC カットキャパシタ 4 を介して FET1 に供給され、そこで増幅される。増幅された信号はドレインバイアス回路 6 に影響されることなく、出力端子 3 に現れる。

40

【0018】

ここで、ドレインバイアス回路 6 では、所望の周波数帯で 1/4 波長の長さを有し、一端が第 1 の先端開放線路 14 で高周波的に接地された第 1 の伝送線路 13 を用いているため、所望の周波数帯では a 点よりドレインバイアス回路 6 側を見たインピーダンスはほぼ

50

無限大となる。また、第1の伝送線路13と第1の先端開放線路14の長さが波長に比べ無視できる低周波帯においては、2段目の増幅器のドレインバイアス供給端子10に接続されるドレイン電源12のインピーダンスも十分高くなるので、a点よりドレインバイアス回路6側を見たインピーダンスは近似的に抵抗15が接続されているものとして表される。

【0019】

一方、FET1で発生した高周波帯の不要波は、ドレインバイアス回路6側へ漏れ込み、漏れ込んだ不要波は第1の伝送線路13と第2の伝送線路17を通して、2段目の増幅器のドレインバイアス供給端子10側へ進む。ここで、第2の伝送線路17の長さは不要波に対して1/2波長に選ばれているため、第2の伝送線路17の両端における不要波は位相が180°異なる関係になる。従って、第2の伝送線路17の両端における不要波は、大部分が抵抗18へ向かって進み、2段目の増幅器におけるドレインバイアス供給端子10のインピーダンスが50Ωのとき、その大部分が抵抗18で吸収される。この第2の伝送線路17、および抵抗24は、第1の不要波吸収回路を構成する。

10

【0020】

また、第2の伝送線路17の中心にある第2の先端開放線路23の長さは不要波に対して1/4波長に選ばれているため、第2の先端開放線路23の根元における不要波は、位相が180°異なる関係になる。第2の先端開放線路23の長さが90°に相当するので、漏れ込んだ不要波(電磁波)が第2の先端開放線路23を往復する間に、位相が180°変化するからである。従って、第2の先端開放線路23における不要波はそれぞれ抵抗24へ向かって進み、そこで吸収される。この第2の伝送線路17、第2の先端開放線路23、および抵抗24は、第2の不要波吸収回路を構成する。

20

【0021】

ここで、抵抗18での吸収分と合わせると、ウィルキンソン分配回路の分岐ポート間アイソレーションと同様に、不要波を全て抵抗24で吸収することが可能となる。すなわち、端子aから入力した信号は2段目の増幅器のドレインバイアス供給端子10へは全く到着しなくなる。

【0022】

ドレインバイアス回路6は所要の周波数帯で高インピーダンスを有し、かつ低周波帯の不要波と高周波帯の不要波の大部分を吸収する機能を持つ第1の不要波吸収回路に、高周波帯の不要波を全て吸収する第2の不要波吸収回路を付加したものとなる。従って、低周波帯では不要波を吸収する抵抗15回路、高周波帯では不要波を全て吸収する抵抗18回路および抵抗23回路と見なすことができる。

30

【0023】

従って、FET1で発生する低周波帯の不要波はドレインバイアス回路6の抵抗15で吸収されるため、増幅器が低周波帯で不安定動作したり、発振したりするのを防ぐことができる。一方、FET1で発生する高周波帯の不要波はドレインバイアス回路6の抵抗18および抵抗23回路で全て吸収されるため、増幅器が高周波帯で不安定動作したり、発振したりするのを抑制できる。以上のように、ドレインバイアス回路6は増幅特性に影響を与えることなく、低周波帯から高周波帯に至るまで広帯域に増幅器の動作安定化を図る機能を有する。

40

【0024】

図2は、ドレインバイアス回路6を、マイクロ波集積回路を用いて構成した場合の一例を示す斜視図である。

図において、第1の伝送線路13、第1の先端開放線路14、第2の伝送線路17、抵抗15、抵抗18、抵抗24、第2の先端開放線路23およびバイアス供給端子8が、誘電体基板21上に一体形成されている。抵抗15の一端はチップ状のキャパシタ16と接地パターン22を介して接地される構造となっている。

【0025】

この図に示すように、高周波帯の不要波を吸収するための抵抗24と第2の先端開放線

50

路 2 3 を、誘電体基板 2 1 上における、第 2 の伝送線路 1 7 の中心に一体形成することができる。このように、抵抗 2 4 の一端を第 2 の先端開放線路 2 3 を用いて高周波的に接地することにより、チップ状のキャパシタ 1 6 や接地パターン 2 2 を用いる場合に生ずる寄生インダクタが存在しなくなるため、寄生インダクタに左右されることなく、高周波帯の不要波を全て吸収することができる。なお、この回路は、バイアス回路に漏れこむ不要周波数について、基本波とその $2n + 1$ 倍波 (n は正の整数) の電磁波を、特に効果的に吸収することができる。

【 0 0 2 6 】

ここで、特許文献 1 に示すような、従来のバイアス回路を用いた場合を比較例として説明する。

従来のバイアス回路を増幅器のドレインバイアス回路に適用する場合、先端開放線路 2 3 および抵抗 2 4 がない。F E T 1 で発生した高周波帯での不要波は、ドレインバイアス回路側へ流れ込み、漏れ込んだ不要波の大部分は抵抗 1 8 で吸収される。この量は、増幅器のドレインバイアス供給端子 1 0 に接続されるドレイン電源 1 2 に大きく依存する。

【 0 0 2 7 】

従来のバイアス回路では、例えば、ドレイン電源 1 2 のインピーダンスが非常に高い場合は、抵抗 1 8 で全て吸収することが可能である。しかし、非常に低い場合、2 段目の増幅器における、ドレインバイアス供給端子 1 0 側の第 2 の伝送線路 1 7 の一端が短絡される。このため、不要波は抵抗 1 8 で吸収されずに、全て F E T 1 側へ反射される。このように、抵抗 1 8 で全ての不要波が吸収されない場合、1 段目の増幅器のドレインバイアス供給端子 9 と 2 段目の増幅器のドレインバイアス供給端子 1 0 とが、共通のドレイン電源 1 2 によって接続されているため、2 段目の増幅器のドレインバイアス供給端子 1 0 から 1 段目の増幅器のドレインバイアス供給端子 9 に不要波が流れ込み、ループ発振を引き起こす。

【 0 0 2 8 】

また、従来のバイアス回路では、マイクロ波集積回路を構成する場合、キャパシタ 1 6 を接地する接地パターン 2 2 の寄生のインダクタおよびキャパシタ 1 6 自身に寄生するインダクタにより、高周波帯では抵抗 1 5 の一端を高周波的に接地することができなくなる。このため、第 2 の伝送線路 1 7 における、2 段目の増幅器のドレインバイアス供給端子 1 0 側の端子から抵抗 1 5 側を見たインピーダンスは非常に高くなり、F E T 1 等で発生した高周波帯の不要波を抵抗 1 5 で吸収することはできなくなる。従って、F E T 1 で発生した高周波帯不要波はドレインバイアス回路 6 で大部分反射され、反射された不要波は F E T 1 側へもどり、増幅器が不安定動作してしまう。

【 0 0 2 9 】

これに対し、この実施の形態 1 によるドレインバイアス回路 6 では、先端開放線路 2 3 および抵抗 2 4 を設けることにより、F E T 1 で発生した高周波帯の不要波を 2 段目の増幅器のドレインバイアス供給端子 1 0 に到達する前に全て吸収することができる。このため、2 段目の増幅器のドレインバイアス供給端子 1 0 に接続されるドレイン電源 1 2 のインピーダンスに左右されることなく、高周波帯の不要波を全て吸収することができる。

【 0 0 3 0 】

以上説明したように、実施の形態 1 によるドレインバイアス回路 6 では、所望の周波数帯で高周波的に接地された第 1 の伝送線路 1 3 とドレインバイアス供給端子 1 0 間に、2 点間を抵抗 1 8 で接続した第 2 の伝送線路 1 7 を設け、さらに第 2 の伝送線路 1 7 の中心に先端開放線路 2 3 を設けている。また、先端開放線路 2 3 に直列に抵抗 2 4 を接続する。このことにより、ドレインバイアス供給端子 1 0 に接続されるドレインバイアス電源のインピーダンスに関係なく、低周波帯から高周波帯まで、不要波を全て吸収することができる。従って、この実施の形態 1 のドレインバイアス回路 6 を増幅器に使用することにより、従来のドレインバイアス回路 6 に比べ、広帯域に亘って、さらに高安定な増幅器や、それを用いた半導体装置を得ることができる。

【 0 0 3 1 】

10

20

30

40

50

なお、以上の説明では、ドレインバイアス回路 6 を、マイクロ波半導体装置として増幅器に用いる場合について説明したが、発振器、逓倍器等にも用いることができ、これによって同等の効果を有することは言うまでもない。

【図面の簡単な説明】

【0032】

【図 1】この発明の実施の形態 1 によるドレインバイアス回路を用いた増幅器の構成を示す図である。

【図 2】この発明の実施の形態 1 によるドレインバイアス回路における集積回路の構成を示す斜視図である。


【符号の説明】

【0033】


1 FET、2 入力端子、3 出力端子、4 DC カットキャパシタ、5 ゲートバイアス回路、6 ドレインバイアス回路、7 1 段目の増幅器のゲートバイアス供給端子、8 2 段目の増幅器のゲートバイアス供給端子、9 1 段目の増幅器のドレインバイアス供給端子、10 2 段目の増幅器のドレインバイアス供給端子、11 ゲート電源、12 ドレイン電源、13 第 1 の伝送線路、14 第 1 の先端開放線路、15 抵抗、16 キャパシタ、17 第 2 の伝送線路、18 抵抗、19 1 段目の増幅器、20 2 段目の増幅器、21 誘電体基板、22 接地パターン、23 第 2 の先端開放線路、24 抵抗。

10

【図 1】



【図 2】



フロントページの続き

Fターム(参考) 5J067 AA04 CA54 FA16 HA09 HA25 HA28 HA29 HA32 KA12 KA68
KS11 LS12 QS03