(19)国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 119375788 A
(43)申请公布日 2025.01.28

(21)申请号 202310917823.X

(22)申请日 2023.07.25

(71)申请人 大连理工大学
地址 116024 辽宁省大连市甘井子区凌工路2号

(72)发明人 黄火林 丁喃喃

(74)专利代理机构 大连智高专利事务所(特殊普通合伙) 21235
专利代理师 李猛

(51)Int.Cl.
G01R 33/07(2006.01)
H10N 52/85(2023.01)
H10N 52/01(2023.01)
H10N 52/00(2023.01)

权利要求书2页 说明书10页 附图11页

(54)发明名称

高集成度矩阵式磁传感芯片结构、电路及制作方法

(57)摘要

高集成度矩阵式磁传感芯片结构、电路及其制作方法,属于半导体器件技术领域,芯片结构包括若干矩阵元、开关矩阵、后端接口电路,矩阵元包括:“十”字形水平型霍尔元件和开关器件;开关矩阵由矩阵元中的开关器件组成;“十”字形水平型霍尔元件矩阵是每一行都是一个一体式的1×M的霍尔元件矩阵构成的N×M霍尔矩阵元;本发明对能用于高温、高压、高辐射等恶劣环境下实时、静态、动态测量多维磁场分布的矩阵式磁传感芯片进行结构、电路上的创新与制作;可实现在多维磁场空间的动态、静态测量,并通过电路进行误差补偿,不仅确保芯片能在高温、高压、高辐射环境下稳定工作,又能确保其具备较高的线性度、灵敏度与准确度。



CN 119375788 A

1.一种高集成度矩阵式磁传感芯片结构,其特征在于,包括:若干矩阵元、开关矩阵、后端接口电路,开关矩阵与若干矩阵元、后端接口电路依次连接,所述矩阵元包括:“十”字形水平型霍尔元件和开关器件;所述开关矩阵由所述矩阵元中的开关器件组成;所述“十”字形水平型霍尔元件矩阵是每一行都是一个一体式的1×M的霍尔元件矩阵构成的N×M霍尔矩阵元;对于所述“十”字形水平型霍尔元件矩阵,每个霍尔元件的电极C2连接在一起接地、只在每一行1×M霍尔元件矩阵的最左端和最右端设置电极S1、电极S2;所述开关器件包括栅极G、源级S、漏级D;所述电极C2通过金属互连线与所述源级S连接。

2.如权利要求1所述的高集成度矩阵式磁传感芯片结构,其特征在于,所述“十”字形水平型霍尔元件是由Si体材料或者是GaN、GaAs、InSb、InAs、GaO这些二维电子气沟道材料制作而成,或者由石墨烯二维材料制作而成。

3.如权利要求1所述的高集成度矩阵式磁传感芯片结构,其特征在于,二维电子气沟道材料构成的异质结结构作为所述“十”字形水平型霍尔元件包括衬底、缓冲层、沟道层、势垒层,在所述衬底上依次生长缓冲层、沟道层和势垒层组成的二维电子气沟道材料异质结结构,所述沟道层上方设有水平型霍尔元件和开关器件;所述水平型霍尔元件主体由“十”字形的势垒层构成,势垒层的四端分别设置电极C1、电极C2、电极S1、电极S2;所述开关器件源级S和漏级D设置在所述沟道层上,所述沟道层上设有延伸至所述势垒层的介质层,所述介质层上方设置所述栅极G;所述电极C2通过金属互连线与所述源级S连接。

4.如权利要求3所述的高集成度矩阵式磁传感芯片结构,其特征在于,所述衬底为硅、碳化硅、蓝宝石中的一种,或者与沟道层同质材料;所述缓冲层为AlN、GaN中的一种,或者超晶格结构材料。

5.如权利要求3所述的高集成度矩阵式磁传感芯片结构,其特征在于,所述沟道层为GaN、GaAs、InSb、InAs、GaO中的一种;所述势垒层为能与沟道层形成二维电子气沟道的异质结材料。

6.如权利要求3所述的高集成度矩阵式磁传感芯片结构,其特征在于,所述介质层为Al2O3、Si3N4、SiO2、SiON中的一种;所述金属互连线采用铜、钨、铝、钴中的一种。

7.如权利要求3所述的高集成度矩阵式磁传感芯片结构,其特征在于,所述缓冲层的厚度为10~100nm;所述沟道层的厚度为0.1~10μm;所述势垒层的厚度为5~100nm;所述介质层的厚度为20~50nm。

8.一种高集成度矩阵式磁传感芯片电路,其特征在于,包括:电源模块、激励电源、基准电压源、可调增益放大器、电压调节器、AD转换器、微处理器、开关矩阵、N×M霍尔矩阵元,所述电源模块分别与所述基准电压源、开关矩阵、微处理器连接;所述基准电压源分别与所述激励电源、可调增益放大器、电压调节器连接;所述激励电源依次连接N×M霍尔矩阵元、可调增益放大器、电压调节器、AD转换器、微处理器;所述开关矩阵连接所述N×M霍尔矩阵元,并由微处理器控制。

9.如权利要求8所述的高集成度矩阵式磁传感芯片电路,其特征在于,所述N×M霍尔矩阵元包括“十”字形水平型霍尔元件和开关器件;所述开关矩阵由所述矩阵元中的开关器件组成;所述“十”字形水平型霍尔元件矩阵是每一行都是一个一体式的1×M的霍尔元件矩阵构成的N×M矩阵阵列;对于所述“十”字形水平型霍尔元件矩阵,每个霍尔元件的电极C2连接在一起接地、只在每一行1×M霍尔元件矩阵的最左端和最右端设置电极S1、电极S2;所述

开关器件包括栅极G、源级S、漏级D;所述电极C1通过金属互连线与所述源级S连接。

10.一种高集成度矩阵式磁传感芯片制作方法,其特征在于,步骤如下:

S1、清洗衬底:准备衬底材料,清洗衬底,除去衬底表面的污染物;

S2、外延生长:对于沟道材料异质结结构器件,利用金属有机化合物化学气相淀积法、分子束外延法、氢化物气相外延法其中任一种方式外延生长二维电子气沟道材料异质结结构和缓冲层;对于二维材料器件,利用机械剥离法、还原氧化法、碳化硅表面外延生长法和化学气相沉积CVD法其中任一种方式生长二维材料,并将二维材料转移至目标衬底上;生成的沟道层厚度为0.1～10μm,沟道层上的势垒层厚度为5～100nm,缓冲层为AlN、GaN或者超晶格结构,其厚度为10～100nm;

S3、台面刻蚀:外延生长好的样品经过光刻显影后,利用感应耦合等离子体刻蚀法进行刻蚀;台面刻蚀深度为50～800nm;步骤S4中,刻蚀深度为1～100nm;步骤S6中,刻蚀深度为1～100nm;步骤S7中,沉积厚度为5～50nm;

S4、浅刻蚀:进行台面刻蚀隔离后的样品经过光刻显影后,利用感应耦合等离子体刻蚀法进行浅刻蚀,对于沟道材料异质结结构器件用于实现沟道材料中2DEG接触台面;对于二维材料器件用于形成导电沟道;

S5、欧姆接触制作电极:光刻显影后用电子束蒸发系统沉积复合金属,之后利用快速热退火工艺形成良好的欧姆接触,制作出电极C1、C2、S1、S2、源极S、漏极D;

S6、栅槽刻蚀:做好电极C1、C2、S1、S2、源极S、漏极D后的样品,利用感应耦合等离子体刻蚀法进行栅槽刻蚀;

S7、栅介质沉积:采用带有氮元素的碱性溶液对进行过栅槽刻蚀后的样品进行栅槽界面处理后,利用金属有机化合物化学气相淀积法、等离子体化学气相沉积法、原子层沉积法、低压力化学气相沉积法、磁控溅射法其中任一种方式沉积栅介质;

S8、栅电极制作:光刻显影后用电子束蒸发系统沉积复合金属,金属剥离后形成栅电极;

S9、表面钝化:采用等离子体增强化学气相淀积法、磁控溅射法、原子层沉积法、电子束蒸发法其中任一种方式淀积SiO2进行器件钝化;

S10、窗口开启:对电极处钝化层进行光刻并腐蚀形成窗口;

S11、金属互连线制作:光刻显影后用电子束蒸发系统沉积金属形成互连线;

S12、电极引线:采用磁控溅射法、电子束蒸发法、热蒸发法其中任一方法在电极处沉积金属制作焊盘并进行引线;

S13、电路连接:对引线好的裸die进行封装,并将后端接口电路的每个元器件连接在同一块PCB板上,从而完成高集成度矩阵式磁传感芯片的电路连接;

S14、外观设计:对整个系统进行外观设计,完成仪器的制作。

高集成度矩阵式磁传感芯片结构、电路及制作方法

技术领域

[0001]　本发明属于半导体器件技术领域，尤其涉及一种高集成度矩阵式磁传感芯片结构、电路及制作方法。

背景技术

[0002]　磁场的准确测量对于人们的日常生活至关重要，这涉及到是否能正确辨认位置、速度、角度等其他的物理量，从而影响器件在电力电子、导航制导、航空航天、生物医学等领域的使用。常见的磁场测量方法有霍尔效应法、磁通门法、磁阻效应法、核磁共振法、超导效应法和磁光效应法等。随着一代代新型半导体材料被研制出来，霍尔磁传感器得到了极大的发展，其性能也越加出色，应用领域也不断增多。

[0003]　第一代半导体材料为硅(Si)和锗(Ge)材料，第二代半导体材料以砷化镓(GaAs)、砷化铟(InAs)、锑化铟(InSb)为代表，第三代半导体材料以氮化镓(GaN)、碳化硅(SiC)、金刚石、氧化锌(ZnO)为代表。由第一代半导体材料(典型如Si)制作的霍尔磁传感器其材料本身迁移率较低，导致器件灵敏度较低；第二代半导体材料禁带宽度较小，导致器件在大于200℃高温情况下性能下降或出现失效等可靠性问题。近年来，第三代半导体材料在光电器件、电力电子、射频微波器件、激光器和探测器件等方面展现出巨大的潜力，其禁带宽度大、击穿电场高、热导率大、电子饱和速度高、介电常数小等独特的性能使其制备的器件具有耐高温、抗高压、抗辐射、灵敏度高等特点，即使在恶劣的环境下也能得到有效应用。由第三代半导体材料制作的霍尔磁传感器，由于禁带宽度较大，具有良好的化学稳定性和优良的高温可靠性。尤其是以氮化镓(GaN)霍尔磁传感器为例，其禁带宽度为3.47eV，确保器件在高温环境下具有较高的稳定性和可靠性；其异质结结构具有天然形成的高迁移率二维电子气(2DEG)沟道，确保器件具有较高的灵敏度；其较低的本征载流子浓度确保器件较低的噪声。此外，除了半导体材料，在国内的报道中，还有由二维材料(如石墨烯)制作而成的霍尔传感器，石墨烯的低片状载流子浓度和单原子层的厚度导致它具有高载流子饱和速度，可以实现高灵敏度，优化分辨率。而它简单的加工工艺以及天然的柔性和机械特性有望在柔性传感器中的到广泛的应用。

[0004]　目前在市场占份额较大的霍尔磁传感器通常由传统的硅(Si)、锗(Ge)等材料制成，且多用在静态磁场的单点测量状态下，对于动态磁场以及一维二维、甚至是三维空间下的磁场分布无法进行测量，这就需要通过采用多维矩阵式霍尔磁传感器来实时或者多点测量磁场。同时，单点测量状态下往往由于传感器的位置或角度发生扰动等因素，通常具有较大的测量误差，则需要采用后续电路对误差进行适当的补偿。因此，需要设计一种高灵敏度、高准确度、高集成度的多维矩阵式磁传感器来实时或多点测量磁场，一方面可以测量动态磁场，实时观测磁场分布；另一方面可以测量静态磁场，通过矩阵式霍尔磁传感器对磁场的测量误差进行补偿，简化电路的同时提高了测量准确度。

[0005]　现有的霍尔磁传感器多为测量垂直于器件表面磁场的线性水平型霍尔磁传感器，主要包含三种。一种是以Si材料为代表的单一材料霍尔传感器，其工艺较为成熟，且易于集

成与生产,但受限于Si材料本身迁移率较低,这一类霍尔传感器灵敏度往往比较低。市场上较为成熟的产品有英飞凌的TLE499X系列,均为具有电路集成的线性霍尔传感器,常用在转向扭矩传感领域中。第二种是基于第二代半导体(InAs、InSb、GaAs等)异质结结构的霍尔传感器,虽然由于其异质结界面处具有高迁移率的2DEG,可以获得较高的灵敏度,但由于材料本身禁带宽度较窄,使得器件无法在高温环境下稳定可靠地工作。市场上较为成熟的产品为旭化成的HW系列、HG系列、HQ系列产品,HW系列为灵敏度最高的InSb霍尔传感器;HG系列为三种系列中温度特性较为稳定的GaAs霍尔传感器;HQ系列为三种系列中灵敏度和温度特性都很均衡的InAs霍尔传感器。第三种是基于第三代半导体(GaN等)异质结结构的霍尔传感器,第三代半导体材料由于其禁带宽度大、击穿电场高、热导率大、电子饱和速度高、介电常数小等独特的性能使其制备的器件具有耐高温、抗高压、抗辐射、灵敏度高等特点,即使在恶劣的环境下也能得到有效应用。但目前市场上并没有较为成熟的产品。而这三种霍尔磁传感器均只能用于静态磁场的单点测量状态下,对于动态磁场以及一维、二维甚至是三维空间下的磁场分布无法进行测量,尤其是第三种霍尔磁传感器在市场中并没有较成熟的产品。同时,单点测量状态下往往由于传感器的位置或角度发生扰动等因素,通常具有较大的测量误差,则需要采用后续电路对误差进行适当的补偿。

[0006] 因此更需要通过采用集成后续接口电路的矩阵式霍尔磁传感器来实时或者多点测量空间中的磁场分布(包括高温、高压、高辐射环境下的磁场分布),一方面可以测量动态磁场,实时观测磁场分布;另一方面可以测量静态磁场,通过矩阵式霍尔磁传感器对磁场的测量误差进行补偿,简化电路的同时提高了测量准确度。

[0007] 现有的霍尔磁传感器多用在静态磁场的单点测量状态下,对于动态磁场以及一维、二维甚至是三维空间下的磁场分布无法进行测量。同时,单点测量状态下往往由于传感器的位置或角度发生扰动等因素,通常具有较大的测量误差,则需要采用后续电路对误差进行适当的补偿。

发明内容

[0008] 为了解决上述现有技术中存在的问题,本发明提出一种高集成度矩阵式磁传感芯片,包含其结构、电路及制作方法,该技术方案能用于实时、静态、动态测量空间中垂直于器件表面的磁场分布的多维矩阵式磁传感器芯片,并对此进行结构、电路上的创新与制作;可实现在多维空间中磁场的动态、静态测量,并通过电路进行误差补偿,不仅确保芯片能够稳定工作,又能确保其具备较高的线性度、灵敏度与准确度。

[0009] 技术方案如下:

[0010] 一种高集成度矩阵式磁传感芯片结构,包括:若干矩阵元、开关矩阵、后端接口电路,所述矩阵元包括:“十”字形水平型霍尔元件和开关器件;所述开关矩阵由所述矩阵元中的开关器件组成;所述“十”字形水平型霍尔元件矩阵2是每一行都是一个一体式的1×M的霍尔元件矩阵1构成的N×M矩阵阵列;对于所述“十”字形水平型霍尔元件矩阵2,每个霍尔元件的电极C2连接在一起接地、只在每一行1×M霍尔元件矩阵1的最左端和最右端设置电极S1、电极S2;所述开关器件包括栅极G、源级S、漏级D;所述电极C2通过金属互连线与所述源级S连接。

[0011] 进一步的,所述“十”字形水平型霍尔元件可以由Si体材料或者是GaN、GaAs、InSb、 InAs、GaO这些二维电子气沟道材料制作而成,也可以由石墨烯等二维材料制作而成。

[0012] 进一步的,所述二维电子气沟道材料构成的异质结结构作为所述“十”字形水平型霍尔元件包括衬底、缓冲层、沟道层、势垒层,在所述衬底上依次生长缓冲层、沟道层和势垒层组成的二维电子气沟道材料异质结结构,所述沟道层上方设有水平型霍尔元件和开关器件;所述水平型霍尔元件主体由“十”字形的势垒层构成,势垒层的四端分别设置电极C1、电极C2、电极S1、电极S2;所述开关器件源级S和漏级D设置在所述沟道层上,所述沟道层上设有延伸至所述势垒层的介质层,所述介质层上方设置所述栅极G;所述电极C1通过金属互连线与所述源级S连接。

[0013] 进一步的,所述衬底为硅、碳化硅、蓝宝石中的一种,或者与沟道层同质材料;所述缓冲层为AlN、GaN中的一种,或者超晶格结构材料。

[0014] 进一步的,所述沟道层为GaN、GaAs、InSb、InAs、GaO中的一种;所述势垒层为能与沟道层形成二维电子气沟道的异质结材料。

[0015] 进一步的,所述介质层为Al_2O_3、Si_3N_4、SiO_2、SiON中的一种;所述金属互连线采用铜、钨、铝、钴中的一种。

[0016] 进一步的,所述缓冲层的厚度为10~100nm;所述沟道层的厚度为0.1~10μm;所述势垒层的厚度为5~100nm;所述介质层的厚度为20~50nm。

[0017] 本发明还包括一种高集成度矩阵式磁传感芯片电路,包括:电源模块、激励电源、基准电压源、可调增益放大器、电压调节器、AD转换器、微处理器、开关矩阵、N×M霍尔矩阵元,所述电源模块分别与所述基准电压源、开关矩阵、微处理器连接;所述基准电压源分别与所述激励电源、可调增益放大器、电压调节器连接;所述激励电源依次连接N×M霍尔矩阵元、可调增益放大器、电压调节器、AD转换器、微处理器;所述开关矩阵连接所述N×M霍尔矩阵元,并由微处理器控制。

[0018] 进一步的,所述N×M霍尔矩阵元包括“十”字形水平型霍尔元件和开关器件;所述开关矩阵由所述矩阵元中的开关器件组成;所述“十”字形水平型霍尔元件矩阵是每一行都是一个一体式的1×M的霍尔元件矩阵构成的N×M矩阵阵列;对于所述“十”字形水平型霍尔元件矩阵,每个霍尔元件的电极C2连接在一起接地、只在每一行1×M霍尔元件矩阵的最左端和最右端设置电极S1、电极S2;所述开关器件包括栅极G、源级S、漏级D;所述电极C2通过金属互连线与所述源级S连接。

[0019] 本发明还包括一种高集成度矩阵式磁传感芯片的制作方法(对于Si基器件,采用成熟的CMOS集成电路工艺或者硅双极集成电路工艺,不作详细描述,此处主要说明沟道材料异质结结构和二维材料器件制作工艺),步骤如下:

[0020] S1、清洗衬底:准备衬底材料,清洗衬底,除去衬底表面的污染物;

[0021] S2、外延生长:对于沟道材料异质结结构器件,利用金属有机化合物化学气相淀积法、分子束外延法、氢化物气相外延法其中任一种方式外延生长二维电子气沟道材料异质结结构和缓冲层;对于二维材料器件,利用机械剥离法、还原氧化法、碳化硅表面外延生长法和化学气相沉积CVD法其中任一种方式生长二维材料,并将二维材料转移至目标衬底上;生成的沟道层厚度为0.1~10μm,沟道层上的势垒层厚度为5~100nm,缓冲层为AlN、GaN或者超晶格结构,其厚度为10~100nm;

[0022] S3、台面刻蚀:外延生长好的样品经过光刻显影后,利用感应耦合等离子体刻蚀法

进行刻蚀;台面刻蚀深度为50～800nm;步骤S4中,刻蚀深度为1～100nm;步骤S6中,刻蚀深度为1～100nm;步骤S7中,沉积厚度为5～50nm;

[0023] S4、浅刻蚀:进行台面刻蚀隔离后的样品经过光刻显影后,利用感应耦合等离子体刻蚀法进行浅刻蚀,对于沟道材料异质结结构器件用于实现沟道材料中2DEG接触台面;对于二维材料器件用于形成导电沟道;

[0024] S5、欧姆接触制作电极:光刻显影后用电子束蒸发系统沉积复合金属,之后利用快速热退火工艺形成良好的欧姆接触,制作出电极C1、C2、S1、S2、源极S、漏极D;

[0025] S6、栅槽刻蚀:做好电极C1、C2、S1、S2、源极S、漏极D后的样品,利用感应耦合等离子体刻蚀法进行栅槽刻蚀;

[0026] S7、栅介质沉积:采用带有氮元素的碱性溶液对进行过栅槽刻蚀后的样品进行栅槽界面处理后,利用金属有机化合物化学气相淀积法、等离子体化学气相沉积法、原子层沉积法、低压力化学气相沉积法、磁控溅射法其中任一种方式沉积栅介质;

[0027] S8、栅电极制作:光刻显影后用电子束蒸发系统沉积复合金属,金属剥离后形成栅电极;

[0028] S9、表面钝化:采用等离子体增强化学气相淀积法、磁控溅射法、原子层沉积法、电子束蒸发法其中任一种方式淀积SiO2进行器件钝化;

[0029] S10、窗口开启:对电极处钝化层进行光刻并腐蚀形成窗口;

[0030] S11、金属互连线制作:光刻显影后用电子束蒸发系统沉积金属形成互连线;

[0031] S12、电极引线:采用磁控溅射法、电子束蒸发法、热蒸发法其中任一方法在电极处沉积金属制作焊盘并进行引线;

[0032] S13、电路连接:对引线好的裸die进行封装,并将后端接口电路的每个元器件连接在同一块PCB板上,从而完成高集成度矩阵式磁传感芯片的电路连接;

[0033] S14、外观设计:对整个系统进行外观设计,完成仪器的制作。

[0034] 本发明的有益效果是:

[0035] 本发明所述的一种高集成度矩阵式磁传感芯片具有以下特点:

[0036] 1)器件结构简单多样,可以由Si材料制作,工艺成熟,性能可靠;也可以由GaAs/AlGaAs、GaN/AlGaN、InAs/InGaAs、Ga_2O_3/AlGaO等材料构成的异质结结构制作而成,天然形成的二维电子气(2DEG)沟道使得器件灵敏度高,同时较高的电子迁移率(GaAs、InAs的电子迁移率分别可达到9000cm^2/(V·s)、40000cm^2/(V·s))使得它们在低场和高场下都具有优异的电子输运性能,是超高速、低功耗传感器件的理想沟道材料;此外还可以由二维材料(如石墨烯)制作,工艺简单且易与硅基CMOS工艺兼容,可以在较低的温漂系数下实现高灵敏度的霍尔传感器。

[0037] 2)典型由二维电子气沟道材料制作的器件在光电器件、电力电子、射频微波器件、激光器和探测器件等方面展现出巨大的潜力,如GaN材料,其禁带宽度大、击穿电场高、热导率大、电子饱和速度高、介电常数小等独特的性能使其制备的器件具有耐高温、抗高压、抗辐射、灵敏度高等特点,即使在恶劣的环境下也能得到有效应用。

[0038] 3)高集成度矩阵式磁传感芯片由N×M个矩阵元、开关矩阵与后端接口电路组成,每个矩阵元包含一个水平型霍尔元件和一个开关器件,每个开关器件组合形成开关矩阵,由微处理器产生控制信号,以此来控制霍尔元件激励回路的开启和关闭,结构简单,且操作

灵活。

[0039] 4)高集成度矩阵式磁传感芯片不仅可以测量准确静态磁场,也可以测量动态磁场、实时观测磁场分布;易于与电路集成,后端接口电路保证每个矩阵元输出霍尔信号的扫描采集,同时多个矩阵元输出电压可实现对其他矩阵元输出电压的补偿,简化电路的同时提高了灵敏度与准确度。

[0040] 本发明技术方案带来的有益效果:

[0041] 1)采用霍尔元件和开关器件组合为矩阵元这种简单的结构就能灵活实现一维、二维甚至是三维空间下垂直于器件方向磁场的实时、静态、动态测量,这是单一的霍尔传感器不具备的;

[0042] 2)器件可以由多种材料制作而成,如可以由Si材料制作,工艺成熟,性能可靠;也可以由GaAs/AlGaAs、GaN/AlGaN、InAs/InGaAs、Ga2O3/AlGaO等材料构成的异质结结构制作而成,天然形成的二维电子气(2DEG)沟道使得器件灵敏度高,同时较高的电子迁移率(GaAs、InAs的电子迁移率分别可达到9000cm2/(V·s)、40000cm2/(V·s))使得它们在低场和高场下都具有优异的电子输运性能,是超高速、低功耗传感器件的理想沟道材料;此外还可以由二维材料(如石墨烯)制作,工艺简单且易与硅基CMOS工艺兼容,可以在较低的温漂系数下实现高灵敏度的霍尔传感器。不同材料制成的器件均能与芯片结构适配,并可根据应用环境选择不同材料制成的芯片,这是传统霍尔传感器所不具备的;

[0043] 2)芯片与电路的集成大大改善了器件的性能,确保器件在所测磁场范围不变的情况下灵敏度大大提高,最大为16.5mV/mT(所测磁场范围为-100mT～100mT,激励电流为1mA时),是单个第三代半导体霍尔传感器的近300倍(如单一的GaN水平型霍尔传感器在1mA激励电流下的灵敏度为0.06mV/mT),同时线性度达到了99.969%。

附图说明

[0044] 为了更清楚地说明本发明实施方式的技术方案,下面将结合附图和详细实施方式对本发明进行详细说明,显而易见地,下面描述中的附图仅仅是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。其中:

[0045] 图1为本发明申请提出的高集成度矩阵式磁传感芯片结构示意图;

[0046] 图2为本发明申请提出的高集成度矩阵式磁传感芯片后端接口电路(包含开关矩阵)结构框图;

[0047] 图3为本发明申请提出的高集成度矩阵式磁传感芯片N×M霍尔矩阵工艺结构俯视图;

[0048] 图4为本发明申请提出的高集成度矩阵式磁传感芯片单一矩阵元工艺结构正视图;

[0049] 图5-图16为本发明申请提出的高集成度矩阵式磁传感芯片工艺实现过程示意图;

[0050] 图17-图28为本专利申请具体实施例工艺流程图;

[0051] 图29为本发明申请提出的高集成度矩阵式磁传感芯片静态测量下每个矩阵元磁场B与霍尔输出电压V_o之间关系的实验验证结果图;

[0052] 图30为本发明申请提出的高集成度矩阵式磁传感芯片在峰峰值Bp-p为17.798G,

频率f为5Hz的正弦磁场下单个矩阵元霍尔输出电压跟随磁场变化关系的实验验证结果图。

具体实施方式

[0053] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。下面结合附图1～7对高集成度矩阵式磁传感芯片结构、电路及其制作方法做进一步说明。

[0054] 实施例1

[0055] 为了解决上述现有技术中存在的问题，实现高温高压高辐射环境下垂直于器件表面磁场的实时、动态、静态测量，本发明申请提出了一种高集成度矩阵式磁传感芯片的技术方案。技术方案包含了芯片结构、电路及制作方法。如图1所示为高集成度矩阵式磁传感芯片结构示意图，器件由N×M个矩阵元、开关矩阵、后端接口电路组成，每个矩阵元包含一个“十字形”水平型霍尔元件和开关器件。如图1所示，电极C1、C2为激励信号输入端，可以输入电压V_{bias}或电流I_{bias}，在电极S1和S2之间测量电势差，作为霍尔输出电压V_{hall}，也可以将电极S1、S2作为信号输入端输入电压或电流，在电极C1、C2之间测量电势差作为霍尔输出电压。在工艺过程中，每个霍尔元件的电极C2连接在一起接地、只在每一行1×M霍尔元件矩阵1的最左端和最右端设置电极S1、电极S2，并分别通过一个较大的pad引出，作为两个公共检测端V_{hall+}/V_{hall-}。激励电极C1、C2一端接地，另一端通过金属互连工艺与开关器件的源级S连接在一起。同时每一行矩阵元中开关器件的栅极G连接在一起并通过引线键合引出接微处理器行选信号，每一列矩阵元中开关器件的漏级D连接在一起与开关矩阵中的列选开关器件的源级S连接在一起，且开关矩阵中的列选开关器件的栅极G通过引线键合引出接微处理器列选信号，激励电源V_{bias}/I_{bias}通过列选开关器件的漏级D输入激励信号。由微处理器的行选信号控制每一行矩阵元中开关器件的导通与关断，列选信号控制每一列列选开关器件的导通与关断，从而在任意时刻都能实现对任一行任一列的霍尔元件的激励与检测。

[0056] 此外，为了减小测量误差，实现实时、静态、动态测量磁场分布，搭建后端接口电路，如图2所示为后端接口电路结构框图，包含电源模块、开关矩阵、激励电源、基准电压源、可调增益放大器、电压调节器、AD转换器、微处理器。电源模块为整个传感器芯片供电；激励电源为N×M霍尔矩阵元提供激励电流或电压；微处理器输出相应的信号来控制某一个或多个开关器件的开关，使得相应矩阵元中的激励回路导通或关断；基准电压源为可调增益放大器及电压转换器提供基准电压V_{ref}；可调增益放大器对霍尔元件的输出电压V_{hall}进行放大，放大倍数可调使得器件能够适应于准确测量各种特定的磁场范围；电压调节器将放大后的霍尔输出电压调节到AD转换器可以识别的电压范围，从而将模拟霍尔输出电压信号V_{oa}转换为数字霍尔输出电压信号V_{od}；最后将每一个矩阵元的霍尔输出电压信号V_o送至微处理器进行信号分析与处理，比如采用其他矩阵元对某一个矩阵元的霍尔输出电压进行补偿从而减小测量误差、将多个矩阵元的输出结果进行加权平均处理后输出、对所有矩阵元的霍尔输出电压绘制磁场分布图等。

[0057] 本发明申请技术方案工艺结构如图3-图4所示，为了更明了地说明工艺结构，图中分开展示了N×M霍尔矩阵工艺结构的俯视图和和单一矩阵元工艺结构的正式图。芯片工艺结构包括衬底、缓冲层、沟道层、势垒层、介质层、金属互连线、电极C1、电极C2、电极S1、电极

S2、栅极G、源级S、漏级D。衬底为硅、碳化硅、蓝宝石或者其他与沟道层同质材料衬底，上面外延生长缓冲层和二维电子气沟道材料异质结结构，异质结结构包括沟道层和势垒层，由于自发极化和压电极化效应在异质结界面处形成二维电子气(2DEG)。其中缓冲层可为AlN或GaN或者其他超晶格结构材料(厚度为10～100nm)，沟道层为GaN、GaAs、InSb、InAs、GaO等能形成二维电子气沟道的材料(厚度为0.1～10μm)，势垒层为AlGaN、InGaAs、AlGaAs、InAlN、AlGaO等能与沟道层形成二维电子气沟道的异质结材料(厚度为5～100nm)，势垒层中的材料组分不做限定，介质层为Al_2O_3、Si_3N_4、SiO_2、SiON等氧化物或氮化物(厚度为20～50nm)，金属互连线通常采用铜、钨、铝、钴等金属。每个矩阵元中的霍尔元件电极C1、C2、S1、S2、开关器件栅极G、源级S、漏级D均相同，电极形状不做特殊限定，可为矩形、梯形等。除栅极G之外，其他电极与半导体材料需形成良好的欧姆接触。

[0058] 本发明申请提出的高集成度矩阵式磁传感芯片工作原理如下：当环境中出现垂直于器件方向上的磁场B时，微处理器输出的行选信号和列选信号控制开关矩阵中某一行矩阵元中的开关器件和某一列的列选开关器件开启，此时对应矩阵元中霍尔元件激励端C1、C2有激励电压或激励电流流入，从而在输出端S1(V_{hall+})、S2(V_{hall-})感应出霍尔输出电压信号，该信号被送往后端接口电路进行一系列的信号处理，包含滤波、放大等后输出，可实现指定位置磁场测量、动态磁场扫描、垂直于芯片方向上的多维磁场分布测量。

[0059] 本发明技术提出的高集成度矩阵式磁传感芯片结构、电路及制作方法方案，该器件结构的特点是：1)器件结构简单多样，可以由Si材料制作，工艺成熟，性能可靠；也可以由GaAs/AlGaAs、GaN/AlGaN、InAs/InGaAs、Ga_2O_3/AlGaO等材料构成的异质结结构制作而成，天然形成的二维电子气(2DEG)沟道使得器件灵敏度高，同时较高的电子迁移率(GaAs、InAs的电子迁移率分别可达到9000cm^2/(V·s)、40000cm^2/(V·s))使得它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗传感器件的理想沟道材料；此外还可以由二维材料(如石墨烯)制作，工艺简单且易与硅基CMOS工艺兼容，可以在较低的温漂系数下实现高灵敏度的霍尔传感器。2)典型由二维电子气沟道材料制作的器件在光电器件、电力电子、射频微波器件、激光器和探测器件等方面展现出巨大的潜力，如GaN材料，其禁带宽度大、击穿电场高、热导率大、电子饱和速度高、介电常数小等独特的性能使其制备的器件具有耐高温、抗高压、抗辐射、灵敏度高等特点，即使在恶劣的环境下也能得到有效应用。3)高集成度矩阵式磁传感芯片由N×M个矩阵元、开关矩阵与后端接口电路组成，每个矩阵元包含一个水平型霍尔元件和一个开关器件，每个开关器件由微处理器产生的行选信号和列选信号控制其开关，以此来控制霍尔元件激励回路的开启和关闭，结构简单，且操作灵活。4)高集成度矩阵式磁传感芯片不仅可以测量准确静态磁场，也可以测量动态磁场、实时观测磁场分布；易于与电路集成，后端接口电路保证每个矩阵元输出霍尔信号的扫描采集，同时多个矩阵元输出电压可实现对其他矩阵元输出电压的补偿，简化电路的同时提高了灵敏度与准确度。

[0060] 如图5-图16所示，本发明申请目标器件的工艺实现过程说明如下：

[0061] 1)清洗衬底：准备4英寸或6英寸衬底材料，清洗衬底，除去衬底表面的污染物。

[0062] 2)外延生长：利用金属有机化合物化学气相淀积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)其中任一种方式外延生长二维电子气沟道材料异质结结构和缓冲层，生成的沟道层厚度为0.1～10μm，沟道层上的势垒层厚度为5～100nm，缓冲层可以是AlN、GaN

或者超晶格结构,厚度为10～100nm。

[0063] 3)台面刻蚀:外延生长好的样品经过光刻显影后,利用感应耦合等离子体刻蚀(ICP)进行刻蚀,台面刻蚀深度为50～800nm。

[0064] 4)浅刻蚀:进行台面刻蚀隔离后的样品经过光刻显影后,利用感应耦合等离子

[0065] 体刻蚀(ICP)进行浅刻蚀,用于实现2DEG接触台面,刻蚀深度为1～100nm。5)欧姆接触制作电极:光刻显影后用电子束蒸发系统沉积复合金属,之后利用

[0066] 快速退火(RTA)工艺形成良好的欧姆接触,制作出电极C1、C2、S1、S2、源极S、漏极D。

[0067] 6)栅槽刻蚀:做好电极C1、C2、S1、S2、源极S、漏极D后的样品,利用感应耦合等离子体刻蚀(ICP)进行栅槽刻蚀,刻蚀深度为1～100nm。

[0068] 7)栅介质沉积:采用带有氮元素的碱性溶液对进行过栅槽刻蚀后的样品进行栅槽界面处理后,利用金属有机化合物化学气相淀积(MOCVD)、等离子体化学气相沉积(PECVD)、原子层沉积(ALD)、低压力化学气相沉积技术(LPCVD)、磁控溅射其中任一种方式沉积栅介质,沉积厚度为5～50nm。8)栅电极制作:光刻显影后用电子束蒸发系统沉积复合金属,金属剥离后形成

[0069] 栅电极。

[0070] 9)表面钝化:采用等离子体增强化学气相淀积(PECVD)、磁控溅射、原子层

[0071] 沉积(ALD)、电子束蒸发(EB)其中任一种方式淀积SiO_2进行器件钝化。10)窗口开启:对电极处钝化层进行光刻并腐蚀形成窗口。

[0072] 11)金属互连线制作:光刻显影后用电子束蒸发系统沉积金属形成互连线。

[0073] 12)电极引线:采用磁控溅射法、电子束蒸发法、热蒸发法其中任一方法在电极

[0074] 处沉积金属制作焊盘并进行引线;

[0075] 13)电路连接:对引线好的裸die进行封装,并后端接口电路的每个元器件连接在同一块PCB板上,从而完成高集成度矩阵式磁传感芯片的电路连接。

[0076] 14)外观设计:对整个系统进行外观设计,完成仪器的制作。

[0077] 本发明的技术关键点在于:首先提出了一种高集成度矩阵式磁传感芯片,不再是单一地测量垂直于器件表面磁场的水平型霍尔传感器,而是将多个水平型霍尔元件同开关器件连接在一起形成N×M(N、M的具体数值可依据所测磁场的分布而定)个矩阵元,开关器件灵活控制霍尔输出信号的采集,从而实现一维、二维甚至是三维空间上的磁场分布的测量,这是结构上的创新;其次在于器件可以由多种材料制作而成,如可以由Si材料制作,工艺成熟,性能可靠;也可以由GaAs/AlGaAs、GaN/AlGaN、InAs/InGaAs、Ga2O3/AlGaO等材料构成的异质结结构制作而成,天然形成的二维电子气(2DEG)沟道使得器件灵敏度高,同时较高的电子迁移率(GaAs、InAs的电子迁移率分别可达到9000cm2/(V·s)、40000cm2/(V·s))使得它们在低场和高场下都具有优异的电子输运性能,是超高速、低功耗传感器件的理想沟道材料;此外还可以由二维材料(如石墨烯)制作,工艺简单且易与硅基CMOS工艺兼容,可以在较低的温漂系数下实现高灵敏度的霍尔传感器。不同材料制成的器件均能与芯片结构适配,并可根据应用环境选择不同材料制成的芯片,这是适用性上的创新;再者芯片结构简单,易于与后端接口电路集成,实现了多个矩阵元多点测量,提高了器件的灵敏度与准确度,这是性能上的创新。因此,本发明申请主要保护提出的芯片结构设计、仪器电路结构和

制作工艺。

[0078] 实施例2

[0079] 本发明申请目标器件为由N×M(N、M的具体数值可依据环境中所测磁场分布而定)个矩阵元组成的高集成度矩阵式磁传感芯片,具体实施例为由1×10个霍尔元件矩阵元组成、采用二维电子气沟道材料(GaN/AlGaN异质结结构)制作“十字形”水平型霍尔元件的矩阵式磁传感芯片,由于每个矩阵元结构与工艺相同,本实施例仅展示单个矩阵元的制作工艺,如图17-图28所示,其制作工艺流程说明如下:

[0080] 1)衬底准备:准备Si材料衬底,清洗衬底材料,除去Si衬底表面的污染物。

[0081] 2)外延生长:利用金属有机化合物化学气相淀积(MOCVD)方式外延生长AlGaN/GaN异质结结构以及缓冲层AlN,生成的GaN外延层非故意掺杂,厚度为5μm,背景电子浓度小于$1\times10^{17}cm^{-3}$,外延层上AlGaN势垒层厚度为25nm,其中Al组分为0.25。缓冲层为AlN,厚度为50nm。

[0082] 3)台面刻蚀:外延生长好的样品经过涂胶(使用AZ6130正光刻胶)、匀胶(前转600rpm-3s,后转1000rmp-20s,最终光刻胶厚度为2um)、光刻、显影(90秒)后,利用感应耦合等离子体刻蚀(ICP)对异质结进行刻蚀,刻蚀功率200W,通入150sccm的Cl基气体刻蚀250s,最终形成约400nm的刻蚀深度。

[0083] 4)浅刻蚀:进行台面刻蚀隔离后的样品经过涂胶(使用AZ6130正光刻胶)、匀胶(前转600rpm-3s,后转1000rmp-20s,最终光刻胶厚度为2um)、光刻、显影(90秒)后,利用感应耦合等离子体刻蚀(ICP)对异质结进行刻蚀,时间为30s,刻蚀速率为55nm/min,最终形成约25nm的刻蚀深度。

[0084] 5)欧姆接触电极制作:光刻显影后用电子束蒸发系统分别沉积Ti(20nm)/Al(100nm)/Ni(45nm)/Au(55nm)四层金属,之后利用快速退火(RTA)

[0085] 工艺在850℃的氮气环境下退火30s形成良好的欧姆接触,制作出电极C1、C2、S1、S2、源极S、漏极D。

[0086] 6)栅槽刻蚀:做好电极C1、C2、S1、S2、源极S、漏极D后的样品,利用感应耦合等离子体刻蚀(ICP)进行栅槽刻蚀,刻蚀剩余AlGaN为5nm。

[0087] 7)栅介质沉积:采用带有氮元素的碱性溶液对进行过栅槽刻蚀后的样品进行栅槽界面处理后,利用等离子体化学气相沉积(PECVD)沉积栅介质SiNO,沉积厚度为20nm。

[0088] 8)栅电极制作:光刻显影后用电子束蒸发系统沉积Ti(20nm)/Al(100nm)/Ni(45nm)/Au(55nm)四层金属,金属剥离后形成栅电极。9)表面钝化:采用等离子体增强化学气相淀积(PECVD)在300℃的环境下淀

[0089] 积300nm厚的SiO_2钝化层,削弱环境气氛对器件特性的影响。

[0090] 10)窗口开启:对电极处钝化层腐蚀并开窗口引线。样品经过涂胶(使用AZ6130

[0091] 正光刻胶),匀胶(前转600rpm-3s,后转1000rmp-20s,最终光刻胶厚度为2um)、光刻、显影(90秒)后,利用ICP刻蚀在表面钝化后的电极处刻蚀,形成窗口。

[0092] 11)金属互连线制作:光刻显影后用磁控溅射的方法沉积500nm金属铝Al,金属剥离后形成互连线。

[0093] 12)电极引线:采用磁控溅射法、电子束蒸发法、热蒸发法其中任一方法在电极

[0094] 处沉积金属制作焊盘并进行引线;

[0095] 13)电路连接:对引线好的裸die进行封装,并后端接口电路的每个元器件连接在同一块PCB板上,从而完成一维矩阵式霍尔传感器芯片的电路连接。

[0096] 14)外观设计:对整个系统进行外观设计,完成仪器的制作。

[0097] 图29给出了本发明申请设计传感器芯片中的第N个(N＝1～10)矩阵元在静态测量下磁场B与霍尔输出电压V_0的关系,其中激励电流I_{bias}＝1mA,可调增益放大电路中增益A调节为固定值275,基准电压电路提供基准电压V_{ref}＝1.65V,测量磁场范围为-250mT～250mT。从图中可以看出,随着环境中磁场的增加,每个矩阵元经过后端接口电路检测到的霍尔电压也线性增加,10个矩阵元的灵敏度基本相同,分别为7.73mV/mT(N＝1)、7.74mV/mT(N＝2)、7.74mV/mT(N＝3)、7.73mV/mT(N＝4)、7.72mV/mT(N＝5)、7.72mV/mT(N＝6)、7.72mV/mT(N＝7)、7.71mV/mT(N＝8)、7.71mV/mT(N＝9)、7.71mV/mT(N＝10),约为单个第三代半导体霍尔传感器的120倍。同时线性度也较高,分别达到了99.898％、99.969％、99.928％、99.941％、99.899％、99.899％、99.899％、99.9％、99.9％、99.902％。这说明当环境中磁场分布不同时,每个矩阵元都可以检测到垂直于该矩阵元的磁场大小,通过霍尔输出电压V_0反映出来,从而实现磁场分布的准确的实时的静态测量。

[0098] 图30给出了本发明申请传感器芯片的单个矩阵元在动态测量下磁场B与霍尔输出电压V_0的关系,其中磁场源提供峰峰值Bp-p为17.798G,频率f为5Hz的正弦交变磁场,其他测试条件与静态测试条件相同。从图中可以看出,矩阵元经过后端接口电路检测到的霍尔电压跟随环境中磁场的正弦变化同样发生频率为5Hz的正弦变化,这说明在较低频率下每个矩阵元基本能够无差别地跟随环境中磁场的变化,从而实现磁场分布的实时动态测量。

[0099] 综上所述,本实施例的实验验证结果能够说明本发明申请设计的高集成度矩阵式磁传感芯片能够实现对一维、二维甚至是三维空间中垂直于器件表面磁场分布的实时静态、动态测量,并且具有较高的灵敏度、线性度与准确度。

[0100] 以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明披露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。



Vbias / Ibias
2
⊗B
Vhall+
C1
S1
S2
C2
Vhall-
1
Vhall+
Vhall-
Vhall+
Vhall-
开关矩阵
后端接口电路

图1



电源模块
供电
供电
供电
基准电压源
Vref
开关控制
开关矩阵
微处理器
激励电源
N×M霍尔矩阵元
Vhall
可调增益放大器
Vhall-a
电压调节器
Voa
AD转换器
Vod

图2



$\otimes\vec{B}_z$
C1
C1
C1
C1
S1
S2
C2
C2
C2
C2
C1
C1
C1
C1
S1
S2
C2
C2
C2
C2
C1
C1
C1
C1
S1
S2
C2
C2
C2
C2

图3



C1
势垒层
C2
S
势垒层
G
介质层
势垒层
D
二维电子气
互连线
沟道层
缓冲层
衬底

图4



1）清洗衬底
衬底

图5


2）外延生长
势垒层
沟道层
缓冲层
衬底

图6


3）台面刻蚀
势垒层
势垒层
沟道层
缓冲层
衬底

图7


4）浅刻蚀
势垒层
势垒层
沟道层
缓冲层
衬底

图8


5）欧姆接触电极制作
C1
势垒层
C2
S
势垒层
D
沟道层
缓冲层
衬底

图9


6）栅槽刻蚀
C1
势垒层
C2
S
势垒层
势垒层
D
沟道层
缓冲层
衬底

图10


7）栅介质沉积
C1
势垒层
C2
S
势垒层
介质层
势垒层
D
沟道层
缓冲层
衬底

图11


8）栅电极制作
C1
势垒层
C2
S
G
势垒层
介质层
势垒层
D
沟道层
缓冲层
衬底

图12


9）表面钝化
钝化层
C1
势垒层
C2
钝化层
S
G
势垒层
介质层
势垒层
D
沟道层
缓冲层
衬底

图13


10）窗口开启
钝化层
C1
势垒层
C2
钝化层
S
G
势垒层
介质层
势垒层
D
沟道层
缓冲层
衬底

图14


11）金属互连线制作
钝化层
C1
势垒层
C2
S
G
钝化层
势垒层
介质层
势垒层
D
互连线
沟道层
缓冲层
衬底

图15


12）电极引线
钝化层
C1
势垒层
C2
S
G
钝化层
势垒层
介质层
势垒层
D
互连线
沟道层
缓冲层
衬底

图16


1）清洗衬底
Si

图17


2）外延生长
AlGaN
GaN
AlN
Si

图18


3）台面刻蚀
AlGaN
AlGaN
GaN
AlN
Si

图19


4）浅刻蚀
AlGaN
AlGaN
GaN
AlN
Si

图20

5）欧姆接触电极制作



图21

6）栅槽刻蚀



图22

7）栅介质沉积



图23


8）栅电极制作
C1
AlGaN
C2
S
G
D
AlGaN
SiON
AlGaN
GaN
AlN
Si

图24


9）表面钝化
SiO2
C1
AlGaN
C2
SiO2
S
G
D
AlGaN
SiON
AlGaN
GaN
AlN
Si

图25


10）窗口开启
SiO2
C1
AlGaN
C2
SiO2
S
G
D
AlGaN
SiNO
AlGaN
GaN
AlN
Si

图26

11）金属互连线制作



图27

12）电极引线



图28



图29


(a)
Bp-p:17.798G f=5Hz
1.685
1.680
1.675
1.670
1.665
1.660
V_O (V)
0
2
4
6
8
10
12
14
时间 (s)
(b)
1.685
1.680
1.675
1.670
1.665
V_O (V)
2.6
2.7
2.8
2.9
3.0
3.1
3.2
时间 (s)

图30