

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国际局



(43) 国际公布日  
2024年5月2日 (02.05.2024)

(10) 国际公布号  
**WO 2024/086970 A1**

(51) 国际专利分类号:  
*H01L 23/64* (2006.01)    *H01L 21/50* (2006.01)  
*H01L 23/367* (2006.01)   *H01L 21/56* (2006.01)

(21) 国际申请号: PCT/CN2022/127016

(22) 国际申请日: 2022年10月24日 (24.10.2022)

(25) 申请语言: 中文

(26) 公布语言: 中文

(71) 申请人: 广东省科学院半导体研究所 (INSTITUTE OF SEMICONDUCTORS, GUANGDONG ACADEMY OF SCIENCES) [CN/CN]; 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。

(72) 发明人: 燕英强 (YAN, Yingqiang); 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。 胡川 (HU, Chuan); 中国广东省广州市

天河区长兴路363号, Guangdong 510650 (CN)。 郑伟 (ZHENG, Wei); 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。 凌云志 (LING, Yunzhi); 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。 陈志宽 (CHEN, Zhikuan); 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。 陈志涛 (CHEN, Zhitao); 中国广东省广州市天河区长兴路363号, Guangdong 510650 (CN)。

(74) 代理人: 北京超凡宏宇专利代理事务所 (特殊普通合伙) (CHOFN INTELLECTUAL PROPERTY); 中国北京市海淀区北四环西路68号左岸工社1215-1218室, Beijing 100080 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI,

(54) Title: FAN-OUT TYPE PACKAGE STRUCTURE AND PREPARATION METHOD THEREFOR

(54) 发明名称: 扇外型封装结构及其制备方法




图 1

(57) Abstract: The present invention provides a fan-out type package structure and a preparation method therefor. The fan-out type package structure may comprise an encapsulation layer, and an antenna radio frequency module assembly and one or more electronic components which are embedded in the encapsulation layer. The antenna radio frequency module assembly comprises a radio frequency substrate, and an antenna array and one or more radio frequency devices which are arranged on the radio frequency substrate. The antenna radio frequency module assembly is embedded in a first side of the encapsulation layer, so that the antenna array is completely exposed from the first side of the encapsulation layer, and pins of the antenna radio frequency module assembly and pins of the electronic components are located in a same plane, wherein the pins of the antenna radio frequency module assembly and the antenna array are configured to be located on the same side of the radio frequency substrate. The fan-out type package structure may further comprise: a first rewiring layer arranged on the surface of the first side of the encapsulation layer, a second rewiring layer arranged on the surface of a second side of the encapsulation layer, and conductive solder balls and/or bumps arranged on the side of the second rewiring layer opposite to the encapsulation layer. The first rewiring layer is configured to be electrically connected to at least some of the pins of the antenna radio frequency module assembly, and to be electrically connected to at least some of pins of one or more electronic components, wherein the pins of the antenna radio frequency module assembly and the antenna array are configured to be located on

WO 2024/086970 A1

GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

- (84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

the same side of the radio frequency substrate. Encapsulation layer interconnection conductive columns are formed in the encapsulation layer, wherein the encapsulation layer interconnection conductive columns are used for electrically connecting pins of the antenna radio frequency module assembly arranged on the side of the radio frequency substrate opposite to the antenna array to the second rewiring layer and electrically connecting the first rewiring layer to the second rewiring layer. The second rewiring layer is configured to be electrically connected to the encapsulation layer interconnection conductive columns and electrically connected to the conductive solder balls and/or the bumps. The fan-out type package structure and the preparation method therefor provided by embodiments of the present invention can effectively reduce the volume of a radio frequency module, reduce manufacturing costs of the radio frequency module, can also significantly reduce the dielectric loss, and satisfy the high-frequency signal transmission requirements.

(57) 摘要: 本公开提供了一种扇外型封装结构及其制备方法。扇外型封装结构可以包括包封层和嵌埋在包封层中的天线射频模组组件和一个或多个电子部件。天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或多个射频器件。天线射频模组组件嵌埋在包封层的第一侧, 使得天线阵列从包封层的第一侧完全露出, 并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内。扇外型封装结构还可以包括: 设置于包封层的第一侧的表面上的第一再布线层, 设置于包封层的第二侧的表面上的第二再布线层, 以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点。第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及为一个或多个电子部件的管脚中的至少一部分管脚电连接。包封层中形成有用于将天线射频模组组件的设置于射频基板的与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱。第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。本公开的实施方式提供的扇外型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本, 并且还能够明显降低介电损耗, 满足高频信号传输需求。

## 扇外型封装结构及其制备方法

### 技术领域

本公开涉及先进电子器件集成/封装技术领域。更具体地，本公开总体上涉及扇外型封装结构以及用于制备该扇外型封装结构的制备方法。

### 背景技术

本部分提供了与本公开有关的背景信息，但是这些信息并不必然构成现有技术。

目前，5G/6G 通讯射频模组需要将天线（如毫米波天线）与射频芯片、功率放大器、设备开关芯片等集成在一起形成射频收发模组。传统集成方法是将经加工的天线阵列与已封装的射频芯片进行电连接。传统集成方法的缺点在于，射频芯片在与天线阵列电连接之前已是封装好的器件，这势必导致 5G/6G 通讯射频模组体积大、成本高，而且芯片与天线间互连线过长，导致介电损耗大，无法满足高频信号传输要求。

### 发明内容

本部分提供本公开的一般概要，而不是本公开的全部范围或全部特征的全面披露。

本公开的实施方式提供了一种扇外型封装结构，扇外型封装结构可以包括：包封层和嵌埋在包封层中的天线射频模组组件和一个或多个电子部件，天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或多个射频器件，天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内；扇外型封装结构还可以包括：设置于包封层的第一侧的表面上的第一再布线层，设置于包封层的与第一侧相背的第二侧的表面上的第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点，其中，第一再布线层具有使天线阵列完全露出的开口，并且第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及将一个或多个电子部件的管脚中的至少一部分管脚电连接；包封层中形成有用于将天线射频模组组件的设置成与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱；第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。

在一些可选的实施方式中，第一再布线层包括与包封层邻接的第一布线介电层、设置在第一布线介电层的与包封层相背的一侧的第一保护介电层、以及嵌设在第一布线介电层和第一保护介电层中的第一导电布线层，其中，所述第一导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中第一导电布线层包括用于与所述包封层导电互连柱电连接的互连线、用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或多个电子部件的管脚中的至少一部分管脚电连接的互连线。

在一些可选的实施方式中，第二再布线层包括第二布线介电层、以及嵌设在第二布线介电层中并且形成穿过第二布线介电层的第二导电布线层，其中所述第二导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中第二导电布线层包括设置成与包封层邻接的用于与包封层互连导电柱电连接的互连线、以及用于与导电焊球和/或凸点电连接的互连线。

在一些可选的实施方式中，天线射频模组组件的射频基板包括第一表面和与第一表面相背的第二表面，天线阵列布设于第一表面且一个或多个射频器件布设于第二表面。

在一些可选的实施方式中，天线射频模组组件还包括设置在一个或多个射频器件与射频基板之间的组件再布线层，组件再布线层包括将一个或多个射频器件的管脚与天线射频模组组件的设置在射频基板的第二表面上的管脚电连接的组件导电布线层。

在一些可选的实施方式中，天线射频模组组件还包括布设在射频基板的第二表面上的接地层和/或电磁屏蔽层。

在一些可选的实施方式中，射频基板为 LCP 射频基板。

在一些可选的实施方式中，电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或

所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。

在一些可选的实施方式中，第一再布线层的使天线阵列完全露出的开口面积占第一再布线层的总面积的至少一部分。

本公开的实施方式还提供了一种用于制备扇外型封装结构的制备方法，该方法包括下述步骤：制造天线射频模组组件，该天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或多个射频器件；提供临时载板，并且在临时载板上形成覆盖临时载板的一侧的可剥离粘合材料；将所述射频基板的布设有天线阵列的一侧面贴至所述可剥离粘合材料，以使所述天线射频模组组件经由所述可剥离粘合材料粘贴至所述临时载板；提供一个或多个电子部件；将一个或多个电子部件的功能面经由可剥离粘合材料粘贴至临时载板，使得天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内并且与临时载板的同一表面相连；在所述可剥离材料的背离所述临时载板的一侧以及在所述射频基板的布设有所述射频器件的一侧形成所述包封层，以将天线射频模组组件和一个或多个电子部件嵌埋在包封层中；去除临时载板和可剥离粘合材料，以使天线阵列从包封层的第一侧完全露出，并且使天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚从包封层的第一侧露出；在包封层的第一侧的表面上构造第一再布线层，第一再布线层构造有使天线阵列完全露出的开口，并且构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接以及与一个或多个电子部件的管脚中的至少一部分电连接；在包封层中形成过孔，过孔从包封层的与第一侧相反的第二侧延伸至天线射频模组组件的设置在

射频基板的与天线阵列相反的一侧上的管脚和/或第一再布线层的导电引脚；在过孔内填充导电材料，以在包封层中形成包封层互连导电柱；在包封层的第二侧的表面上构造第二再布线层，以及在第二再布线层的与包封层相背的一侧上形成导电焊球和/或凸点，使得第二再布线层与包封层互连导电柱彼此电连接，并且与导电焊球和/或凸点电连接。

在一些可选的实施方式中，在包封层的第一侧的表面上构造第一再布线层包括：形成与包封层邻接的第一布线介电层，使得第一布线介电层具有使天线阵列完全露出的开口、以及使天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚与一个或多个电子部件的管脚露出的第一布线介电层开孔；构造第一导电布线层，其中，采用导电材料填充第一布线介电层开孔以形成第一引导导电柱，并且在第一引导导电柱的与包封层相背的一端形成用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接的互连线以及与一个或多个电子部件的管脚中的至少一部分电连接的互连线；以及在布线介电层的与包封层相背的一侧形成第一保护介电层，以覆盖布线介电层的除了使天线阵列完全露出的开口之外的部分和第一导电布线层。

在一些可选的实施方式中，在包封层的第二侧的表面上构造第二再布线层包括：在包封层的第二侧的表面上构造用于与包封层互连导电柱电连接的互连线；形成第二布线介电层以覆盖包封层的第二侧的表面和互连线，并且在第二布线介电层中形成贯穿第二布线介电层而延伸至柱间互连线的第二布线介电层开孔；采用导电材料填充第二布线介电层开孔，以形成用于与导电焊球和/或凸点电连接的互连线。

在一些可选的实施方式中，制造天线射频模组组件包括：将天线阵列布设于射频基板的第一表面；以及将一个或多个射频器件布设于射频基板的第二表面，第二表面与第一表面分别位于射频基板的相反两侧，其中，将一个或多个射频器件布设于射频基板的第二表面包括：在一个或多个射频器件与射频基板之间构造组件再布线层，组件再布线层包括将一个或多个射频器件的管脚与天线射频模组组件的设置于射频基板的所述第二表面上的管脚电连接的组件导电布线层。

在一些可选的实施方式中，制造天线射频模组组件还包括：在射频基板的第二表面上形成接地层和/或电磁屏蔽层。

在一些可选的实施方式中，制造天线射频模组组件还包括：提供 LCP 射频基板作为天线射频模组组件的射频基板。

本公开的实施方式所提供的的扇外型封装结构及其制备方法，将天线阵列与射频器件及一个或多个其他电子部件一起进行封装，使得能够减小通讯射频模组的体积，降低通讯射频模组的制造成本。此外，根据本公开的实施方式所提供的扇外型封装结构及其制备方法通过将天线阵列与通讯射频模组所需的射频器件及其他电子部件诸如集成电路、开关器件和/或功率放大器等封装在一起，使得其间的互连线长度可以明显缩短，介电损耗可以因此显著减低，因而能够很好满足高频信号的传输需求。因而，本公开的实施方式提供的

扇外型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求，因此具有优异的性能表现。

#### 附图说明

为了更清楚地说明本公开的技术方案，下面将对其中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实现方式，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图 1 为示出了根据本公开的示例性实施方式的扇外型封装结构的示意性截面图；

图 2 为示出了根据本公开的示例性实施方式的制备扇外型封装结构的制备方法的示意性流程图；

图 3-图 5 为示出了根据本公开的示例性实施方式的制备扇外型封装结构的制备方法的可选流程的示意性流程图；

图 6-图 19 示出了根据本公开的示例性实施方式提供的制备方法制备扇外型封装结构的过程中获得的中间结构及最终结构的示意性截面图。

#### 具体实施方式

下面将参照附图借助于示例性实施方式对本公开进行详细描述。要注意的是，对本公开的以下详细描述仅仅是出于说明目的，而绝不是对本公开的限制。此外，在各个附图中采用相同的附图标记来表示相同的部件。

还需要说明的是，为了清楚起见，在说明书和附图中并未描述和示出实际的特定实施方式的所有特征，并且，为了避免不必要的细节模糊了本公开关注的技术方案，在附图和说明书中仅描述和示出了与本公开的技术方案密切相关的装置结构，而省略了与本公开的技术内容关系不大的且本领域技术人员已知的其他细节。

接下来，将参照附图对根据本公开的示例性实施方式所提供的扇外型封装结构以及制备扇外型封装结构的方法进行详细的描述。

下面将参照图 1 对根据本公开的示例性实施方式的扇外型封装结构 1 进行描述。图 1 示出了根据本公开的示例性实施方式的扇外型封装结构 1 的示意性截面图。如图 1 所示，在本公开的实施方式中，扇外型封装结构 1 包括包封层 10、嵌埋在包封层 10 中的天线射频模组组件 30 以及嵌埋在包封层 10 中的一个或多个电子部件 50。天线射频模组组件 30 可以包括射频基板 301、天线阵列 303 和一个或多个射频器件 305。天线阵列 303 和一个或多个射频器件 305 设置在射频基板 301 上。在本公开的实施方式中，天线射频模组组件 30 可以嵌埋在包封层 10 的第一侧，使得天线阵列 303 及其管脚可以从包封层 10 的第一侧完全露出。天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚可以与电子部件 50 的管脚位于同一平面内。

在本公开实施方式中，如图 1 所示，扇外型封装结构 1 还包括设置于包封层 10 的第一

侧的表面上的第一再布线层 70；设置于包封层 10 的与第一侧相背的第二侧的表面上的第二再布线层 90；以及设置于第二再布线层 90 的与包封层 10 相背的一侧上的导电焊球和/或凸点 110。第一再布线层 70 可以具有使天线阵列 303 完全露出并因此从整个封装结构 1 完全露出的开口。第一再布线层 70 可以构造成与天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚中的部分或全部管脚电连接，以及可以构造成与一个或更多个电子部件 50 的管脚中的部分或全部管脚电连接。在一些可选的实施方式中，第一再布线层 70 可以构造成将天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或更多个电子部件 50 的管脚电连接，以及可以构造成将电子部件 50 的管脚彼此电连接。在本公开实施方式中，包封层 10 中还可以形成有用于将天线射频模组组件 30 的设置于射频基板 301 的与天线阵列 303 相反的一侧上的管脚与第二再布线层 90 电连接以及将第一再布线层 70 与第二再布线层 90 电连接的包封层互连导电柱 130。第二再布线层 90 可以构造成与互连导电柱 130 电连接以及与导电焊球和/或凸点。在一些可选的实施方式中，第二再布线层 90 可以构造成将包封层互连导电柱 130 彼此电连接以及将包封层互连导电柱 130 与导电焊球和/或凸点电连接。

根据本公开的实施方式所提供的扇外型封装结构 1 将天线阵列 303 与射频器件 305 及一个或更多个其他电子部件 50 一起进行封装，使得能够减小通讯射频模组的体积，降低通讯射频模组的制造成本。此外，根据本公开的实施方式所提供的扇外型封装结构通过将天线阵列 303 与通讯射频模组所需的射频器件 305 及其他电子部件 50 诸如集成电路、开关器件和/或功率放大器等封装在一起，使得其间的互连线长度可以明显缩短，介电损耗可以因此显著减低，因而能够很好满足高频信号的传输需求。因而，本公开实施方式提供的扇外型封装结构能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求，因此具有优异的性能表现。

在本公开的一些实施方式中，天线射频模组组件 30 中的一个或更多个射频器件 305 可以为射频芯片。天线阵列 303 可以与射频芯片电连接以受其驱动和控制。

在本公开的一些实施方式中，一个或更多个电子部件 50 可以为非射频器件，例如可以为无源器件、处理器、存储器、控制器、传感器和/或电源管理芯片等。然而，应当指出的是，这并不排除在本公开的另一一些可能的实施方式中，一个或更多个电子部件 50 也可以包括射频器件。

在本公开实施方式中，天线射频模组组件 30 中的天线阵列 303 可以是 5G 或 6G 天线阵列。天线阵列 303 可以是应用于 MIMO（多输入多输出）技术的天线阵列。然而，这并不排除在另外的实施方式中，天线阵列 303 还可以是天线接口。

在本公开的一些可选的实施方式中，天线阵列 303 可以由天线连接器代替，以使天线连接器布设在基板上。在这样的实施方式中，天线阵列可以与布置在封装结构中的天线连接器提供的连接端进行连接。

还应当指出的是，本公开所提及的天线射频模组组件 30 中的射频器件 305 的结构和功能是非限制性的。在不背离本公开的精神和范围的情况下，可以将任何合适的射频器件嵌入到本公开的扇外型封装结构中。

此外，在本公开的一些实施方式中，在天线射频模组组件 30 中的一个或多个射频器件 305 为一个或多个射频芯片时，射频芯片的导电连接部诸如管脚可以设置在射频芯片面向射频基板 301 的一侧上，使得射频芯片正装在射频基板 301 上。在另一些实施方式中，导电连接部可以设置在射频芯片的与面向射频基板 301 的一侧相反的另一侧上，使得射频芯片可以倒装在射频基板 301 上。

当然，本公开实施方式提供的天线射频模组组件 30 中的射频器件 305 并不限于射频芯片。在一些可选的实施方式中，所嵌入的射频器件 305 也可以为已经封装有射频模组所需的射频器件的另外的扇外型封装件。还应当指出的是，根据本公开的实施方式，天线射频模组组件 30 中的射频器件 305 的数量和/或功能也是不受限制的。在一些可选的实施方式中，天线射频模组组件 30 所包含的射频器件 305 可以为单个射频器件 305，也可以为两个以上的射频器件 305。在一些可选的实施方式中，当天线射频模组组件 30 包含两个以上射频器件 305 时，这些射频器件 305 的尺寸、制程、功能、和/或材质可以相同或不同。类似地，扇外型封装结构中所嵌入的电子部件 50 的数量和/或功能也是不受限制的。在一些可选的实施方式中，所嵌入的电子部件 50 可以为单个电子部件 50，也可以为两个以上的电子部件 50。在一些可选的实施方式中，当在扇外型封装结构中嵌入有两个或多个电子部件 50 时，根据具体的应用，这些电子部件 50 的尺寸、制程、功能、和/或材质可以相同或不同。

需要说明的是，在本公开的实施方式中，天线射频模组组件 30 与一个或多个电子部件 50 之间的连接关系并不限于上述的描述，而是可以按照扇外型封装件的具体功能性需求设计天线射频模组组件 30 中的天线阵列 303、天线射频模组组件 30 中的一个或多个射频器件 305 与一个或多个电子部件 50 之间的连接关系。在一些可选的实施方式中，天线阵列 303 可以通过射频基板 301 上设置的互连线路与一个或多个射频器件 305 电连接以受其控制和驱动。在一些可选的实施方式中，天线阵列 303 的管脚与射频器件的电连接部可以通过射频基板 301 上设置的通孔进行电连接。在一些可选的实施方式中，天线阵列 303 与电子部件 50 之间没有电连接，即，天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或多个电子部件 50 的管脚没有进行电连接，而是两者均只与射频器件 305 进行电连接。然而这并不排除在另一些可能的实施方式中，天线阵列 303 和射频器件 305 可能按需设计成彼此之间没有直接的电连接，而是通过封装线路与封装结构外的器件电连接。

在本公开的实施方式中，如图 1 所示，天线射频模组的射频基板 301 与射频器件 305 之间可选地设置有组件再布线层 150。射频器件 305 可以通过组件再布线层与射频基板 301

电连接。在一些可选的实施方式中，天线阵列 303 的管脚可以与组件再布线层 150 形成电连接，并从而与射频器件 305 形成电连接。在一些可选的实施方式中，组件再布线层 150 可以为一层或多层。在一些可选的实施方式中，组件再布线层 150 包括多层互连线以及设置在相邻互连线层之间的绝缘层。在一些可选的实施方式中，互连线可以由铜制成，绝缘层可以由聚酰亚胺、环氧树脂等材料制成。

在本公开的实施方式中，作为非限制性示例，如图 1 所示，第一再布线层 70 可以包括与包封层 10 邻接的第一布线介电层 703、设置在第一布线介电层 703 的与包封层 10 相背的一侧的第一保护介电层 707、以及嵌设在第一布线介电层 703 和第一保护介电层 707 中的第一导电布线层 705。第一导电布线层 705 可以包括至少一层互连线，并且当包括两层或更多层互连线时，第一导电布线层还包括位于相邻两层互连线之间的隔离介电层。第一导电布线层 705 可以包括用于与包封层导电互连柱电连接的互连线、用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或更多个电子部件的管脚中的至少一部分管脚电连接的互连线。在一些可选的实施方式中，第一导电布线层 705 可以包括用于将天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或更多个电子部件 50 的管脚电连接的天线-电子部件互连线、以及将电子部件 50 中的至少两个电子部件的管脚彼此电连接的电子部件间互连线。

在本公开的实施方式中，作为非限制性示例，第二再布线层 90 可以包括第二布线介电层 903、以及嵌设在第二布线介电层 903 中并且形成为穿过第二布线介电层 903 的第二导电布线层 901。第二导电布线层 901 可以包括至少一层互连线，并且当包括两层或更多层互连线时，第二导电布线层还包括位于相邻两层互连线之间的隔离介电层。第二导电布线层 901 可以包括设置成与包封层邻接的用于与包封层互连导电柱电连接的互连线、以及用于与导电焊球和/或凸点电连接的互连线。在一些可选的实施方式中，第二导电布线层 901 可以包括设置成与包封层 10 邻接的用于将包封层互连导电柱 130 彼此电连接的柱间互连线 9011、以及将包封层互连导电柱 130 与导电焊球和/或凸点 110 电连接的柱-球互连线 9013。

在本公开的实施方式中，射频基板中介电材料可为射频特性良好的材料，如 LCP、玻璃等。射频基板 301 例如可以是 LCP (Liquid Crystal Polymer, 液晶聚合物) 射频基板 301。LCP 材料是一种新型的热塑性有机材料，可以保证在较高可靠性的前提下实现高频高速传输。LCP 材料具有良好的电学特性。例如，在高达 110GHz 的全射频范围能保持基本恒定的介电常数；其次，正切损耗小，仅为 0.002，即使在 110GHz 时也仅增加到 0.0045，适合毫米波应用；再次，热膨胀特性小，可作为理想的高频封装材料。这些电学特性令 LCP 软板可以应用在终端天线方面，应对无线传输逐渐向高频高速方向的转变，尤其在毫米波上的应用。

在本公开的实施方式中，射频基板 301 包括第一表面 3011 和与第一表面 3011 相背的

第二表面 3033。在本公开的一些实施方式中，如图 1 以及图 6-图 19 所示，射频基板 301 可以在第一表面 3011 包括用于一个或多个射频器件 305 的第一布设区域，以及在第二表面 3033 包括用于天线阵列 303 的第二布设区域，相应地，一个或多个射频器件 305 可以布设在第一布设区域，天线阵列 303 可以布设在第二布设区域。然而，可以理解的是，虽然未示出，但在本公开的另外一些实施方式中，第一布设区域和第二布设区域还可以以不存在区域交叠的形式位于射频基板 301 的同一表面上。

在本公开的实施方式中，在天线阵列 303 布设于第一表面 3011 且一个或多个射频器件 305 布设于第二表面 3033 时，即在第一布设区域位于第一表面 3011 且第二布设区域位于第二表面 3033 时，第一布设区域可以与第二布设区域沿射频基板 301 的竖向方向对准，其中竖向方向可以是与射频基板 301 的长度方向垂直的方向。

在本公开的实施方式中，在天线阵列 303 布设于第一表面 3011 且一个或多个射频器件 305 布设于第二表面 3033 时，组件再布线层可以设置在一个或多个射频器件 305 与射频基板 301 的第二表面 3033 之间。此时，组件再布线层 150 可以包括将一个或多个射频器件 305 的管脚与天线射频模组组件 30 的设置于射频基板 301 的第二表面 3033 上的管脚电连接的组件导电布线层。

在本公开的一些实施方式中，天线射频模组组件 30 在射频基板 301 的一侧，例如布设有射频器件 305 的一侧，还可以设置有接地层或电磁屏蔽层 170（见图 6），以屏蔽可能的电磁干扰。

在本公开的一些实施方式中，第一再布线层 70 的使天线阵列 303 完全露出的开口面积占第一再布线层 70 的总面积的一部分。在本公开的另一一些实施方式中，第一再布线层 70 的使天线阵列 303 完全露出的开口面积占第一再布线层 70 的总面积的全部。

下面参照图 2 对根据本公开的制备扇外型封装结构的制备方法进行描述。图 2 示出了制备扇外型封装结构的方法的示例性流程图。如图所示，在本公开的实施方式中，制备方法可以包括如下步骤：

步骤 S101：制造天线射频模组组件 30，该天线射频模组组件包括射频基板 301 以及布设在射频基板 301 上的天线阵列 303 和一个或多个射频器件 305。

步骤 S103：提供临时载板 40，并且在临时载板 40 上形成覆盖临时载板 40 的一侧的可剥离粘合材料 20。

步骤 S105：将射频基板 301 的布设有天线阵列 303 的一侧面贴至可剥离粘合材料 20，以使天线射频模组组件 30 经由可剥离粘合材料 20 粘贴至临时载板 40。

步骤 S107：提供一个或多个电子部件 50，并将一个或多个电子部件 50 的功能面经由可剥离粘合材料 20 粘贴至临时载板 40，使得天线射频模组组件 30 的设置成与天线阵列 303 位于所述同一侧上的管脚和电子部件 50 的管脚位于同一平面内并且与临时载板 40 的同一表面相连。

步骤 S109: 在可剥离材料 20 的背离临时载板 40 的一侧以及在射频基板 301 的布设有射频器件 305 的一侧形成包封层 10, 以将天线射频模组组件 30 和一个或多个电子部件 50 被嵌埋在包封层 10 中。

步骤 S111: 去除临时载板 40 和可剥离粘合材料 20, 以使天线阵列 303 从包封层 10 的第一侧完全露出, 并且使天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚和电子部件 50 的管脚从包封层 10 的第一侧露出。

步骤 S113: 在包封层 10 的第一侧的表面上构造第一再布线层 70, 该第一再布线层 70 构造有使天线阵列 303 完全露出的开口, 并且构造成与包封层互连导电柱电连接、与天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚中的至少一部分电连接以及与一个或多个电子部件 50 的管脚中的至少一部分电连接。

步骤 S115: 在包封层 10 中形成过孔 130', 所述过孔 130' 从包封层 10 的与第一侧相反的第二侧延伸至天线射频模组组件 30 的设置成在射频基板 301 的与天线阵列 303 相反的一侧上的管脚和/或第一再布线层 70 的导电引脚。

在本实施方式中, 在包封材料中制备过孔 130', 以露出组件再布线层和第一再布线层 70 形成的内部互连用引脚焊盘。

在本实施方式中, 过孔 130' 的数量为多个。

在本实施方式中, 过孔 130' 的制备工艺在是非限制性的。在一些可选的实施方式中, 可以通过光刻 (例如干法蚀刻工艺) 或钻孔 (激光钻孔) 来形成互连过孔 130'。

步骤 S117: 采用导电材料填充过孔 130', 以在包封层 10 中形成包封层互连导电柱 130。

例如, 可以通过溅射、电镀、电铸等方式在互连过孔 130' 中填充导电材料。填充在互连过孔 130' 中的导电材料也是非限制性的。在一些可选的实施方式中, 导电材料可以为铜或导电膏诸如纳米银膏。

步骤 S119: 在包封层 10 的第二侧的表面上构造第二再布线层 90, 以及在第二再布线层 90 的与包封层 10 相背的一侧上形成导电焊球和/或凸点 110, 使得第二再布线层 90 与包封层互连导电柱 130 彼此电连接, 并且与导电焊球和/或凸点 110 电连接。

本公开的实施方式所提供的制备扇外型封装结构的制备方法将天线阵列 303 与射频器件 305 及一个或多个其他电子部件 50 一起进行封装, 使得能够减小通讯射频模组的体积, 降低通讯射频模组的制造成本。此外, 根据本公开的实施方式所提供的扇外型封装结构的制备方法通过将天线阵列 303 与通讯射频模组所需的射频器件 305 及其他电子部件 50 诸如集成电路、开关器件和/或功率放大器等封装在一起, 使得其间的互连线长度可以明显缩短, 介电损耗可以由此显著减低, 因而能够很好满足高频信号的传输需求。因而, 本公开实施方式提供的扇外型封装结构的制备方法使得能够有效减小通讯射频模组的体积、降低通讯射频模组的制造成本, 并且还能够明显降低介电损耗, 满足高频信号传输需求, 因此具有优异的性能表现。

在本公开的一些实施方式中，如图 3 所示，上述的制备天线射频模组组件 30 的步骤 S101 可以包括以下子步骤：

S1011：将天线阵列 303 布设于射频基板 301 的第一表面 3011。

S1013：将一个或多个射频器件 305 布设于射频基板 301 的与第一表面 3011 相反的第二表面 3033。

其中，将一个或多个射频器件 305 布设于射频基板 301 的第二表面 3033 可以包括：在一个或多个射频器件 305 与射频基板 301 之间构造组件再布线层 150。该组件再布线层 150 可以包括将一个或多个射频器件 305 的管脚与天线射频模组组件 30 的设置在射频基板 301 的第二表面 3033 上的管脚电连接的组件导电布线层。

在这种情况下，根据本公开实施方式的制备方法所获得的扇外型封装结构包括布设于射频基板 301 的第二表面 3033 的组件导电布线层。一个或多个射频器件 305 可以与布设在射频基板 301 的第二表面 3033 上的组件导电布线层电连接，从而实现与射频基板 301 的电连接。

在本公开的一些实施方式中，组件再布线层 150 可以为一层或多层。在一些实施方式中，组件再布线层包括多层互连线以及设置在相邻互连线层之间的绝缘层。在一些实施方式中，互连线可以由铜制成。在一些实施方式中，绝缘层可以由聚酰亚胺、环氧树脂等材料制成。

在本公开的一些实施方式中，制造天线射频模组组件 30 的步骤还可以包括：在射频基板 301 的设置有射频器件 305 的表面上形成接地层和/或电磁屏蔽层 170（见图 6）。

在本公开的一些实施方式中，制造天线射频模组组件 30 的步骤还可以包括：提供 LCP 射频基板作为天线射频模组组件 30 的射频基板 301。

在本公开的一些实施方式中，如图 4 所示，上述的在包封层 10 的第一侧的表面上构造第一再布线层 70 的步骤 S113 可以包括以下子步骤：

S1131：形成与包封层 10 邻接的第一布线介电层 703。

在本实施方式中，第一布线介电层 703 可以被形成使得第一布线介电层 703 具有使天线阵列 303 完全露出的开口 701，以及使得天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或多个电子部件 50 的管脚露出的第一布线介电层开孔。

S1133：构造第一导电布线层 705。

在本实施方式中，可以采用导电材料例如金属填充第一布线介电层开孔以形成第一引导导电柱。示例性地，所采用的金属可以为铜。然后，可以在第一引导导电柱的与包封层 10 相背的一端形成与包封层互连导电柱电连接的互连线、与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接的互连线、以及与电子部件的管脚中的至少一部分电连接的互连线。在一些可选的实施方式中，可以在第一引导导电

柱的与包封层 10 相背的一端形成天线-电子部件互连线和电子部件间互连线，其中，天线-电子部件互连线可以用于将天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或多个电子部件 50 的管脚电连接，电子部件间互连线可以用于将电子部件 50 中的至少两个电子部件的管脚彼此电连接。

在本实施方式中，可以通过光刻后进行电镀铜或者通过溅射后蚀刻的方式形成该第一导电布线层 705。

S1135：在布线介电层的与包封层 10 相背的一侧形成第一保护介电层 707，以覆盖布线介电层的除了使天线阵列 303 完全露出的开口 701 之外的部分和第一导电布线层 705。

在本实施方式中，第一布线介电层 703 和第一保护介电层 707 均为由绝缘材料制成的绝缘层。

换言之，再布线以获得第一再布线层 70 的过程可以包括：在包封层 10 靠近天线阵列 303 的一侧制备第一绝缘层，该第一绝缘层应以覆盖电子部件 50 和包封材料且不对天线阵列 303 产生任何遮蔽的方式进行制备；对第一绝缘层进行图案化，使得电子部件 50 的管脚和天线阵列 303 的管脚被暴露；在经图案化的第一绝缘层上制备导电布线层，使得电子部件 50 和天线阵列 303 之间能够按需连接；以及在导电布线层上制备第二绝缘层以对其进行保护。

在本公开的一些实施方式中，如图 5 所示，上述的在包封层 10 的第二侧的表面上构造第二再布线层 90 的步骤 S119 可以包括以下子步骤：

S1191：在包封层 10 的第二侧的表面上构造用于与包封层互连导电柱 130 电连接的互连线。

在一些可选的实施方式中，可以在包封层 10 的第二侧的表面上构造用于将包封层互连导电柱 130 彼此电连接的柱间互连线 9011。

S1193：形成第二布线介电层 903 以覆盖包封层 10 的第二侧的表面和互连线，例如柱间互连线 9011，并且在第二布线介电层 903 中形成贯穿第二布线介电层 903 而延伸至互连线的第二布线介电层开孔。

S1195：采用导电材料例如金属填充第二布线介电层开孔，以形成用于与导电焊球和/或凸点 110 电连接的互连线 9013。

在一些可选的实施方式中，可以采用导电材料例如金属填充第二布线介电层开孔，以形成将导电层互连导电柱 130 与导电焊球和/或凸点 110 电连接的柱-球互连线 9013。

在本实施方式中，用于填充第二布线介电层开孔的金属可以为铜。在另外的实施方式中，还可以采用导电膏诸如纳米银膏对开孔进行填充。

在本实施方式中，可以通过在第二布线介电层开孔上进行镍金化镀和/或进行 BGA 植球来形成导电焊球和/或凸点 110。

接下来，将参照图 6-图 19 对根据本公开的示例性实施方式的制备扇外型封装结构的方

法进行描述。图 6-图 19 为在制备根据本公开的示例性实施方式的扇外型封装结构的过程中所获得的中间结构及最终结构的示意性截面图。

如图 6 所示，先获得一 LCP 射频基板 301，并在 LCP 射频基板 301 的第一表面 3011 布设天线阵列 303，以及在 LCP 射频基板 301 的与第一表面 3011 相背的第二表面 3033 布设组件再布线层 150 和接地层和/或电磁屏蔽层 170。

如图 7 所示，获得临时载板 40 或基体材料。在该临时载板 40 或基体材料的一侧上覆盖有可剥离粘合材料 20。

如图 8 所示，获得一个或更多个射频器件 305 以及一个或更多个电子部件 50；将 LCP 基板布设有天线阵列的一侧经由可剥离粘合材料 20 粘贴至临时载板 40；将射频器件 305 以倒装的方式贴装在射频基板 301 的第二表面 3033 上，射频器件 305 的管脚经由组件再布线层 150 与射频基板 301 的第二表面 3033 上的管脚电连接；以及将一个或更多个电子部件 50 经由可剥离粘合材料 20 粘贴至临时载板 40。如此，天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚和电子部件 50 的管脚位于同一平面内并且与临时载板 40 的同一表面相连。

如图 9 所示，可选地，可以在图 8 所示的结构中在倒装的射频器件 305 底部填充绝缘材料形成绝缘材料层 60。当然也可以不在倒装的射频器件 305 底部填充绝缘材料，而是直接进行下一步的塑封。

如图 10 所示，利用包封材料对图 8 所示的结构进行塑封。具体地，在临时载板 40 的粘贴有天线射频模组组件 30 和一个或更多个电子部件 50 的一侧形成包封层 10，使得天线射频模组组件 30 和一个或更多个电子部件 50 被嵌埋在包封层 10 中。

在一些实施方式中，可以通过采用传递模塑、压铸模塑、喷射模塑、真空覆膜中的至少一者来施加包封材料。应当指出的是，形成包封材料层的工艺是不受限制的，本领域技术人员可以根据需要采用任何合适的其他工艺来获得包封材料层。

接下来，如图 11 所示，去除临时载板 40 和可剥离粘合材料 20，以使天线阵列 303 从包封层 10 的一侧完全露出，并且使天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚和电子部件 50 的管脚从包封层 10 的一侧露出。

如图 12-图 14 所示，在包封层 10 的第一侧的表面上构造第一再布线层 70。具体地，参照图 12，形成与包封层 10 邻接的第一布线介电层 703，使得第一布线介电层 703 具有使天线阵列 303 完全露出的开口、以及使天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或更多个电子部件 50 的管脚露出的第一布线介电层开孔。再参照图 13，构造第一导电布线层 705，其中，采用导电材料例如金属填充第一布线介电层开孔以形成引导导电柱，并且在引导导电柱的与包封层 10 相背的一端形成用于将天线射频模组组件 30 的设置成与天线阵列 303 位于射频基板 301 同一侧上的管脚与一个或更

多个电子部件 50 的管脚电连接的天线-电子部件互连线、以及将电子部件 50 中的至少两个电子部件的管脚彼此电连接的电子部件间互连线。最后再参照图 14, 在第一布线介电层 703 的与包封层 10 相背的一侧形成第一保护介电层 707, 以覆盖第一布线介电层 703 的除了使天线阵列 303 完全露出的开口之外的部分和第一导电布线层 705。换言之, 在本公开的实施方式中, 第一再布线层 70 可以包括第一布线介电层 703、第一保护介电层 707 以及布设在上述两者之间的第一导电布线层 705。

下面参照图 15, 在图 14 所示的结构中的包封层 10 中形成过孔 130'。过孔 130' 从包封层 10 的与第一侧相反的第二侧延伸至天线射频模组组件 30 的设置在射频基板 301 的与天线阵列 303 相反的一侧上的管脚和/或第一再布线层 70 的导电引脚。

然后, 如图 16 所示, 采用导电材料例如金属填充过孔 130', 以在包封层 10 中形成包封层互连导电柱 130。

再如图 17-18 所示, 在包封层 10 的第二侧的表面上构造第二再布线层 90。具体地, 参照图 17, 在包封层 10 的第二侧的表面上构造用于将包封层互连导电柱 130 彼此电连接的柱间互连线 9011。然后, 参照图 19, 形成第二布线介电层 903 以覆盖包封层 10 的第二侧的表面和柱间互连线 9011, 在第二布线介电层 903 中形成贯穿第二布线介电层 903 而延伸至柱间互连线 9011 的第二布线介电层开孔, 以及采用金属填充第二布线介电层开孔以形成用于将包封层互连导电柱 130 与后续待制备的导电焊球和/或凸点 110 电连接的柱-球互连线 9013。

最后, 如图 19 所示, 可以在柱-球互连线 9013 (在一些实施方式中也可以被称为外接引脚焊盘) 上通过电镀和/或植球制备导电焊球和/或凸点 110。

在一些实施方式中, 还可以根据需求对所形成的扇外型封装结构进行切割, 以形成能够被直接使用的单颗封装器件。

需要说明的是, 图 6-图 19 所示的制备流程中的部分制备步骤的先后顺序是可以调整的, 甚至是可以颠倒的, 并不因图号的前后顺序而对步骤的执行顺序造成限制。

在本公开的上下文中, 术语“前”、“后”、“左”、“右”、“上”、“下”、“远”和“近”等方位术语的使用仅仅出于便于描述的目的, 而不应视为是限制性的。虽然已经参照示例性实施方式对本公开进行了描述, 但是应当理解, 本公开并不局限于文中详细描述和示出的具体实施方式。在不偏离本公开的权利要求书所限定的范围的情况下, 本领域技术人员可以对示例性实施方式做出各种改变。

在以上对本公开的示例性实施方式的描述中所提及和/或示出的特征可以以相同或类似的方式结合到一个或更多个其他实施方式中, 与其他实施方式中的特征相组合或替代其他实施方式中的相应特征。这些经组合或替代所获得的技术方案也应当被视为包括在本公开的保护范围内。

## 工业实用性

本公开的实施方式提供了一种扇外型封装结构及其制备方法。扇外型封装结构可以包括包封层和嵌埋在包封层中的天线射频模组组件和一个或多个电子部件，天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或多个射频器件，天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内；扇外型封装结构还可以包括：设置于包封层的第一侧的表面上第一再布线层，设置于包封层的与第一侧相背的第二侧的表面上第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点，其中，第一再布线层具有使天线阵列完全露出的开口，并且第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或多个电子部件的管脚中的至少一部分管脚电连接；包封层中形成有用于将天线射频模组组件的设置成与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱；第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。本公开的实施方式提供的扇外型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求。

此外，可以理解的是，本公开所提供的扇外型封装结构及其制备方法是可以重现的，并且可以用在多种工业应用中。例如，本公开所提供的扇外型封装结构及其制备方法可以应用于半导体封装技术领域。

## 权利要求书

1. 一种扇出型封装结构，其特征在于，包括：包封层和嵌埋在所述包封层中的天线射频模组组件和一个或多个电子部件，

所述天线射频模组组件包括射频基板以及布设在所述射频基板上的天线阵列和一个或多个射频器件，所述天线射频模组组件嵌埋在所述包封层的第一侧，使得所述天线阵列从所述包封层的第一侧完全露出，并且所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚位于同一平面内；

所述扇出型封装结构还包括：设置于所述包封层的第一侧的表面上的第一再布线层；设置于所述包封层的与所述第一侧相背的第二侧的表面上的第二再布线层；以及设置于所述第二再布线层的与所述包封层相背的一侧上的导电焊球和/或凸点，

其中，所述第一再布线层具有使所述天线阵列完全露出的开口，并且所述第一再布线层构造成与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或多个所述电子部件的管脚中的至少一部分管脚电连接；所述包封层中形成有用于将所述天线射频模组组件的设置成与所述天线阵列相反的一侧上的管脚与所述第二再布线层电连接以及将所述第一再布线层与所述第二再布线层电连接的包封层互连导电柱；所述第二再布线层构造成与所述包封层互连导电柱电连接以及与所述导电焊球和/或凸点电连接。

2. 根据权利要求1所述的扇出型封装结构，其中，所述第一再布线层包括与所述包封层邻接的第一布线介电层、设置在所述第一布线介电层的与所述包封层相背的一侧的第一保护介电层、以及嵌设在所述第一布线介电层和所述第一保护介电层中的第一导电布线层，其中，所述第一导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中所述第一导电布线层包括用于与所述包封层导电互连柱电连接的互连线、用于与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或多个所述电子部件的管脚中的至少一部分管脚电连接的互连线；

所述第二再布线层包括第二布线介电层、以及嵌设在所述第二布线介电层中并且形成穿过所述第二布线介电层的第二导电布线层，其中所述第二导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中所述第二导电布线层包括设置成与所述包封层邻接的用于与所述包封层互连导电柱电连接的互连线、以及用于与所述导电焊球和/或凸点电连接的互连线。

3. 根据权利要求1或2所述的扇出型封装结构，其中，所述天线射频模组组件的所述射频基板包括第一表面和与所述第一表面相背的第二表面，所述天线阵列布设于所述第一表面且所述一个或多个射频器件布设于所述第二表面。

4. 根据权利要求3所述的扇出型封装结构，其中，所述天线射频模组组件还包括设置

在所述一个或更多个射频器件与所述射频基板之间的组件再布线层，所述组件再布线层包括将所述一个或更多个射频器件的管脚与所述天线射频模组组件的设置所述射频基板的所述第二表面上的管脚电连接的组件导电布线层。

5. 根据权利要求 3 至 4 中的任一项所述的扇外型封装结构，其中，所述天线射频模组组件还包括布设在所述射频基板的第二表面上的接地层和/或电磁屏蔽层。

6. 根据权利要求 1 至 5 中的任一项所述的扇外型封装结构，其中，所述射频基板为 LCP 射频基板。

7. 根据权利要求 1 至 6 中的任一项所述的扇外型封装结构，其中，所述电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或

所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。

8. 根据权利要求 1 至 7 中的任一项所述的扇外型封装结构，其中，所述第一再布线层的使所述天线阵列完全露出的开口面积占所述第一再布线层的总面积的至少一部分。

9. 一种用于制备扇外型封装结构的制备方法，其特征在于，所述制备方法包括下述步骤：

制造天线射频模组组件，所述天线射频模组组件包括射频基板以及布设在所述射频基板上的天线阵列和一个或更多个射频器件；

提供临时载板，并且在所述临时载板上形成覆盖所述临时载板的一侧的可剥离粘合材料；

将所述射频基板的布设有天线阵列的一侧面贴至所述可剥离粘合材料，以使所述天线射频模组组件经由所述可剥离粘合材料粘贴至所述临时载板；

提供一个或更多个电子部件，并将所述一个或更多个电子部件的功能面经由所述可剥离粘合材料粘贴至所述临时载板，使得所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚位于同一平面内并且与所述临时载板的同一表面相连；

在所述可剥离材料的背离所述临时载板的一侧以及在所述射频基板的布设有所述射频器件的一侧形成所述包封层，以将所述天线射频模组组件和所述一个或更多个电子部件嵌埋在该包封层中；

去除所述临时载板和所述可剥离粘合材料，以使所述天线阵列从所述包封层的第一侧完全露出，并且使所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚从所述包封层的第一侧露出；

在所述包封层的第一侧的表面上构造第一再布线层，所述第一再布线层构造有使所述天线阵列完全露出的开口，并且构造成与所述包封层互连导电柱电连接、与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分电连接以及与一个或更多个所述电子部件的管脚中的至少一部分电连接；

在所述包封层中形成过孔，所述过孔从所述包封层的与所述第一侧相反的第二侧延伸至所述天线射频模组组件的设置在所述射频基板的与所述天线阵列相反的一侧上的管脚和/或所述第一再布线层的导电引脚；

在所述过孔内填充导电材料，以在所述包封层中形成包封层互连导电柱；

在所述包封层的第二侧的表面上构造第二再布线层，以及在所述第二再布线层的与所述包封层相背的一侧上形成导电焊球和/或凸点，使得所述第二再布线层与所述包封层互连导电柱彼此电连接，并且与所述导电焊球和/或凸点电连接。

10. 根据权利要求9所述的用于制备扇外型封装结构的制备方法，其中，

在所述包封层的第一侧的表面上构造第一再布线层包括：

形成与所述包封层邻接的第一布线介电层，使得所述第一布线介电层具有使所述天线阵列完全露出的开口、以及使所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚与一个或多个所述电子部件的管脚露出的第一布线介电层开孔；

构造第一导电布线层，其中，采用导电材料填充所述第一布线介电层开孔以形成第一引导导电柱，并且在所述第一引导导电柱的与所述包封层相背的一端形成用于与所述包封层互连导电柱电连接的互连线、与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分电连接的互连线、以及与所述电子部件的管脚中的至少一部分电连接的互连线；以及

在所述布线介电层的与所述包封层相背的一侧形成第一保护介电层，以覆盖所述布线介电层的除了使所述天线阵列完全露出的开口之外的部分和所述第一导电布线层；并且

在所述包封层的第二侧的表面上构造第二再布线层包括：

在所述包封层的第二侧的表面上构造用于与所述包封层互连导电柱电连接的互连线；

形成第二布线介电层以覆盖所述包封层的第二侧的表面和所述互连线，并且在所述第二布线介电层中形成贯穿所述第二布线介电层而延伸至所述互连线的第二布线介电层开孔；

采用导电材料填充所述第二布线介电层开孔，以形成用于与所述导电焊球和/或凸点电连接的互连线。

11. 根据权利要求9或10所述的用于制备扇外型封装结构的制备方法，其中，制造天线射频模组组件包括：

将所述天线阵列布设于所述射频基板的第一表面；以及

将所述一个或多个射频器件布设于所述射频基板的第二表面，所述第二表面与所述第一表面分别位于所述射频基板的相反两侧，

其中，将所述一个或多个射频器件布设于所述射频基板的第二表面包括：在所述一个或多个射频器件与所述射频基板之间构造组件再布线层，所述组件再布线层包括将所述一个或多个射频器件的管脚与所述天线射频模组组件的设置在所述射频基板的所述第二表面上的管脚电连接的组件导电布线层。

12. 根据权利要求 11 所述的用于制备扇外型封装结构的制备方法，其中，制造天线射频模组组件还包括：在所述射频基板的第二表面上形成接地层和/或电磁屏蔽层。

13. 根据权利要求 9 至 12 中的任一项所述的用于制备扇外型封装结构的制备方法，其中，制造天线射频模组组件还包括：提供 LCP 射频基板作为所述天线射频模组组件的射频基板。

14. 根据权利要求 9 至 13 中的任一项所述的用于制备扇外型封装结构的制备方法，其中，所述电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或

所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2022/127016

<b>A. CLASSIFICATION OF SUBJECT MATTER</b>		
H01L 23/64(2006.01)i; H01L 23/367(2006.01)i; H01L 21/50(2006.01)i; H01L 21/56(2006.01)i		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b>		
Minimum documentation searched (classification system followed by classification symbols)		
H01L		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
CNTXT ENTXTC CNKI: 扇出 封装 包封 塑封 再布线 导电柱 焊球 凸点 天线 fan 1w out packag+ re 1w wir+ conductive 1w column solder ball? bumpantenna		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 114975409 A (SJ SEMICONDUCTOR (JIANGYIN) CORP.) 30 August 2022 (2022-08-30) entire document	1-14
A	CN 108962773 A (NATIONAL CENTER FOR ADVANCED PACKAGING CO., LTD. (NCAP CHINA)) 07 December 2018 (2018-12-07) entire document	1-14
A	CN 113257778 A (JIANGSU CHANGJING ELECTRONICS TECHNOLOGY CO., LTD.) 13 August 2021 (2021-08-13) entire document	1-14
A	CN 113192903 A (CHANGDIAN INTEGRATED CIRCUIT (SHAOXING) CO., LTD.) 30 July 2021 (2021-07-30) entire document	1-14
A	US 2016218072 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING CO, LTD.) 28 July 2016 (2016-07-28) entire document	1-14
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search		Date of mailing of the international search report
19 June 2023		20 June 2023
Name and mailing address of the ISA/CN		Authorized officer
China National Intellectual Property Administration (ISA/CN) China No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing 100088		Telephone No.

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No.

**PCT/CN2022/127016**

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	114975409	A	30 August 2022	CN	215069986	U	07 December 2021
				US	2022271009	A1	25 August 2022
-----							
CN	108962773	A	07 December 2018	None			
-----							
CN	113257778	A	13 August 2021	CN	113257778	B	24 September 2021
-----							
CN	113192903	A	30 July 2021	CN	215183915	U	14 December 2021
-----							
US	2016218072	A1	28 July 2016	US	9711465	B2	18 July 2017
				US	2017278808	A1	28 September 2017
				US	9991216	B2	05 June 2018
-----							

国际检索报告

国际申请号

PCT/CN2022/127016

<p><b>A. 主题的分类</b></p> <p>H01L 23/64(2006.01)i; H01L 23/367(2006.01)i; H01L 21/50(2006.01)i; H01L 21/56(2006.01)i</p> <p>按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类</p>																				
<p><b>B. 检索领域</b></p> <p>检索的最低限度文献(标明分类系统和分类号)</p> <p>H01L</p> <p>包含在检索领域中的除最低限度文献以外的检索文献</p> <p>在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))</p> <p>CNXTX ENTXTX CNKI: 扇出 封装 包封 塑封 再布线 导电柱 焊球 凸点 天线 fan lw out packag+ re lw wir+ conductive lw column solder ball? bumpantenna</p>																				
<p><b>C. 相关文件</b></p> <table border="1"> <thead> <tr> <th>类型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>CN 114975409 A (盛合晶微半导体(江阴)有限公司) 2022年8月30日 (2022 - 08 - 30) 全文</td> <td>1-14</td> </tr> <tr> <td>A</td> <td>CN 108962773 A (华进半导体封装先导技术研发中心有限公司) 2018年12月7日 (2018 - 12 - 07) 全文</td> <td>1-14</td> </tr> <tr> <td>A</td> <td>CN 113257778 A (江苏长晶科技有限公司) 2021年8月13日 (2021 - 08 - 13) 全文</td> <td>1-14</td> </tr> <tr> <td>A</td> <td>CN 113192903 A (长电集成电路(绍兴)有限公司) 2021年7月30日 (2021 - 07 - 30) 全文</td> <td>1-14</td> </tr> <tr> <td>A</td> <td>US 2016218072 A1 (TAIWAN SEMICONDUCTOR MFG CO LTD) 2016年7月28日 (2016 - 07 - 28) 全文</td> <td>1-14</td> </tr> </tbody> </table> <p><input type="checkbox"/> 其余文件在C栏的续页中列出。 <input checked="" type="checkbox"/> 见同族专利附件。</p> <p>* 引用文件的具体类型:          “A” 认为不特别相关的表示了现有技术一般状态的文件          “D” 申请人在国际申请中引证的文件          “E” 在国际申请日的当天或之后公布的在先申请或专利          “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)          “O” 涉及口头公开、使用、展览或其他方式公开的文件          “P” 公布日先于国际申请日但迟于所要求的优先权日的文件          “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件          “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性          “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性          “&amp;” 同族专利的文件</p>			类型*	引用文件, 必要时, 指明相关段落	相关的权利要求	A	CN 114975409 A (盛合晶微半导体(江阴)有限公司) 2022年8月30日 (2022 - 08 - 30) 全文	1-14	A	CN 108962773 A (华进半导体封装先导技术研发中心有限公司) 2018年12月7日 (2018 - 12 - 07) 全文	1-14	A	CN 113257778 A (江苏长晶科技有限公司) 2021年8月13日 (2021 - 08 - 13) 全文	1-14	A	CN 113192903 A (长电集成电路(绍兴)有限公司) 2021年7月30日 (2021 - 07 - 30) 全文	1-14	A	US 2016218072 A1 (TAIWAN SEMICONDUCTOR MFG CO LTD) 2016年7月28日 (2016 - 07 - 28) 全文	1-14
类型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
A	CN 114975409 A (盛合晶微半导体(江阴)有限公司) 2022年8月30日 (2022 - 08 - 30) 全文	1-14																		
A	CN 108962773 A (华进半导体封装先导技术研发中心有限公司) 2018年12月7日 (2018 - 12 - 07) 全文	1-14																		
A	CN 113257778 A (江苏长晶科技有限公司) 2021年8月13日 (2021 - 08 - 13) 全文	1-14																		
A	CN 113192903 A (长电集成电路(绍兴)有限公司) 2021年7月30日 (2021 - 07 - 30) 全文	1-14																		
A	US 2016218072 A1 (TAIWAN SEMICONDUCTOR MFG CO LTD) 2016年7月28日 (2016 - 07 - 28) 全文	1-14																		
国际检索实际完成的日期	2023年6月19日	国际检索报告邮寄日期	2023年6月20日																	
ISA/CN的名称和邮寄地址	中国国家知识产权局 中国北京市海淀区蓟门桥西土城路6号 100088	授权官员	聂少岩 电话号码 (+86) 62411609																	

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2022/127016

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	114975409	A	2022年8月30日	CN	215069986	U	2021年12月7日
				US	2022271009	A1	2022年8月25日
-----				-----			
CN	108962773	A	2018年12月7日	无			
-----				-----			
CN	113257778	A	2021年8月13日	CN	113257778	B	2021年9月24日
-----				-----			
CN	113192903	A	2021年7月30日	CN	215183915	U	2021年12月14日
-----				-----			
US	2016218072	A1	2016年7月28日	US	9711465	B2	2017年7月18日
				US	2017278808	A1	2017年9月28日
				US	9991216	B2	2018年6月5日
-----				-----			