

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2016-508281  
(P2016-508281A)

(43) 公表日 平成28年3月17日(2016.3.17)

(51) Int.Cl. F I テーマコード(参考)  
H05H 1/46 (2006.01) H05H 1/46 R 2G084

審査請求 未請求 予備審査請求 未請求 (全 20 頁)

(21) 出願番号 特願2015-548208 (P2015-548208)  
 (86) (22) 出願日 平成25年12月18日(2013.12.18)  
 (85) 翻訳文提出日 平成27年6月18日(2015.6.18)  
 (86) 国際出願番号 PCT/DE2013/100429  
 (87) 国際公開番号 W02014/094737  
 (87) 国際公開日 平成26年6月26日(2014.6.26)  
 (31) 優先権主張番号 102012223662.7  
 (32) 優先日 平成24年12月18日(2012.12.18)  
 (33) 優先権主張国 ドイツ(DE)  
 (31) 優先権主張番号 102012223657.0  
 (32) 優先日 平成24年12月18日(2012.12.18)  
 (33) 優先権主張国 ドイツ(DE)

(71) 出願人 505169226  
 トゥルンプフ ヒュッティンガー ゲゼル  
 シャフト ミット ベシュレンクテル ハ  
 フツング ウント コンパニー コマンデ  
 イートゲゼルシャフト  
 TRUMPF Huettinger G  
 mbH + Co. KG  
 ドイツ連邦共和国 フライブルク ベッツ  
 インガー シュトラーセ 80  
 Boetzingen Strasse  
 80, D-79111 Freiburg  
 , Germany  
 (74) 代理人 100114890  
 弁理士 アイゼンベル・フェリックス=ライ  
 ンハルト

最終頁に続く

(54) 【発明の名称】 高周波電力を発生させるための方法及び負荷に電力を供給するための電力変換器を備えた電力供給システム

(57) 【要約】

高周波信号を発生する電力変換器(3, 30)を備えた電力供給システム(2, 20)であって、電力変換器は、プラズマプロセス又はガスレーザープロセスに電力を供給するために負荷(6)に接続可能である。電力変換器(3, 30)は、少なくとも1つの第1増幅器経路(31)を備え、この経路(31)へ、DAC(41)によりデジタル信号から形成されたアナログ信号が供給される。DACの前段に、DACへ供給されるデジタル信号を発生させるロジック回路ユニット(42)が接続されており、このロジック回路ユニットには、アナログ信号波形を形成する信号データ値が格納されている信号データメモリ(61)と、アナログ信号の振幅を制御する振幅データ値が格納されている振幅データメモリ(62)と、信号データ値を振幅データ値と乗算する乗算器(63)が含まれている。さらに負荷に供給可能な高周波電力を発生させる方法において、DACによりアナログ信号を形成し、増幅器経路(31~36)で増幅して、アナログ信号の振幅を変調する。




Fig. 2

**【特許請求の範囲】****【請求項 1】**

高周波信号を発生する電力変換器(3, 30)を備えた電力供給システム(2, 20)であって、

前記電力変換器(3, 30)は、プラズマプロセス又はガスレーザープロセスに電力を供給するために負荷(6)に接続可能であり、

前記電力変換器(3, 30)は、少なくとも1つの第1増幅器経路(31)を備え、

前記少なくとも1つの第1増幅器経路(31~36)へ、デジタル/アナログ変換器(DAC)(41)によりデジタル信号から形成されたアナログ信号が供給される、

電力供給システム(2, 20)において、

10

前記デジタル/アナログ変換器(41)の前段に、該デジタル/アナログ変換器へ供給されるデジタル信号を発生させるためのロジック回路ユニット(42)が接続されており、

前記ロジック回路ユニット(42)は、

a. アナログ信号波形を形成するための信号データ値が格納されている信号データメモリ(61)と、

b. 前記アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリ(62)と、

c. 前記信号データ値を前記振幅データ値と乗算するための乗算器(63)と

を含むことを特徴とする

20

電力供給システム(2, 20)。

**【請求項 2】**

少なくとも2つの増幅器経路(32~36)が設けられており、各増幅器経路に、それぞれ1つのデジタル/アナログ変換器(41)によりデジタル信号から形成されたアナログ信号が供給され、各デジタル/アナログ変換器(41)の前段に1つのロジック回路ユニット(42)が接続されている、

請求項1に記載の電力供給システム。

**【請求項 3】**

デジタルロジック回路(46)が設けられており、該デジタルロジック回路(46)は、1つ又は複数の前記ロジック回路ユニット(42)と接続されている、

30

請求項1又は2に記載の電力供給システム。

**【請求項 4】**

前記デジタル/アナログ変換器(41)及び対応する前記ロジック回路ユニット(42)は、それぞれ1つのダイレクトデジタル合成(DDS)デバイス(43)として統合されている、

請求項1から3のいずれか1項に記載の電力供給システム。

**【請求項 5】**

前記電力変換器(30)は、3つ以上の増幅器経路(31~36)を備えており、該増幅器経路(31~36)に対応してそれぞれ1つのデジタル/アナログ変換器(41)が設けられており、該デジタル/アナログ変換器は、個々の増幅器経路(31~36)へアナログ信号を供給する、

40

請求項1から4のいずれか1項に記載の電力供給システム。

**【請求項 6】**

総電力を発生させるため、前記増幅器経路(31~36)は、該増幅器経路(31~36)において形成された電力を合成する合成器(40)と接続されている、

請求項1から5のいずれか1項に記載の電力供給システム。

**【請求項 7】**

前記増幅器経路(31~36)において形成された電力を合成する前記合成器(40)は、強度及び/又は位相が異なる入力信号に対する補償用インピーダンスを含まずに設計されている、

50

請求項 1 から 6 のいずれか 1 項に記載の電力供給システム。

【請求項 8】

前記増幅器経路 ( 3 1 ~ 3 6 ) は、LDMOSテクノロジーのトランジスタ ( 3 9 ) を含む、

請求項 1 から 7 のいずれか 1 項に記載の電力供給システム。

【請求項 9】

各増幅器経路 ( 3 1 ~ 3 6 ) に、対応するロジック回路ユニット ( 4 2 ) を備えた固有のデジタル/アナログ変換器 ( 4 1 ) が設けられており、

該デジタル/アナログ変換器 ( 4 1 ) に対応する前記ロジック回路ユニット ( 4 2 ) と接続された上位のメモリ ( 4 7 ) 例えばルックアップテーブルが設けられている、

10

請求項 1 から 8 のいずれか 1 項に記載の電力供給システム。

【請求項 10】

前記第 1 増幅器経路 ( 3 1 ~ 3 6 ) に、デジタル/アナログ変換器 ( 4 1 ) により形成された振幅変調されたアナログ信号が供給される、

請求項 1 から 9 のいずれか 1 項に記載の電力供給システム。

【請求項 11】

前記デジタル/アナログ変換器 ( 4 1 ) は基準信号入力端子 ( 4 4 ) を備えており、該基準信号入力端子 ( 4 4 ) の前段にコントローラ回路 ( 4 5 ) が接続されている、

請求項 1 から 10 のいずれか 1 項に記載の電力供給システム。

【請求項 12】

20

負荷 ( 6 ) へ供給可能な高周波電力を発生させるための方法であって、

少なくとも 1 つの増幅器経路 ( 3 1 ~ 3 6 ) へ、デジタル/アナログ変換器 ( 4 1 ) によりデジタル信号から形成されたアナログ信号を供給し、該アナログ信号を前記増幅器経路において増幅して高周波電力信号を形成し、

信号データメモリ ( 6 1 ) に格納されている信号データ値を、振幅データメモリ ( 6 2 ) に格納されている振幅データ値と乗算することによって、前記デジタル信号を形成する、

高周波電力を発生させるための方法。

【請求項 13】

前記アナログ信号の振幅を変調する、

30

請求項 12 に記載の高周波電力を発生させるための方法。

【請求項 14】

前記デジタル/アナログ変換器 ( 4 1 ) のデジタル信号入力端子に、複数のデジタル値から成るシーケンスを供給し、該複数のデジタル値から前記デジタル/アナログ変換器 ( 4 1 ) がアナログ信号を発生することによって、前記アナログ信号の振幅を変調する、

請求項 13 に記載の方法。

【請求項 15】

信号データメモリ ( 6 1 ) に格納されている信号データ値を、振幅データメモリ ( 6 2 ) に格納されている振幅データ値と乗算することによって、前記複数のデジタル値から成るシーケンスを形成する、

40

請求項 14 に記載の方法。

【請求項 16】

前記振幅データメモリ ( 6 2 ) に格納されている振幅データ値を変えることによって、前記アナログ信号の振幅を変調する、

請求項 15 に記載の方法。

【請求項 17】

前記信号データメモリ ( 6 1 ) に格納されている信号データ値を変えることによって、前記アナログ信号の振幅を変調する、

請求項 15 又は 16 に記載の方法。

50

**【請求項 18】**

前記アナログ信号を制御するために、前記デジタル/アナログ変換器(41)の基準信号入力端子(44)に基準信号を供給することによって、前記アナログ信号の振幅を調整する、

請求項12から17のいずれか1項に記載の方法。

**【請求項 19】**

複数のデジタル/アナログ変換器(41)によりそれぞれ1つのアナログ信号を発生させ、該アナログ信号をそれぞれ対応づけられた増幅器経路(31~36)において増幅する、

請求項12から18のいずれか1項に記載の方法。

10

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は、負荷に供給可能な高周波電力を発生させるための方法に関する。この場合、デジタル/アナログ変換器(DAC)によりアナログ信号が形成され、増幅器経路において増幅される。

**【0002】**

本発明はさらに、負荷に電力を供給するために負荷と接続可能な電力変換器を備えた電力供給システムに関する。この場合、電力変換器は、第1増幅器経路を備えている。

**【0003】**

本発明はさらに、高周波信号を発生する電力変換器を備えた電力供給システムに関する。この場合、電力変換器は、プラズマプロセス又はガスレーザープロセスに電力を供給する目的で負荷と接続可能であり、さらにこの電力変換器は、少なくとも1つの第1増幅器経路を備え、この少なくとも1つの第1増幅器経路へ、デジタル/アナログ変換器(DAC)によりデジタル信号から形成されたアナログ信号が供給される。

20

**【背景技術】****【0004】**

例えばレーザーの励起のために、又はプラズマコーティング装置において、或いは誘導の用途のためにも、電力供給システム特に1MHzよりも高い周波数で電力を発生するシステムが利用される。この種の電力供給システムの場合、複数の増幅器が利用されることが多く、それら複数の増幅器から電力供給システムの電力全体が形成されるように構成されている。その場合、個々の増幅器によって形成された電力信号の位相の同期がとれていない頻度が高い。さらに、それらの電力信号の振幅がそれぞれ異なっている可能性もある。

30

**【0005】**

多くの場合、総電力を形成するために、個々の増幅器の出力電力即ち電力信号を合成しなければならず、例えば合成器(コンバイナCombiner)を利用して、或いは負荷例えばプラズマ電極又はガスレーザー電極のところで直接、合成しなければならない。出力電力を合成する場合には、各出力電力が一定の位相関係になければならないことが多い。しかも各増幅器の出力電力を、それらの振幅に関して互いに整合しなければならない。

**【0006】**

さらに電力供給システムにおいて、要求される電力が突然変更される可能性もあり、例えばプラズマチャンバ内でアークが発生したため、供給される電力をそれに応じて急激に小さくしなければならない場合などである。

40

**【0007】**

さらに問題となるのは、この種のシステムの場合、電力の調整が難しいことであり、特に負荷における電離度を調整するのが難しいことである。

**【発明の概要】****【発明が解決しようとする課題】****【0008】**

したがって本発明の課題は、プラズマプロセス又はガスレーザープロセスに供給可能な電

50

力を発生させるための方法及び電力供給システムにおいて、電力変換器の電力を速やかに高い信頼性を伴って調整できるようにすることである。さらに本発明の課題は、負荷における電力特にプラズマの電離度を調整可能な方法及び電力供給システムを提供することにある。

【課題を解決するための手段】

【0009】

本発明によればこの課題は、高周波を発生する電力変換器を備え、以下の構成を有する電力供給システムによって解決される。即ち、電力変換器は、プラズマプロセス又はガスレーザープロセスに電力を供給する目的で負荷に接続可能であり、さらにこの電力変換器は、少なくとも1つの第1増幅器経路を備え、この少なくとも1つの第1増幅器経路へ、デジタル/アナログ変換器DACによりデジタル信号から形成されたアナログ信号が供給される。デジタル/アナログ変換器の前段に、このデジタル/アナログ変換器へ供給されるデジタル信号を発生させるためのロジック回路ユニットが接続されており、このロジック回路ユニットには、

- ・アナログ信号波形を形成するための信号データ値が格納されている信号データメモリと、

- ・アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリと、

- ・信号データ値を振幅データ値と乗算するための乗算器と

が含まれている。

【0010】

このようにすれば、DACにおいて形成すべきアナログ信号の信号波形及び振幅に関する情報を含むデジタル信号を、簡単に形成することができる。例えば複数のデジタル値から成るシーケンスを、以下のようにして形成することができる。即ちこの場合、カウンタを利用して、信号データメモリに格納されている信号データ値シーケンスを読み出し、この信号データ値シーケンスを乗算器へ供給し、この乗算器によって、信号データ値シーケンスを振幅データメモリから読み出された振幅値と乗算するのである。複数のアナログ信号を平行に形成し、次いでそれらのアナログ信号を合成器によって合成する場合に、このことは特に有利であり、このようにすることで、合成すべき信号を著しく簡単かつ迅速に、相互に整合させることができるようになる。このようにして形成されたアナログ信号によって制御される増幅器経路は、複数の増幅器経路の平行な動作に格別良好に適している。このようにして形成された電力を、複数の増幅器経路の出力側で簡単に合成することができる。したがって電力変換器の総電力を、著しく高速かつ正確に調整できるようになる。この場合、負荷をプラズマプロセス又はガスレーザープロセスとすることができる。

【0011】

さらに、デジタルロジック回路を設けることができ、このデジタルロジック回路は、1つ又は複数のロジック回路ユニットと接続されている。ロジック回路ユニットによって、乗算すべきデータ値を選択することができる。

【0012】

デジタルロジック回路及び1つ又は複数のロジック回路ユニットを、1つのロジックデバイスとして統合することができる。このようにすることで、高度の統合化ないしは集積化が得られるようになる。この場合、僅かな部品しか使用せずすみ、そのことでスペースが節約されるし、安価になる。

【0013】

本発明によれば、部品及び/又は製造の際の反復精度の制約に起因して発生する、個々の増幅器経路の許容偏差を、較正して取り除くことができる。これによって、電力を簡単に合成できるようになる。したがって、すべての回路段を個別に調整する必要がないことから、製造時のコストも節約されるようになる。また、上述のような較正データをメモリに格納することができ、新たな電力値を設定したときに、FPGAによりすべての増幅器

10

20

30

40

50

経路に対し平行に、つまり同時に、それらの較正データを適用できることから、速度に関する利点が得られるようになる。

【0014】

しかも、互いに独立した複数の電力変換器又は電力供給システムを、位相及び/又は振幅に関して相互間で同期合わせることができる。

【0015】

このようなコンセプトを機能させるための前提となるのは、増幅器経路に供給される信号の振幅を変化させることにより制御可能な増幅器のトポロジーである。正確を期するため、電力変換器は種々の動作モードで動かされ、特に種々の動作クラスで動かされる。つまり小電力例えば200Wよりも小さい電力に対しては、線形動作モードが維持され、つ  
10  
まりA B級動作が維持される。しかし大電力例えば800Wを超える電力に対しては、スイッチング過程により定まる動作が維持され、例えばE級動作又はF級動作殊に有利には「逆F級」動作で動かされる。

【0016】

本発明はさらに、負荷へ供給可能な高周波電力を発生させるための方法に関する。この方法によれば、少なくとも1つの増幅器経路へ、デジタル/アナログ変換器DACによりデジタル信号から形成されたアナログ信号が供給され、このアナログ信号が増幅器経路で増幅されて高周波電力信号が形成される。その際、デジタル信号の形成は、信号データメモリに格納されている信号データ値を、振幅データメモリに格納されている振幅データ値と乗算することによって行われる。この場合、アナログ信号をアナログ電圧とす  
20  
ることができる。

【0017】

これによって、電力供給システムについて述べた上述の利点が得られる。

【0018】

有利には、DACのデジタル信号入力端子に、複数のデジタル値から成るシーケンスが供給され、DACはそれらのデジタル値からアナログ信号を形成する。このようにすることで、アナログ信号を極めて高速かつ正確に形成することができる。

【0019】

高周波電力信号の振幅を、つまり各増幅器経路の出力信号の振幅を、個々の増幅器経路へ供給されるアナログ信号の予め定められた振幅によって制御することができる。  
30

【0020】

その際にアナログ信号を増幅器経路へダイレクトに供給し、アナログ信号の振幅を変化させることにより、増幅器経路の高周波電力信号の振幅をそのまま変えることができる。このようにすることで特に、ハードウェアに関してコストが削減される。しかもこのこと  
40  
によって、あとから再び形成しなければならないアナログ信号の振幅情報が失われてしまわないようにすることができる。

【0021】

本発明はさらに、種々の増幅器経路において形成される高周波電力信号の振幅及び位相の許容偏差を補償するための方法にも関する。この方法によれば、各増幅器経路に、それぞれ1つのデジタル/アナログ変換器DACにより形成された信号が供給され、この信号は、上位のデジタルメモリ制御ユニットによって、それぞれ振幅及び位相について調整される。このようにすることで、格別に良好な調整及び較正が行われるようになる。  
40

【0022】

各増幅器経路における高周波電力信号の振幅を、DACにより形成されるアナログ信号の振幅によって制御することができる。

【0023】

本発明によればさらに、以下のように構成することが可能である。即ち、第1出力電力を形成すべき場合に、第1増幅器経路に第1信号を供給し、第2出力電力を形成すべき場合に、第1増幅器経路に第2信号を供給し、さらに第1出力電力を形成すべき場合に、第2増幅器経路に第3信号を供給し、第2出力電力を形成すべき場合に、第2増幅器経路に  
50

第4信号を供給し、これら第1信号、第2信号、第3信号及び第4信号の振幅をメモリに格納しておくように、構成することが可能である。

【0024】

さらに本発明によれば上述の課題は、デジタル/アナログ変換器DACによりアナログ信号を形成して、増幅器経路において増幅し、その際にアナログ信号の振幅を変調するようにした、負荷に供給可能な高周波電力を発生させるための方法によって解決される。この場合、負荷として例えば、プラズマプロセス又はガスレーザープロセスが対象となる。アナログ信号の振幅変調によって、負荷に供給される電力を調整することができ、したがって例えば、プラズマ負荷においてプラズマの電離度を著しく簡単に調整し制御することができる。プラズマ負荷を、エッチング又はコーティングのための加工処理用プラズマとしてもよいし、或いはガスレーザーを励起するプラズマとしてもよい。

10

【0025】

DACのデジタル信号入力端子に、複数のデジタル値から成るシーケンスを供給し、それらのデジタル値からDACがアナログ信号を発生することによって、アナログ信号の振幅を変調することができる。このようにすることで、アナログ信号を著しく高速かつ正確に形成することができる。

【0026】

信号データメモリに格納されている信号データ値を、振幅データメモリに格納されている振幅データ値と乗算することによって、複数のデジタル値から成るシーケンスを形成することができる。例えば複数のデジタル値から成るシーケンスを、以下のようにして形成することができる。即ちこの場合、カウンタを利用して、信号データメモリに格納されている信号データ値シーケンスを読み出し、この信号データ値シーケンスを乗算器へ供給し、この乗算器は信号データ値シーケンスを、振幅データメモリから読み出された振幅値と乗算するのである。この場合、アナログ信号をアナログ電圧とすることができる。このようにすれば、DACにおいて形成すべきアナログ信号の信号波形及び振幅に関する情報を含むデジタル信号を、簡単に形成することができる。複数のアナログ信号を平行に形成し、次いでそれらのアナログ信号を合成器によって合成する場合に、このことは特に有利であり、このようにすることで、合成すべき信号を著しく簡単かつ迅速に、相互に整合することができるようになる。このようにして形成されたアナログ信号によって制御される増幅器経路は、複数の増幅器経路の平行な動作に格別良好に適している。このようにして形成された電力を、複数の増幅器経路の出力側で簡単に合成することができる。したがって電力変換器の総電力を、著しく高速かつ正確に調整できるようになる。

20

30

【0027】

振幅データメモリに格納されている振幅データ値を変えることによって、アナログ信号の振幅を変調することができる。このようにすれば、振幅変調を著しく高速に行うことができる。しかも、複数の増幅器経路の出力電力を著しく高速に変化させることができ、それと同時に、各増幅器経路相互間の同期をそのまま維持することができる。

【0028】

さらに、信号データメモリに格納されている信号データ値を変えることによって、アナログ信号の振幅を変調することができる。

40

【0029】

このようにしても、振幅変調を著しく高速に行うことができる。しかもこの場合、複数の増幅器経路の出力電力を著しく高速に変えることができ、各増幅器のアナログ信号の振幅がそれぞれ異なる場合に、非線形の増幅及び位相のシフトも考慮することができる。

【0030】

アナログ信号を制御するため、DACの基準信号入力端子に基準信号を供給することができる。例えばこのようにすることによって、アナログ信号の振幅を変調することができる。したがってこの場合、アナログ信号を、複数のデジタル値から成るシーケンスによって制御できるだけでなく、基準信号入力端子に供給される基準信号によっても制御することができる。このため、アナログ信号を制御して正確に調整するための、特にその振幅

50

を変調するための、複数のオプションが提供される。

【0031】

複数のデジタル値から成るシーケンスによって、デジタルランプ関数を実現することができる。ここでデジタルランプ関数とは、デジタル値によって設定される傾斜及び目標値のことである。例えば、 $100\text{ W/ms}$ の傾斜で $1\text{ kW}$ まで電力を上昇させるように設定することができる。

【0032】

さらに、2つの振幅で交互にパルスを発生させることができる。このことは著しく簡単に実現可能であり、その理由は、振幅と位相と周波数に関する情報だけをDACへ供給すればよいからである。このため、2つの振幅を有するパルスを実現するのは著しく簡単であり、これは極めて高速である。このようにして例えばシマー動作中、材料を加工処理するプラズマプロセスを継続させることなく、ごく僅かな電力で放電を維持することができる。このようにすれば、電力上昇によって、新たに点弧しなおさなければならない場合よりも、極めて著しく高速に高い電離度を実現することができる。

【0033】

アナログ信号をフィルタリングすることができる。これにより、殊に高調波が少ない信号を、増幅器経路入力側から入力することができる。このことで、システム全体の効率が高められる。

【0034】

複数のDACによって、それぞれ1つのアナログ信号を発生させて、そのアナログ信号をそれぞれ対応づけられた1つの増幅器経路で増幅することができる。したがって、パラレルな増幅器経路において、比較的小さい複数の電力を発生させることができ、次いでそれらの電力を合成して総電力を発生させることができる。個々の増幅器経路に関しては比較的小さい電力を発生させればよいことから、安価なデバイスを利用することができる。

【0035】

増幅器経路の各出力信号を合成器によって合成して、総電力を得ることができる。このようにすることで、電力変換器の高い出力電力を簡単に実現することができる。

【0036】

信号データメモリ及び振幅データメモリに対し、上位のメモリから書き込みを行うことができる。このため、上位のメモリによってDACに割り当てられたメモリの内容を決定し、制御することができる。

【0037】

DACを、個々の増幅器経路における信号伝播時間及び増幅率を考慮して制御することができる。このようにすることで、総電力を極めて正確に設定することができる。

【0038】

形成された総電力及び/又は負荷から反射した電力を測定し、上位の制御装置へ供給することができる。このため、総電力を著しく正確に閉ループ及び開ループ制御することができる。

【0039】

さらに本発明は、負荷に電力を供給するために負荷と接続可能な電力変換器を備えた電力供給システムに関する。この場合、電力変換器は第1増幅器経路を備えており、この第1増幅器経路へ、デジタル/アナログ変換器DACにより形成され振幅変調されたアナログ信号が供給される。殊に、プラズマ及びレーザの用途に利用可能な振幅変調を、著しく高速かつフレキシブルに実施することができる。本発明による電力供給システムによれば、電力変換器の振幅変調を、例えばプラズマの電離度の制御のために、任意の包絡線を用いて実施することができる。

【0040】

DACの前段に、このDACへ供給されるデジタル信号を発生させるためのロジック回路ユニットを接続することができ、このロジック回路ユニットには、アナログ信号波形を形成するための信号データ値が格納されている信号データメモリと、アナログ信号の振

10

20

30

40

50

幅を制御するための振幅データ値が格納されている振幅データメモリと、信号データ値を振幅データ値と乗算するための乗算器とが含まれている。

【0041】

このようにすれば、DACにおいて形成すべきアナログ信号の信号波形及び振幅に関する情報を含むデジタル信号を、簡単に形成することができる。この場合、既述の方法に関する利点が得られるようになる。

【0042】

信号データ値が例えば、形成すべきアナログ信号に関する位相情報及び/又は周波数情報を含むようにすることができる。

【0043】

さらに、少なくとも2つの増幅器経路を設けることができ、その場合、各増幅器経路に、それぞれ1つのDACによりデジタル信号から形成されたアナログ信号が供給され、各DACの前段に1つのロジック回路ユニットが接続されている。このように構成することによって、高い出力電力のために著しくコンパクトな構成が得られる。これにより、製造の手間及びコストを節約することができる。しかも、この種の構造の信頼性が高まる。この種の電力変換器は、格別良好に較正可能であり調整可能である。

10

【0044】

さらに、デジタルロジック回路を設けることができ、このデジタルロジック回路は、1つ又は複数のロジック回路ユニットと接続されている。ロジック回路ユニットによって、乗算すべきデータ値を選択することができる。

20

【0045】

デジタルロジック回路及び1つ又は複数のロジック回路ユニットを、1つのロジックデバイスとして統合することができる。このようにすることで、高度の統合化ないしは集積化が得られるようになる。この場合、僅かな部品しか使用せずすみ、そのことでスペースが節約されるし、安価になる。

【0046】

振幅変調されるアナログ信号を、電圧、電流又は電力とすることができる。なお、信号の「振幅」という用語がここで意図するのは、周期的に推移する変量の最大の振れ、ということである。

【0047】

信号データ値及び/又は振幅データ値をルックアップテーブル(Look-Up-Table, LUT)に格納しておくことができ、信号波形及び振幅を調整するために、もしくは振幅変調のために、信号データ値及び/又は振幅データ値を、このテーブルにおいて極めて容易に選択することができる。

30

【0048】

信号データメモリ及び振幅データメモリを、ルックアップテーブル(Look-Up-Table, LUT)として構成することができる。これによって、記憶スペースを節約することができる。なぜならば、(多数のエントリを含む)本来のデータ格納スペースに、短いコードを保持しておけばよく、それに対応する長い表現を、テーブルから取り出して利用すればよいからである。特定の構成のために予め計算された結果又はその他の情報を、ルックアップテーブル内で定義することができる。このようにすれば値の計算を省くことができ、したがってアナログ信号つまりは電力を、極めて高速に整合できるようになる。

40

【0049】

DACに、基準信号入力端子を設けることができる。この基準信号入力端子を使用して、アナログ信号の形成を制御することができる。このようにすれば、アナログ信号の変更を極めて迅速に生じさせることができる。

【0050】

基準信号入力端子の手前に、コントローラ回路を接続することができる。この種のコントローラ回路を用いることにより、基準信号入力端子の入力信号を著しく高速に変更することができ、これによって、形成されるアナログ信号の変更特にアナログ信号の振幅の変

50

更を、著しく高速に実行できるようになる。

【0051】

DAC及びそれに対応するロジック回路ユニットを、1つのダイレクトデジタル合成デバイス(DDSデバイス)として統合すると、著しくコンパクトな構造が得られるようになる。

【0052】

DACと増幅器経路との間に、アナログ信号をフィルタリングするためのフィルタ装置を設ければ、増幅器経路の入力側に特に高調波が僅かな信号を入力することができる。これによって、妨害を及ぼす増幅器経路内の高調波を減少させることができる。このことで、システム全体の効率が高められる。

【0053】

電力変換器に3つ以上の増幅器経路を設けることができ、その場合、それらの増幅器経路に対応してそれぞれ1つのDACが設けられ、それらのDACは、個々の増幅器経路へ1つのアナログ信号を供給する。このように構成することによって、高い出力電力のための著しくコンパクトな構成が得られる。この種の電力変換器は、格別良好に調整可能である。

【0054】

複数の増幅器経路を、それらの増幅器経路において形成された電力を合成して総電力を発生させるために、1つの合成器と接続することができる。この場合、比較的簡単な合成器を使用することができる。この種の合成器は、製造に手間がかからないけれども、入力信号の位相関係、振幅及び周波数に対し高い要求が課される。これによって電力変換器を、著しくコンパクトな構造及び低コストで構成することができる。

【0055】

さらに、複数の増幅器経路において形成された電力を合成する合成器を、強度及び/又は位相が等しくない入力信号に対する補償用インピーダンスを含まずに設計することができる。このような合成器は、特にエネルギーを節約するものとなり、かつ低コストである。しかもこの種の合成器は、著しくコンパクトであり、僅かな部品で構築することができる。

【0056】

増幅器経路は、LDMOSテクノロジーのトランジスタを備えることができる。LDMOSとは、"laterally diffused metal oxide semiconductor" (横方向拡散金属酸化物半導体) のことである。LDMOSは、これまで特にGHz領域の用途で用いられてきたMOSFETである。200MHzよりも低い領域でこのトランジスタを使用することは、これまで知られていなかった。プラズマプロセス又はレーザプロセスに供給可能な電力を発生させるための増幅器において使用すると、意外なことに、それらLDMOSテクノロジーのトランジスタは、同等の従来のMOSFETよりも著しく高い信頼性を伴って動作することが判明した。その理由として挙げられるのは、従来のMOSFETよりも電流耐性が著しく高い、ということである。複数の増幅器経路を使用し、3.4MHz、13MHz、27MHz、40MHz及び162MHzの周波数で実験を行った結果、このタイプのトランジスタは極めて高い信頼性を有することが示された。従来のMOSFETとは異なり、このタイプのトランジスタによって得られるさらに別の利点は、上述の周波数(3.4MHz、13MHz、27MHz、40MHz及び162MHz)のために、同じトランジスタを使用できることである。したがって、非常に類似したトポロジーを利用して、又は、同一のトポロジーを利用しても、1MHz~200MHzの範囲内の数10に及ぶ周波数において使用可能な複数の増幅器及び電力供給システムを構築することができる。それらの周波数は、プラズマプロセスにおいて、及びガスレーザ励起に利用されることが多い周波数である。この場合、DACの制御動作を変えるだけで周波数を調整可能であり、デジタルメモリもしくはルックアップテーブルの値を変更することで、或いはDACの基準信号入力端子を介して、振幅を調整可能である。従来のMOSFETは、プラズマプロセスにおいてこれらの周波数で動作させたとき、プラズマプロセスに供給される

10

20

30

40

50

電力が過度に多く反射した場合に、頻繁に問題が発生していた。このため、反射電力がクリティカルな限界を超えてしまわないよう、発生させた電力を頻繁に制限しなければならなかった。したがってプラズマプロセスを、必ずしも毎回、確実に点弧させることができていたわけではないし、或いは必ずしも毎回、要求された電力範囲で動作させることができていたわけではない。しかも、これらの欠点を取り除くために、煩雑な可制御型インピーダンス整合回路が設けられていた。そこで、例えばプラズマプロセスの給電の場合に該当するように、反射電力がかなりの度合いで見込まれる場合、LDMOSTランジスタを格別有利に使用することができる。上述の合成器と関連して、LDMOSTランジスタにより得られる利点とは、著しく多くのいっそう大きな反射電力をランジスタが受けとめられることである。これにより、電力供給システムと負荷との間に接続される付加的なインピーダンス整合回路に課される要求が下がり、そのようなインピーダンス整合回路であれば、部品及び制御にかかるコストを節約することができる。

10

**【0057】**

各増幅器経路に、対応するロジック回路ユニットを備えた固有のDACを割り当てて設けることができ、その場合、DACに対応するロジック回路ユニットと接続された上位のメモリ例えばルックアップテーブルが設けられる。このような上位のメモリによって、DACに割り当てられたメモリの書き込みを行うことができる。著しく大きい電力に適しており、かつ、コンパクトな構造で実現可能なシステムが全体として得られるようになる。このシステムは出力電力に関しても、極めて良好に設定可能であり調整可能である。

**【0058】**

上位のメモリを、ロジック回路に組み入れることができる。さらに、少なくとも1つのDACの基準信号入力のためのコントローラ回路を、ロジックデバイスに組み入れることができる。このようなロジックデバイスを、プログラミング可能なロジックデバイス(PLD)として構成することができ、例えばフィールドプログラマブルゲートアレイ(FPGA)として構成することができる。さらにロジック回路を、デジタル信号プロセッサにより制御することができる。

20

**【0059】**

これに加え、例えばDACも、このようなPLDもしくはFPGAに組み入れることができる。さらに、少なくとも1つのDACの基準信号入力のためのコントローラ回路を、PLDもしくはFPGAに組み入れることができる。PLDもしくはFPGAを、デジタルプロセッサによって制御することができ、例えばデジタル信号プロセッサ(DSP)によって制御することができる。このような構成を採用した結果、大電力のためのコンパクトな構造を実現できるようになり、さらに電力変換器を著しく良好に調整できるようになる。

30

**【0060】**

さらに測定装置を設けることができ、例えば方向性結合器を設けることができる。測定装置はシステムコントローラと接続されており、さらにシステムコントローラ自体は、ロジック回路を少なくとも間接的に、例えばデジタルプロセッサ又はDSPを介して制御する。これによって、プラズマプロセスに供給される電力の極めて正確かつ高速な制御を実現することができる。

40

**【0061】**

形成された総電力及び/又は負荷特にプラズマチャンバから反射した電力を測定し、上位の制御装置へ供給することができる。このようにして、電力変換器の出力電力を開ループ制御又は閉ループ制御することができる。このような制御を、FPGA、DDS及び場合によってはDSPから成る配線基板に設けられたFPGAにおいて直接、行うこともできる。

**【0062】**

本発明の重要な細部について示す図面を用いた本発明の実施例に関する以下の説明、及び特許請求の範囲から、本発明のその他の特徴及び利点を読み取ることができる。なお、個々の特徴をそれ自体単独で実施してもよいし、或いは本発明の1つの実施形態として複

50

数の特徴を任意に組み合わせて実施してもよい。

【0063】

図面には、本発明の1つの有利な実施例が概略的に示されており、次にこれについて図面を参照しながら詳しく説明する。

【図面の簡単な説明】

【0064】

【図1】電力供給システムを備えたプラズマシステムをごく概略的に示す図

【図2】電力供給システムを示すブロック図

【図3】DDSデバイスを示すブロック図

【0065】

図1には、電力供給システム2を含むプラズマシステム1が示されている。電力供給システム2自体は電力変換器3を備えており、これを電圧供給網4と接続することができる。電力変換器3の出力側に生じた電力は、インピーダンス整合回路5を介して、負荷であるプラズマチャンバ6へ供給される。そこにおいてプラズマが生成され、生成されたプラズマを利用して、プラズマチャンバ6内でプラズマ加工処理を実施することができる。例えば、被加工物をエッチングしたり、或いは、基板上に材料層をコーティングしたりすることができる。

【0066】

図2には、電力供給システム20がごく概略的に示されている。電力供給システム20は電力変換器30を備えており、これは負荷例えばプラズマプロセス又はレーザ励起に供給可能な出力電力を発生する。電力変換器30には、複数の増幅器経路31~36が設けられている。増幅器経路31~36は、ほぼ同一に構成されている。したがって以下では、増幅器経路31についてのみ説明する。増幅器経路31~36は、アナログ信号の増幅器に適した複数の増幅器37, 38を備えている。増幅器経路31~36の終端には、少なくとも1つのLDMOSTランジスタを備えたそれぞれ1つの増幅器39が設けられており、この増幅器の出力端子は直接、又は例えばインピーダンス整合素子及び/又はフィルタなどを介して間接的に、合成器40に接続されている。特に、すべての増幅器経路31~36のすべての出力端子は、殊に同じ形態で合成器40に接続されている。合成器40により、増幅器経路31~36の個々の電力が結合されて、総電力が形成される。

【0067】

増幅器経路31~36はほぼ同一に構成されている、ということが、それらの経路が等しい増幅度を有する、ということ必ずしも意味するわけではない。部品のばらつきや回路を組み立てる際の許容偏差などによって、入力信号が等しくても、増幅器経路31~36において発生する高周波電力信号の位相及び/又は振幅に、著しい相違が生じる可能性がある。

【0068】

増幅器経路31~36の前段には、それぞれ1つのデジタル/アナログ変換器DAC41が接続されており、それらに対応してロジック回路ユニット42が配置されている。例えばDAC41には、ロジック回路ユニット42により複数のデジタル信号値から成るシーケンスが供給され、DAC41はそれらのデジタル信号値から1つのアナログ信号を形成し、このアナログ信号は、オプションとして設けられるフィルタ55を介して必要に応じてフィルタリングされた後、増幅器経路31へ供給される。DAC41及びロジック回路ユニット42を、いわゆるダイレクトデジタル合成デバイス(DDSデバイス)43として統合することができ、これはダイレクトデジタルシンセサイザとも呼ばれる。増幅器経路31~36各々に対応して、固有のDDSデバイス43が設けられており、したがって1つのDAC41と1つのロジック回路ユニット42が、対応して設けられている。一例として、図3に示したDDSデバイス43について説明する。

【0069】

ロジック回路ユニット42は、以下の構成を有する。即ち、

1. アナログ波形を形成するための信号データ値が格納されている信号データメモリ61

10

20

30

40

50

- 、
2. アナログ信号の振幅を制御するための振幅データ値が格納されている振幅データメモリ62、
  3. 信号データ値と振幅データ値とを乗算するための乗算器63、
  4. 予め定められたタイミングで信号データ値を信号データメモリ61から読み出して乗算器へ供給するために用いられるカウンタ64、
- を有する。

**【0070】**

信号データメモリ61も振幅データメモリ62も、いわゆるルックアップテーブル(LUT)として構成することができる。

10

**【0071】**

DAC41はさらに基準信号入力端子44を備えており、基準信号を発生させるため、この端子の手前にコントローラ回路45を前段として接続することができる。コントローラ回路45を、後述のデジタルロジック回路(プログラマブルロジックデバイスPLD)46として実現することができる。デジタルロジック回路を、フィールドプログラマブル(ロジック)ゲートアレイ(Field Programmable Gate Array FPGA)として構成することができる。

**【0072】**

基準信号入力端子44に入力される基準信号によって、出力信号つまりDAC41により形成されるアナログ信号を制御することができ、例えば振幅変調することができる。さらにDDSデバイス43の前段に、デジタルロジック回路46を接続することができ、この回路も、ルックアップテーブル(LUT)として構成されたメモリ47を備えている。メモリ47に振幅データ値を格納しておくことができ、これらの値をメモリ47から振幅データメモリ62へ書き込むことができる。振幅データ値の選択によっても、振幅変調を行わせることができる。これらの値に加え、位相補正用のデータを格納しておくこともできる。メモリ47に格納されている値は、増幅器経路(31~36)又はそれらの後段に接続された合成器40における差異を補償するために用いられる。それらの値を、ロジック回路42特に振幅データメモリ62へ転送することができる。デジタルロジック回路46は、デジタルプロセッサ例えばデジタル信号プロセッサ(DSP)48により制御され、これはデータバス50を介してシステムコントローラ49と接続されている。

20

30

**【0073】**

デジタルプロセッサ例えばデジタル信号プロセッサ(DSP)48と、メモリ47と、ロジック回路ユニット42とを、ロジックデバイス58として実現することができる。ロジックデバイスを、デジタルロジック回路PLD特にFPGA58として構成することができる。さらにDAC41も組み込めば、コンパクトなロジックデバイス57が形成される。デジタルプロセッサ例えばDSP48、メモリ47、DDSデバイス43、さらにはDAC41及びフィルタ55、並びに第1増幅器37を、1つの配線基板56上で実現することができる。同じ配線基板56を、電力、周波数及び負荷(レーザ、プラズマ等)がそれぞれ異なる多数の種々の電力供給システムのために使用することができる。

**【0074】**

合成器40の出力電力は、方向性結合器51として構成された測定装置を介して負荷に供給され、例えばプラズマプロセスに供給される。送出された電力及び負荷から反射した電力を、方向性結合器51によって捕捉することができる。方向性結合器51と接続された測定手段52によって、測定信号の準備処理が行われる。さらに測定手段52は、システムコントローラ49と接続されている。このようにしてシステムコントローラ49を介して、捕捉された出力電力及び捕捉された反射電力に基づき、合成器40がどのような出力電力を発生すべきかを求めることができる。この設定に従いシステムコントローラ49はDSP48を制御し、DSP48自体はデジタルロジック回路46を制御する。

40

**【0075】**

50

測定手段内に、アーク検出手段を実装することができる。アークに速やかに反応できるようにする目的で、アーク検出手段即ち測定手段を、D A C 4 1 例えば D A C 4 1 の基準信号入力端子 4 4 と、又はコントローラ回路 4 5 と、ダイレクトに接続することができる。

【 0 0 7 6 】

メモリ 4 7 内に、振幅情報も位相情報も含み、さらに必要に応じて周波数情報も含むデジタル値が格納されており、このようにして D A C 4 1 の出力端子から、予め定められた振幅、周波数及び位相関係を有するアナログ信号を発生させることができる。これにより、個々の増幅器経路 3 1 ~ 3 6 の出力信号を相互間で整合させることができ、したがって特に、改善された出力電力を得るために、それらの出力信号を合成器 4 0 において結合

10

【 0 0 7 7 】

本発明に従ってアナログ信号を発生させることによって、合成器 4 0 の出力側に生じる電力を制御し変更することができる。

【 図 1 】




Fig. 1

【 図 2 】




Fig. 2

【 図 3 】




Fig. 3

## 【 国際調査報告 】

## INTERNATIONAL SEARCH REPORT

International application No

PCT/DE2013/100429

<b>A. CLASSIFICATION OF SUBJECT MATTER</b> INV. H01J37/32 H05H1/46 H02M7/5387 H03F3/217 ADD.		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b> Minimum documentation searched (classification system followed by classification symbols) H01J H05H H02M		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EPO-Internal, WPI Data		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	DE 92 10 382 U1 (MAGTRON MAGNETO ELEKTRONISCHE GERÄTE GMBH) 24 September 1992 (1992-09-24) the whole document	1-19
A	----- JP S56 141779 A (SANYO ELECTRIC CO) 5 November 1981 (1981-11-05) abstract -----	1-19
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents : "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search		Date of mailing of the international search report
3 December 2014		18/12/2014
Name and mailing address of the ISA/ European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016		Authorized officer  Gentili, Luigi

**INTERNATIONAL SEARCH REPORT**

Information on patent family members

International application No

PCT/DE2013/100429

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
DE 9210382	U1	24-09-1992	NONE
-----			
JP S56141779	A	05-11-1981	JP S6243433 B2 14-09-1987
		JP S56141779 A	05-11-1981
-----			

## INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE2013/100429

<b>A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES</b>		
INV.	H01J37/32	H05H1/46
		H02M7/5387
		H03F3/217
ADD.		
Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC		
<b>B. RECHERCHIERTE GEBIETE</b>		
Recherchiertes Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)		
H01J H05H H02M		
Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen		
Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)		
EPO-Internal, WPI Data		
<b>C. ALS WESENTLICH ANGESEHENE UNTERLAGEN</b>		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	DE 92 10 382 U1 (MAGTRON MAGNETO ELEKTRONISCHE GERÄTE GMBH) 24. September 1992 (1992-09-24) das ganze Dokument	1-19
A	JP S56 141779 A (SANYO ELECTRIC CO) 5. November 1981 (1981-11-05) Zusammenfassung	1-19
<input type="checkbox"/> Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen <input checked="" type="checkbox"/> Siehe Anhang Patentfamilie		
* Besondere Kategorien von angegebenen Veröffentlichungen : *A* Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist *E* frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist *L* Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) *O* Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht *P* Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist *T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist *X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden *Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist *Z* Veröffentlichung, die Mitglied derselben Patentfamilie ist		
Datum des Abschlusses der internationalen Recherche		Absendedatum des internationalen Recherchenberichts
3. Dezember 2014		18/12/2014
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016		Bevollmächtigter Bediensteter  Gentili, Luigi

**INTERNATIONALER RECHERCHENBERICHT**

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/DE2013/100429

Im Recherchenbericht angeführtes Patendokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
DE 9210382	U1	24-09-1992	KEINE
-----			
JP S56141779	A	05-11-1981	JP S6243433 B2 14-09-1987
		JP S56141779 A	05-11-1981
-----			

## フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ

(74)代理人 100099483

弁理士 久野 琢也

(72)発明者 アンドレ グレーデ

ドイツ連邦共和国 フライブルク フッサールシュトラッセ 8

(72)発明者 ダニエル クラウゼ

ドイツ連邦共和国 アイヒシュテッテン ハウプトシュトラッセ 1 6 9

(72)発明者 アントン ラバン

ドイツ連邦共和国 エーレンキルヒェン インネレス イムレト 7

(72)発明者 クリスティアン トーメ

ドイツ連邦共和国 フライブルク ブルグンダー シュトラッセ 2 6

(72)発明者 アルベルト ベナ ヴィダル

ドイツ連邦共和国 フライブルク カールシュトラッセ 4 4

Fターム(参考) 2G084 AA02 AA05 AA11 BB07 BB21 BB22 BB35 BB36 BB37 CC04  
CC05 CC08 DD55 EE06 EE21 HH05 HH19 HH28 HH33 HH43  
HH51 HH55