

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-192510

(P2016-192510A)

(43) 公開日 平成28年11月10日(2016.11.10)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 27/105 (2006.01)	HO 1 L 27/10 4 4 8	5 F 0 8 3
HO 1 L 45/00 (2006.01)	HO 1 L 45/00 Z	
HO 1 L 49/00 (2006.01)	HO 1 L 49/00 Z	

審査請求 未請求 請求項の数 10 O L (全 24 頁)

(21) 出願番号 特願2015-72246 (P2015-72246)
 (22) 出願日 平成27年3月31日 (2015. 3. 31)

(出願人による申告) 平成23年度、独立行政法人新エネルギー・産業技術総合開発機構委託研究「低炭素社会を実現する超低電圧デバイスプロジェクト」、産業技術力強化法第19条の適用を受ける特許出願

(71) 出願人 000004237
 日本電気株式会社
 東京都港区芝五丁目7番1号
 (74) 代理人 100123788
 弁理士 官崎 昭夫
 (74) 代理人 100127454
 弁理士 緒方 雅昭
 (72) 発明者 岡本 浩一郎
 東京都港区芝五丁目7番1号 日本電気株式会社社内
 (72) 発明者 伴野 直樹
 東京都港区芝五丁目7番1号 日本電気株式会社社内


最終頁に続く

(54) 【発明の名称】 抵抗変化素子およびその形成方法

(57) 【要約】 (修正有)

【課題】 オフ状態におけるリーク電流を低減し、リセット時の絶縁破壊電圧を改善した抵抗変化素子を提供する。

【解決手段】 第1電極1、第2電極2、第1電極及び第2電極間に設けられた抵抗変化層3を有する抵抗変化素子である。抵抗変化層3は、第1電極1と接するバッファ層4と第2電極2と接する固体電解質層5とで構成される。第1電極1は、銅を含む構成であり、第1電極及び第2電極間に電圧が印加されると、銅をイオン化して、バッファ層及び固体電解質層内に注入する。バッファ層4は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、第1電極に近い方から順に第1金属酸化物層6及び第2金属酸化物層7が設けられた構成であり、第2金属酸化物層7は不動態層である。



【選択図】 図1

【特許請求の範囲】

【請求項 1】

第 1 電極と、第 2 電極と、該第 1 電極および第 2 電極間に設けられた抵抗変化層とを有する抵抗変化素子であって、

前記抵抗変化層は、前記第 1 電極と接するバッファ層と、前記第 2 電極と接する固体電解質層とで構成され、

前記第 1 電極は、銅を含む構成であり、該第 1 電極および第 2 電極間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、

前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第 1 電極に近い方から順に第 1 金属酸化物層および第 2 金属酸化物層が設けられた構成であり、

前記第 2 金属酸化物層は不動態層である、抵抗変化素子。

【請求項 2】

請求項 1 に記載の抵抗変化素子において、

前記第 2 金属酸化物層は Al、Nb および Ta のうち少なくとも 1 つを含む酸化物で構成されている、抵抗変化素子。

【請求項 3】

請求項 2 に記載の抵抗変化素子において、

前記第 2 金属酸化物層は AlO_x 、 NbO_x 、 TaO_x の少なくとも 1 つを含み、 x_1 は 1.3 x_1 1.5 を満たし、 x_2 は 1.8 x_2 2.5 を満たし、 x_3 は 1.8 x_3 2.5 を満たす、抵抗変化素子。

【請求項 4】

請求項 3 に記載の抵抗変化素子において、

前記第 1 金属酸化物層は Ti、Zr、Hf のうち少なくとも 1 つを含む酸化物で構成されている、抵抗変化素子。

【請求項 5】

請求項 4 に記載の抵抗変化素子において、

前記第 1 金属酸化物層は、 TiO_y 、 ZrO_y 、 HfO_y の少なくとも 1 つを含み、 y_1 は 1.5 y_1 2.0 を満たし、 y_2 は 1.5 y_2 2.0 を満たし、 y_3 は 1.5 y_3 2.0 を満たす、抵抗変化素子。

【請求項 6】

請求項 1 から 5 のいずれか 1 項に記載の抵抗変化素子において、

前記第 1 電極が前記第 1 金属酸化物層と接する面に、前記第 1 金属酸化物層に含まれる金属と銅とを含む合金が設けられている、抵抗変化素子。

【請求項 7】

請求項 1 から 6 のいずれか 1 項に記載の抵抗変化素子において、

前記第 2 金属酸化物層と前記固体電解質層との間に第 3 金属酸化物層がさらに設けられ、

前記第 1 金属酸化物層および前記第 3 金属酸化物層は同一の金属元素を含む、抵抗変化素子。

【請求項 8】

請求項 1 から 7 のいずれか 1 項に記載の抵抗変化素子において、

前記第 1 電極と前記第 1 金属酸化物層との間に、開口部を有する絶縁性バリア膜がさらに設けられ、

前記第 1 電極は、銅配線を兼ねる銅電極であり、前記開口部を介して前記第 1 金属酸化物層と接している、抵抗変化素子。

【請求項 9】

請求項 1 から 8 のいずれか 1 項に記載の抵抗変化素子において、

前記第 1 金属酸化物層の膜厚は 1.0 nm 以下であり、前記第 2 金属酸化物層の膜厚は 0.8 nm 以下である、抵抗変化素子。

10

20

30

40

50

【請求項 10】

銅を含む第 1 電極を基板上に形成し、
前記第 1 電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第 1 電極の上に形成し、
前記開口部を含む前記絶縁性バリア膜上に第 1 の金属を含む膜である第 1 金属層と第 2 の金属を含む膜である第 2 金属層を順に堆積し、
前記第 2 金属層を堆積した後、大気暴露することなく前記第 1 金属層および前記第 2 金属層に酸化処理を行って、第 1 金属酸化物層および第 2 金属酸化物層を形成し、
前記酸化処理の後、減圧下、前記第 2 金属層の堆積温度よりも高い温度で加熱処理を行って、該第 2 金属酸化物層を不動態層に変換し、
前記第 2 金属酸化物層の上に固体電解質層および第 2 電極を順に形成する、抵抗変化素子の形成方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗変化素子およびその形成方法に関するものである。

【背景技術】

【0002】

半導体デバイス（特にシリコンデバイス）は、微細化（スケーリング則：Moore の法則）によってデバイスの集積化・低電力化が進められ、3 年 4 倍のペースで開発が進められてきた。近年、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート長は 20nm 以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。

20

半導体装置上の銅多層配線構造の内部に形成される機能素子としては、例えば抵抗変化型不揮発素子（以下では、「抵抗変化素子」と称する）やキャパシタ（容量素子）等がある。

ロジックLSI（Large Scale Integration）上に混載するキャパシタとしては、エンベデッドDRAM（Dynamic Random Access Memory）や、デカップリングキャパシタなどがある。これらのキャパシタを銅配線上に搭載することで、キャパシタの大容量化や小面積化を実現可能になる。

30

ゲートアレイとスタンダードセルの中間的な位置づけとしてFPGA（Field Programmable Gate Array）と呼ばれるデバイスが開発されている。これは顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。プログラマブル素子として、抵抗変化素子等を配線接続部に介在させ、顧客自身が任意に配線の電氣的接続をできるようにしたものである。このような半導体装置を用いることで、回路の自由度を向上させることができる。

【0003】

抵抗変化素子とは、抵抗状態の変化によって情報を記憶する素子の総称であり、下部電極と上部電極によって抵抗変化層を挟んだ 3 層構造を有しており、両電極間に電圧を印加することで抵抗変化層の抵抗変化が生じる現象を利用している。抵抗変化素子としては、抵抗変化層として金属酸化物を用いたReRAM（Resistive RAM）や、固体電解質を用いた固体電解質スイッチ素子などがある。

40

固体電解質スイッチ素子の研究については、1990 年代後半からいくつか報告されており、さまざまな固体電解質材料による抵抗変化現象が確認されている。例えば、非特許文献 1 および非特許文献 2 には、カルコゲナイド化合物を用いた抵抗変化現象が報告されている。

以下に、固体電解質スイッチ素子の構造およびスイッチング動作について簡単に説明する。

50

【0004】

固体電解質スイッチ素子は、固体電解質層を2つの電極（下部電極および上部電極）で挟んだ構造を有している。ここで、2つの電極のうち一方は化学的に活性であり、電圧印加により容易に酸化および還元が可能な金属が用いられ、他方の電極には、化学的に不活性な金属材料が用いられる。

次に、固体電解質スイッチ素子の動作について説明する。ここでは、例として化学的に活性な電極を下部電極とする。

例えば、オフ状態（高抵抗状態）にある固体電解質スイッチ素子において、下部電極（化学的に活性な電極）を接地し、上部電極（化学的に不活性な電極）に負電圧を印加すると、下部電極を構成する金属原子がイオン化して固体電解質層中に溶出し、導電性を有する金属架橋が形成される。この固体電解質中に形成された金属架橋により両電極が電気的に接続されることで、スイッチがオン状態（低抵抗状態）に変化する。この電圧印加によってオフ状態からオン状態へ変化させる動作をセットと呼ぶ。

一方で上記オン状態において、下部電極を再び接地し、上部電極に正電圧を印加すると、上記金属架橋が溶解して金属原子が下部電極に引き戻され、両電極が電気的に絶縁されることで、スイッチが高抵抗のオフ状態に変化する。この正電圧印加によってオン状態からオフ状態へ変化させる動作をリセットと呼び、セットとリセットを合わせてプログラミングと呼ぶ。

このように固体電解質スイッチ素子はこのオン状態とオフ状態の間を不揮発で、かつ繰り返しプログラミング動作が可能であり、この特性を利用することで不揮発性メモリあるいは不揮発性スイッチへの応用が可能になる。

【0005】

固体電解質を利用した記憶素子の一例が特許文献1に開示されている。特許文献1に開示された記憶素子は、下部電極と上部電極との間に、抵抗変化層およびイオン源層が積層された記憶層が設けられた構成である。この記憶素子の構成を上記の固体電解質スイッチ素子の構成と対比すると、抵抗変化層は固体電解質層に相当し、イオン源層は金属イオンを供給する電極に相当する。特許文献1に開示された記憶素子は、上記の固体電解質スイッチ素子と上下の構造が逆になった構成である。

【0006】

固体電解質スイッチ素子の不揮発性メモリおよび不揮発性スイッチへの応用においては、オフ状態は、より低いリーク電流、すなわちより高抵抗であることが好ましい。したがって、オフ状態の高抵抗化を図るためには、一般的に、リセット動作時により高い正電圧を印加することが行われる。しかしながら、ある電圧以上の高いリセット電圧を印加すると固体電解質層内にて絶縁破壊を生じ、正常なオン状態よりも低抵抗の状態に遷移したままそれ以上抵抗変化を示さなくなる。この電圧を絶縁破壊電圧と呼ぶ。したがって、絶縁破壊電圧が高くなるように素子を設計し、製造することで、高いリセット電圧を印加でき、より高抵抗のオフ状態が得られる。

【0007】

これらを半導体装置上の銅多層配線内部に形成する手法について知られている。例えば、特許文献2および特許文献3には、CMOS基板上の銅多層配線構造の内部に設けられた2端子型固体電解質スイッチ素子と、その製造方法が開示されている。特許文献2および特許文献3には、CMOS基板上の銅多層配線構造の内部において、絶縁層の一部を開口加工して露出した銅配線そのものを、金属イオンを固体電解質中へ供給する活性電極として用いて2端子型固体電解質スイッチ素子を作製することが開示されている。

固体電解質スイッチ素子を製造するにあたり、下部電極として銅電極を用いる場合、銅電極表面が酸化すると、オフ状態におけるリーク電流ばらつきが増大する。さらに、リセット時の絶縁破壊電圧の低下を生じる。この課題を解決する方法が非特許文献3に開示されている。非特許文献3では、固体電解質スイッチ素子の積層において、下部電極である銅と固体電解質層の間に、銅表面の酸化を防止するため銅よりも酸化の自由エネルギーが負に大きい金属をバルブメタルとして堆積し、バルブメタルが酸化することで銅の酸化を

10

20

30

40

50

抑制するバッファ構造を素子に設けることを提案している。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開2011-187925号公報

【特許文献2】特開2011-091317号公報

【特許文献3】国際公開第2010/079816号

【非特許文献】

【0009】

【非特許文献1】M. N. Kozicki, et al., "Information storage using nanoscale electrodeposition of metal in solid electrolytes", Superlattices and Microstructures, Vol. 34, p. 459 - 465, 2003

10

【非特許文献2】R. Waser, et al., "Nanoionics - based resistive switching memories", Nature Materials, Vol. 6, p. 833 - 840, 2007

【非特許文献3】M. Tada, et al., "Improved ON-State Reliability of Atom Switch Using Alloy Electrodes", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 60, NO. 10, p. 3534 - 3540, 2013

20

【発明の概要】

【発明が解決しようとする課題】

【0010】

非特許文献3に開示された抵抗変化素子においては、バルブメタルが銅電極の表面の酸化を抑制するために好適に作用する。発明者らが大規模な抵抗変化素子アレイを用いて素子特性に関するばらつきを含めた詳細な検討を行ったところ、バッファ層を構成するバルブメタルの一部が酸化せずに金属成分として残留した場合に、リーク電流の増大が生じることが認められた。一方で、その課題を解決するために、バルブメタルを完全に酸化しようとする、逆に銅電極の表面が酸化されてしまい、リセット時の絶縁破壊電圧が低下してしまうことがわかった。

30

【0011】

本発明は上述したような技術が有する問題点を解決するためになされたものであり、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善した抵抗変化素子およびその形成方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

上記目的を達成するための本発明の抵抗変化素子は、第1電極と、第2電極と、該第1電極および第2電極間に設けられた抵抗変化層とを有する抵抗変化素子であって、

前記抵抗変化層は、前記第1電極と接するバッファ層と、前記第2電極と接する固体電解質層とで構成され、

40

前記第1電極は、銅を含む構成であり、該第1電極および第2電極間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、

前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第1電極に近い方から順に第1金属酸化物層および第2金属酸化物層が設けられた構成であり、

前記第2金属酸化物層は不動態層である。

【0013】

また、本発明の抵抗変化素子の形成方法は、

銅を含む第1電極を基板上に形成し、

50

前記第 1 電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第 1 電極の上に形成し、

前記開口部を含む前記絶縁性バリア膜上に第 1 の金属を含む膜である第 1 金属層と第 2 の金属を含む膜である第 2 金属層を順に堆積し、

前記第 2 金属層を堆積した後、大気暴露することなく前記第 1 金属層および前記第 2 金属層に酸化処理を行って、第 1 金属酸化物層および第 2 金属酸化物層を形成し、

前記酸化処理の後、減圧下、前記第 2 金属層の堆積温度よりも高い温度で加熱処理を行って、該第 2 金属酸化物層を不動態層に変換し、

前記第 2 金属酸化物層の上に固体電解質層および第 2 電極を順に形成するものである。

【発明の効果】

10

【0014】

本発明によれば、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善することができる。

【図面の簡単な説明】

【0015】

【図 1】第 1 の実施形態の抵抗変化素子の一構成例を示す部分断面図である。

【図 2】第 2 の実施形態の抵抗変化素子の一構成例を示す部分断面図である。

【図 3】第 3 の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。

【図 4】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

20

【図 5】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 6】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 7】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 8】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 9】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

30

【図 10】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 11】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 12】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 13】第 3 の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

【図 14】実施例 1 の抵抗変化素子と比較例について、1 V 印加時のオフリーク電流測定結果を示す表である。

40

【図 15】実施例 1 の抵抗変化素子と比較例について、リセット時の絶縁破壊電圧測定結果を示す表である。

【図 16】実施例 3 の 3 端子型抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。

【発明を実施するための形態】

【0016】

本発明の実施形態を詳細に説明する前に、明細書中で用いる用語の意味を説明する。

半導体基板は、MOS トランジスタおよび抵抗素子を含む半導体素子、ならびにこれらの半導体素子が組み合わされた半導体装置が構成された基板を含む。また、半導体基板は

50

、単結晶基板、SOI (Silicon on Insulator) 基板やTFT (Thin Film Transistor) 基板、液晶製造用基板などの基板も含む。

プラズマCVD (Chemical Vapor Deposition) 法とは、例えば、気体原料、または液体原料を気化させたものを減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、または基板表面反応などによって基板上に連続膜を形成する手法である。

CMP (Chemical Mechanical Polishing) 法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。CMP法は、層間絶縁膜を研磨して平坦化する場合の他、ダマシン配線と呼ばれる埋め込み配線の形成にも用いられる。配線材料に銅 (Cu) を用いる場合で、ダマシン配線の形成方法を簡単に説明する。予め溝が形成された絶縁膜上にCuを形成する。その後、CMP法によって、溝に埋め込まれたCuを残し、絶縁膜上の余剰のCuを研磨して除去する。このようにして、溝にCuが埋め込まれたダマシン配線が形成される。

【0017】

バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線を構成する材料がCuを主成分とする金属である場合、タンタル (Ta)、窒化タンタル (Ta₂N₅)、窒化チタン (TiN)、炭窒化タングステン (WCN) のような高融点金属やその窒化物等、またはそれらの積層膜がバリアメタルとして使用される。これらの膜は、ドライエッチングによる加工が容易であり、配線材料としてCuが使用される前のLSI製造プロセスとの整合性がよい。

バリア絶縁膜とはCu配線の上面に形成され、Cuの酸化や絶縁膜中へのCuの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する。例えば、SiC膜、SiCN膜、SiN膜またはこれらの積層膜などがバリア絶縁膜として用いられる。

以下に、本発明の好適な実施形態の抵抗変化素子およびその製造方法について、図面を参照しながら詳細に説明する。ただし、各実施形態においては、本発明を実施するために技術的に好ましい形態で説明するが、発明の範囲は以下で説明される実施形態に限定されるものではない。

【0018】

(第1の実施形態)

本発明の第1の実施形態の抵抗変化素子の構成を説明する。

図1は第1の実施形態の抵抗変化素子の一構成例を示す部分断面図である。

本実施形態の抵抗変化素子は、第1電極1と、第2電極2と、第1電極1および第2電極2間に設けられた抵抗変化層3とを有する。抵抗変化層3はバッファ層4と固体電解質層5からなる。第1電極1はバッファ層4と接し、第2電極2は固体電解質層5と接している。第1電極1は、Cuを含み、第1電極1および第2電極2間に電圧が印加されると、銅をイオン化してバッファ層4および固体電解質層5内に注入する役目を果たす。バッファ層4はCuよりも酸化の自由エネルギーが負に大きいパルブメタルの酸化物からなる。バッファ層4は、少なくとも第1電極1に近い方から順に、第1金属酸化物層6および第2金属酸化物層7が積層された構成である。第2金属酸化物層7は不動態層である。

ここで、パルブメタルとは、一般的な陽極酸化処理によって、表面に酸化物層の被膜を形成する金属材料であり、酸化物被膜が無い場合に比べて化学耐性を増すものを指す。不動態層とは、金属材料に対して、その表面を、例えば、大気に暴露する、あるいは特定の化学処理を施すなどにより、表面近傍に形成される原子同士が緻密に結合される酸化物層である。そして、不動態層は、隣接する他の酸化物層からの酸素原子の金属材料内部への拡散を防止することで、金属材料の化学耐性を高める機能を有する。

本実施形態の抵抗変化素子においては、不動態層である第2金属酸化物層7によって、下層の第1金属酸化物層6の酸化度を制御しつつ、それよりも下層のCuを主成分とする第1電極1の表面酸化を低減する。そのため、リセット時の絶縁破壊電圧を向上させるこ

とができる。

また、未酸化のまま、第1金属酸化物層6を構成しなかった金属成分からなる層が残ったとしても、金属が下層のCuを主成分とする第1電極1のCuと合金化して電極内へ拡散する。そのため、第1電極1と第1金属酸化物層6の間には金属が残留せず、オフ状態におけるリーク電流を低減することができる。

以下に、図1に示した構成について詳しく説明する。

【0019】

第2金属酸化物層7は、アルミニウム(Al)、ニオブ(Nb)、タンタル(Ta)のうち少なくとも一つを含む酸化物からなることが好ましい。第2金属酸化物層7を本構成とすることで、適切な表面酸化処理により不動態層として機能し、下層の第1金属酸化物層6を十分な酸化度にて構成することができ、かつCuを含む第1電極1の酸化を抑制することができる。その結果、リセット時の絶縁破壊電圧を向上させることができる。

10

また、第2金属酸化物層7は、Al、Nb、Taのうち少なくとも一つを含む酸化物で構成される。第2金属酸化物層7は、主成分がAlの酸化物である場合、その化学組成を、酸素組成x1を用いて AlO_{x1} で表すと、x1は1.3 <math>x1 < 1.5</math>を満たすことが好ましい。本化学組成において、 AlO_{x1} が不動態層として機能し、下層のCuを含む第1電極1の酸化を抑制することができる。

また、第2金属酸化物層7は、主成分がNbの酸化物である場合、その化学組成を、酸素組成x2を用いて NbO_{x2} を表すと、x2は1.8 <math>x2 < 2.5</math>を満たすことが好ましい。本化学組成において、 NbO_{x2} が AlO_{x1} の場合と同様に不動態層として機能し、下層のCuを含む第1電極1の酸化を抑制することができる。さらに、第2金属酸化物層7は、主成分がTaの酸化物である場合、その化学組成を、酸素組成x3を用いて TaO_{x3} で表すと、x3は1.8 <math>x3 < 2.5</math>を満たすことが好ましい。本化学組成において、 TaO_{x3} が AlO_{x1} あるいは NbO_{x2} の場合と同様に不動態層として機能し、下層のCuを含む第1電極1の酸化を抑制することができる。

20

なお、 AlO_{x1} におけるx1が1.5である場合、 NbO_{x2} におけるx2が2.5である場合、または TaO_{x3} におけるx3が2.5である場合は、いずれも化学両論的組成を取る酸化物となり、これよりも大きな酸素組成x1、x2、およびx3を有する酸化物は形成し得ない。

また、第2金属酸化物層7は、Al、Nb、Taのうちいずれか1つの酸化物を含むことに限定されず、これらの金属元素のうち2つ以上を含む酸化物であってもよい。

30

【0020】

第1金属酸化物層6は、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)のうち少なくとも一つを含む酸化物で構成されることが好ましい。第1金属酸化物層6を本構成とすることで、リーク電流を低減しつつ、プログラミング電圧の増大を抑制できる。また、第1金属酸化物層6となる素の金属層のうち、未酸化の金属成分は、下層の第1電極1のCuと合金化して電極内に拡散し、好適な合金化層として機能する。

第1金属酸化物層6はTi、Zr、Hfのうち少なくとも一つを含む酸化物で構成される。第1金属酸化物層6は、主成分がTiの酸化物である場合、その化学組成を、酸素組成y1を用いて TiO_{y1} で表すと、y1は1.5 <math>y1 < 2.0</math>を満たすことが好ましい。第1金属酸化物層6は、主成分がZrの酸化物である場合、その化学組成を、酸素組成y2を用いて ZrO_{y2} で表わすと、y2は1.5 <math>y2 < 2.0</math>を満たすことが好ましい。さらに、第1金属酸化物層6は、主成分がHfの酸化物である場合、その化学組成を、酸素組成y3を用いて HfO_{y3} で表わすと、y3は1.5 <math>y3 < 2.0</math>を満たすことが好ましい。これらのいずれかの構成により、より効果的に、リーク電流を低減できるとともに、素子間特性ばらつきを低減できる。

40

なお、 TiO_{y1} におけるy1が2.0である場合、 ZrO_{y2} におけるy2が2.0である場合、または HfO_{y3} におけるy3が2.0である場合は、いずれも化学両論的組成を取る酸化物となり、これよりも大きな酸素組成y1、y2およびy3を有する酸化物は形成し得ない。

50

【0021】

第1電極1が第1金属酸化物層6と接する面には、第1金属酸化物層6に含まれる金属とCuとを含む合金が設けられていることが好ましい。本構成により、オン状態において抵抗変化層3内に形成される金属架橋が、その合金と同様に、第1金属酸化物層6に含まれる金属とCuとを含む合金で構成され、オン状態の保持特性を改善することができる。

また、第1金属酸化物層6を形成するための第1の金属の膜厚は0.7nm以下であることが好ましい。第2電極酸化物層7を形成するための第2の金属の膜厚は0.5nm以下であることが好ましい。このような膜厚構成とすることにより、第1の金属および第2の金属を酸化して、それぞれ第1金属酸化物層6および第2金属酸化物層7を形成できる。このような膜厚構成であれば、未酸化の第2の金属を残留させずに、第1の金属によるCuとの合金化および電極内への拡散を図れる。

固体電解質層5には、Ta、Ni、Ti、Zr、Hf、Si、Al、Fe、V、Mn、Co、Wのうち少なくとも1つを含む金属酸化物膜、SiOCH膜、もしくはカルコゲナイド膜、またはそれらの積層膜などを用いることが可能である。例えば、膜厚6nmのSiOCH膜が固体電解質層5として用いられる。

第2電極2には、Pt、Ir、Ru、Ta、RuTa、RuTi、TiN、TaN、HfN、ZrNのうち少なくとも1つを含む金属もしくは金属窒化物、またはそれらの積層膜などを用いることが可能である。例えば、RuTaが第2電極2として用いられる。

【0022】

本実施形態の抵抗変化素子によれば、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善することができる。

なお、第1金属酸化物層6と第2金属酸化物層7のそれぞれが本実施形態にて説明した膜厚および材料で構成されること、および第1金属酸化物層6と接する第1電極1の表面が第1金属酸化物層6に含まれる金属とCuとを含む合金であることは、種々の測定器で確認することが可能である。例えば、透過型電子線顕微鏡(TEM)観察、エネルギー分散型X線分光法、および電子エネルギー損失分光法により、その構成元素および化学組成を調べることで、上述した構成であることを確認できる。

また、本実施形態の抵抗変化素子の形成方法は第3の実施形態で詳細に説明し、本実施形態ではその説明を省略する。

【0023】

(第2の実施形態)

本発明の第2の実施形態は、第1の実施形態で説明した第2金属酸化物層7と固体電解質層5との間に第3金属酸化物層を設けた構成である。

第2の実施形態の抵抗変化素子の構成を説明する。図2は第2の実施形態の抵抗変化素子の一構成例を示す部分断面図である。

図2に示すように、本実施形態の抵抗変化素子は、図1に示した抵抗変化素子において、第2金属酸化物層7と固体電解質層5の間に第3金属酸化物層8が設けられている。第3金属酸化物層8は第1金属酸化物層6と同一の金属元素を含む。

また、第3金属酸化物層8は、第1金属酸化物層6と同一の金属元素を含む構成に限らず、第1金属酸化物層6と同様に、Ti、Zr、Hfのうち少なくとも1つを含む酸化物であってもよい。第3金属酸化物層8は、主成分がTiの酸化物である場合、その化学組成を、酸素組成 y_1 を用いて TiO_{y_1} で表わすと、 y_1 は1.5 y_1 2.0を満たす酸化物であってもよい。第3金属酸化物層8は、主成分がZrの酸化物である場合、その化学組成を、酸素組成 y_2 を用いて ZrO_{y_2} で表わすと、 y_2 は1.5 y_2 2.0を満たす酸化物であってもよい。さらに、第3金属酸化物層8は、主成分がHfの酸化物である場合、その化学組成を、酸素組成 y_3 を用いて HfO_{y_3} で表わすと、 y_3 は1.5 y_3 2.0を満たす酸化物であってもよい。

【0024】

本実施形態における抵抗変化素子の構成により、不動態層となる第2金属酸化物層7の酸素拡散に対するバリア性を、第3金属酸化物層8により、より容易に制御することがで

10

20

30

40

50

きる。

本実施形態における構成の膜厚および材料についても、第1の実施形態と同様に、測定器で調べることができる。第1金属酸化層6および第2金属酸化層7、ならびに第1金属酸化層6に含まれる金属とCuとを含む合金に関する膜厚と材料の他に、第3金属酸化層8の構成を種々の測定器で調べられる。例えば、透過型電子顕微鏡(TEM)観察、エネルギー分散型X線分光法、および電子エネルギー損失分光法により、その構成元素および化学組成を調べることで、上述した構成であることを確認できる。

【0025】

(第3の実施の形態)

本発明の第3の実施形態は、第1の実施形態で説明した抵抗変化素子を、半導体基板上に形成された多層配線構造の内部に設けた構成である。後述するが、本実施形態の抵抗変化素子では、第1電極がCu配線の役目を兼ねたCu電極である。

第3の実施形態の抵抗変化素子の構成を説明する。

図3は第3の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。

図3に示すように、半導体基板101の上に第1層間絶縁膜102を介して抵抗変化素子126が設けられている。本実施形態の抵抗変化素子126は、下部配線106と、第1金属酸化層121と、第2金属酸化層122と、固体電解質層123と、第1上部電極124と、第2上部電極125とを有する。

下部配線106、第1金属酸化層121、第2金属酸化層122、固体電解質層123および第1上部電極124には、一例として、第1の実施形態で説明した構成を適用することが可能である。下部配線106は図1に示した第1電極1に相当する。第1金属酸化層121は第1金属酸化層6に相当し、第2金属酸化層122は第2金属酸化層7に相当する。固体電解質層123は固体電解質層5に相当し、第1上部電極124は第2電極2に相当する。これらの構成については第1の実施形態で説明した構成と同様のため、本実施形態では、その詳細な説明を省略する。

本実施形態においても、第1金属酸化層121を設けることで、より効果的に、リーク電流の低減することができるとともに、素子間特性ばらつきを低減することができる。本実施形態では、第1金属酸化層121は、例えば、膜厚0.5nmの酸素組成 y_1 が1.5 y_1 2.0を満たす TiO_{y_1} である。

また、第2金属酸化層127が不動態層として機能し、下層のCuを含む第下部配線106の酸化を抑制することができる。本実施形態では、第2金属酸化層122は、例えば、膜厚0.3nmの酸素組成 x_1 が1.3 x_1 1.5を満たす AlO_{x_1} である。

【0026】

固体電解質層123は、例えば、膜厚6nmのSiOCH膜である。第1上部電極124は、例えば、膜厚10nmの $Ru_{0.5}Ti_{0.5}$ である。

第2上部電極125は、バリア性を有する導電性膜であり、下部で接する第1上部電極124に含まれる金属がビアプラグ144などに拡散することを防止するために形成される。例えば、膜厚25nmのTaである。

図3に示すように、抵抗変化素子126における、第1上部電極124および第2上部電極125の積層体の上に第2ハードマスク膜128および第3ハードマスク膜129が形成されている。第1金属酸化層121、第2金属酸化層122、固体電解質層123、第1上部電極124、第2上部電極125、第2ハードマスク膜128および第3ハードマスク膜129の側面と、第1バリア絶縁膜107の上面は、保護絶縁膜130で覆われている。

下部配線106は、第2層間絶縁膜103および第1キャップ絶縁膜104に形成された配線溝に第1バリアメタル105を介して埋め込まれた配線である。下部配線106は、Cuを主成分とする金属材料で構成することで、第1の実施形態における第1電極1に相当する下部電極として用いられる。この構成により、下部配線106に、下部配線10

10

20

30

40

50

6内のCu原子をイオン化して固体電解質層123中へ溶出させる機能を持たせることができる。さらに、下部配線106をCu材料構成とすることで、未酸化のまま第1金属酸化物層121を構成しなかった金属成分をCuと合金化して下部配線106内へ拡散させることができる。下部配線106に、例えば、Cuが用いられ、第1金属酸化物層121を構成する主成分がTiからなる酸化物である場合、下部配線106と第1金属酸化物層121の界面には、CuおよびTiを主成分とする合金化層が形成される。

【0027】

固体電解質層123と下部配線106とは、第1金属酸化物層121および第2金属酸化物層122を介して、第1バリア絶縁膜107の開口部にて接続されている。このとき、固体電解質層123と金属酸化物層を介して接続する下部配線106の幅は、バリア絶縁膜107の開口部の直径よりも大きいことが好ましい。

第1バリアメタル105は、第2上部電極125と同様のバリア性を有する導電性膜である。第1バリアメタル105は、下部配線106に含まれる金属が第1層間絶縁膜102、第2層間絶縁膜103および第1キャップ絶縁膜104などへ拡散することを防止するために、下部配線106の側面および底面を被覆している。第1バリアメタル105には、例えば、下部配線106がCuを主成分とする金属元素からなる場合、Ta、Ta₂N、TiN、WCNのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。

上部配線145は、第3層間絶縁膜141および第2キャップ絶縁膜142に形成された配線溝に第2バリアメタル143を介して埋め込まれた配線である。上部配線145は、ビアプラグ144と一体になっている。ビアプラグ144は、保護絶縁膜130、第3ハードマスク膜129および第2ハードマスク膜128に形成された下穴に第2バリアメタル143を介して埋め込まれている。ビアプラグ144は、第2バリアメタル143を介して、抵抗変化素子126と電気的に接続されている。上部配線145およびビアプラグ144には、例えば、Cuが用いられる。

【0028】

第2バリアメタル143は、第1バリアメタル105と同様のバリア性を有する導電性膜である。第2バリアメタル143は、上部配線145およびビアプラグ144に含まれる金属が第1ビア層間絶縁膜140、第3層間絶縁膜141および第2キャップ絶縁膜142へ拡散することを防止するために、上部配線145およびビアプラグ144の側面および底面を被覆している。第2バリアメタル143には、例えば、上部配線145およびビアプラグ144がCuを主成分とする金属元素からなる場合には、第1バリアメタル105と同様に、Ta、Ta₂N、TiN、WCNのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。

第2バリアメタル143は、接触抵抗を低減する観点から、抵抗変化素子126の構成の一部である第2上部電極125と同一材料であることが好ましい。例えば、第2上部電極125がTaである場合、その上部に接触する第2バリアメタル143にはTaを用いることが好ましい。

第3ハードマスク膜129は、第2ハードマスク膜128をエッチングする際のハードマスクとなる膜である。第2ハードマスク膜128は、第3ハードマスク膜129と異なる種類の膜であることが好ましく、例えば、第2ハードマスク膜128がSiCN膜であれば、第3ハードマスク膜129にSiO₂膜を用いることが可能である。

保護絶縁膜130は、側面が露出した抵抗変化素子126にダメージを与えることなく、さらに抵抗変化素子126から第1ビア層間絶縁膜140への構成原子の拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜130には、例えば、SiN膜、SiCN膜等を用いることが可能である。第1バリア絶縁膜107および第2バリア絶縁膜146は金属の拡散を防ぐ機能を有する絶縁膜である。

【0029】

本実施形態では、図3に示すように、第1バリア絶縁膜107に設けられた開口部を介して第1電極1に相当する下部配線106と第1金属酸化物層121とが接する構成とな

る。この構成により、第1電極1としてCu配線を兼ねるCu電極を用いることができ、CMOS基板上多層配線構造内にCu電極を用いた抵抗変化素子が形成可能になる。抵抗変化素子の下部電極がCu配線の機能を兼ねることで、製造工程を簡略化することが可能となる。

【0030】

次に、本実施形態の抵抗変化素子の製造方法を、図3に示した構成の場合で説明する。

図4から図13は第3の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。

まず、半導体基板101上に第1層間絶縁膜102、第2層間絶縁膜103および第1キャップ絶縁膜104を順に形成する。ここでいう半導体基板101は、半導体基板そのものであってもよく、基板表面に半導体素子(不図示)が形成されている基板であってもよい。例えば、第1層間絶縁膜102は膜厚300nmのSiO₂膜であり、第2層間絶縁膜103は膜厚150nmのSiOCH膜であり、第1キャップ絶縁膜104は膜厚100nmのSiO₂膜である。

続いて、リソグラフィ法を用いて、第1キャップ絶縁膜104、第2層間絶縁膜103および第1層間絶縁膜102の積層膜に配線溝を形成する。このリソグラフィ法は、第1キャップ絶縁膜104の上に所定のパターンのレジストを形成するフォトリソ形成処理、積層膜に対してレジストをマスクにして異方性エッチングを行うドライエッチング処理、および、エッチングにより配線溝を形成した後にレジストを除去する処理を含む。

その後、配線溝に第1バリアメタル105を介して金属を埋め込んで下部配線106を形成する。第1バリアメタル105の積層構造は、例えば、Ta₂N₅(膜厚5nm)/Ta(膜厚5nm)である。下部配線106の材料は、例えば、Cuである。

【0031】

続いて、下部配線106を含む第1キャップ絶縁膜104上に第1バリア絶縁膜107を形成する。第1バリア絶縁膜107は、例えば、膜厚30nmのSiCN膜である。次に、図4に示すように、第1バリア絶縁膜107上に第1ハードマスク膜108を形成する。第1ハードマスク膜108は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、第1バリア絶縁膜107とは異なる材料であることが好ましい。ここでは、第1ハードマスク膜108として、例えば、SiO₂膜を用いる。第1ハードマスク膜108の堆積膜厚は、例えば、膜厚40nmのSiO₂膜である。

続いて、第1ハードマスク膜108上に、所定の開口部パターンを有するフォトリソ形成を形成し、ドライエッチングを行って第1ハードマスク膜108に開口部を形成する。O₂プラズマアッシング等によってフォトリソ形成を剥離する。そして、第1ハードマスク膜108の開口部底部に露出している第1バリア絶縁膜107をエッチバックすることにより、下部配線106上面の一部を露出させる開口部を第1バリア絶縁膜107に形成する。第1ハードマスク膜108は、膜厚40nmに設定することで、このエッチバック中にエッチング除去される。このエッチバック後、図5に示すように、開口部底部に露出した下部配線106の表面を、有機溶剤、あるいは、H₂または不活性ガスを含むガスを用いたプラズマ照射などによって清浄化する。

図4から図5の順に示した構造を形成するまでをステップA1とする。

【0032】

ステップA1において、第1バリア絶縁膜107の開口部を形成する際のエッチバックは、第1バリア絶縁膜107がSiN膜あるいはSiCN膜である場合、CF₄を含むプラズマを用いることを行うが可能である。その条件は、例えば、CF₄/Arのガス流量=25/50sccm、圧力0.53Pa、ソースパワー400W、基板バイアスパワー90Wの条件である。ソースパワーを低下、または基板バイアスを大きくすることで、エッチング時のイオン性を向上させ、第1バリア絶縁膜107側壁を傾斜したテーパ形状にすることができる。また、このエッチバックによって、第1ハードマスク膜108をエッチング除去することができる。

【0033】

次に、図6に示すように、下部配線106が露出した開口部を含む第1バリア絶縁膜107上に、第1金属酸化物層121を形成するための第1の金属層161、および第2金属酸化物層122を形成するための第2の金属層162をこの順に堆積する。第1の金属層161は、Ti、Zr、Hfのうち少なくとも1つを含む。第2の金属層162は、Al、Nb、Taのうち少なくとも1つを含む。一例として、第1の金属層161は膜厚0.5nmのTiであり、第2の金属層は膜厚0.2nmのAlである。

第1の金属層161および第2の金属層162を堆積後、減圧下にて、大気に暴露することなくO₂を含むガス照射により、第1の金属層161および第2の金属層162の酸化処理を行う。続いて、減圧下にて成膜温度より高い温度で真空加熱処理を行うことで、図7に示すように、第1金属酸化物層121および第2金属酸化物層122を同時に形成する。

10

図6から図7の順に示した構造を形成するまでをステップA2とする。

【0034】

ステップA2において、第1の金属層161および第2の金属層162は、金属原料の抵抗加熱、電子線照射、レーザー照射などによる蒸着法、DCスパッタリング法などにより堆積できる。一例として、第1の金属層161がTiである場合、DCスパッタリング法により、Tiをターゲットとして、スパッタパワー100W、基板温度は室温にて、Ar流量20sccm、圧力0.5Paの条件を用いることで、第1の金属層161を堆積することができる。また、第2の金属層162がAlである場合、DCスパッタリング法を用い、Alをターゲットとして、スパッタパワー150W、基板温度は室温にて、Ar

20

また、ステップA2において、大気暴露することなくO₂を含むガス照射による酸化処理を行うことで、第1の金属層161の酸化により形成される第1金属酸化物層121、および第2の金属層162の酸化により形成される第2金属酸化物層122の酸化度を精度よく制御することができる。一例として、第1の金属層161が膜厚0.5nmのTiであり、第2の金属層162が膜厚0.2nmのAlである場合、基板温度は室温にて、O₂流量10sccm、圧力0.5Pa、照射時間60秒のO₂ガス照射により、Tiの酸化物からなる第1金属酸化物層121、およびAlの酸化物からなる第2金属酸化物層122を形成することができる。

30

さらに、ステップA2において、前述の酸化処理後の加熱処理は、一例として、第1の金属層161が膜厚0.5nmのTiであり、第2の金属層が膜厚0.2nmのAlである場合、400以下の基板温度にて、N₂およびO₂各流量10/10sccm、圧力900Pa、処理時間30秒の条件で行うことが好ましい。この加熱処理によって、前述の酸化処理において未反応で残留した第1の金属層161内の金属成分を、Cuからなる下部電極106表面における合金化拡散により、除去することができる。また、真空は、チャンパー内の気圧を極力低くした状態を意味し、少なくとも上述の酸化処理よりも低圧である。第1金属酸化物層121の膜厚は1.0nm以下であることが好ましく、第2電極酸化物層122の膜厚は0.8nm以下であることが好ましい。

【0035】

40

次に、形成した第2金属酸化物層122上に、固体電解質層123を堆積する。固体電解質層123には、例えば、膜厚6nmのSiOCH膜が用いられる。この場合、固体電解質層123をプラズマCVD法によって堆積し、続いて不活性ガスプラズマ処理を行う。

続いて、固体電解質層123上にDCスパッタリング法により第1上部電極124および第2上部電極125をこの順に形成する。下部配線106、第1金属酸化物層121、第2金属酸化物層122、固体電解質層123、第1上部電極124および第2上部電極125は、抵抗変化素子126となる積層体を構成する。第1上部電極124は、例えば、膜厚10nmのRu_{0.5}Ti_{0.5}である。第2上部電極125は、例えば、膜厚25nmのTaである。なお、第1上部電極124がRuあるいはRu合金である場合、第

50

1 上部電極 1 2 4 の表面酸化を防止するため、第 1 上部電極 1 2 4 の堆積後に大気暴露することなく連続して第 2 上部電極 1 2 5 を堆積することが好ましい。

続いて、図 8 に示すように、第 2 上部電極 1 2 5 上に、第 2 ハードマスク膜 1 2 8、および第 3 ハードマスク膜 1 2 9 をこの順に積層する。第 2 ハードマスク膜 1 2 8 は、密着性の観点から第 1 バリア絶縁膜 1 0 7 と同一材料を用いることが好ましく、例えば、膜厚 3 0 n m の S i C N 膜である。第 3 のハードマスク膜 1 2 9 は、例えば、膜厚 1 0 0 n m の S i O 2 膜である。

図 7 に示した構造から図 8 に示した構造を形成するまでの工程をステップ A 3 とする。

【 0 0 3 6 】

ステップ A 3 において、固体電解質層 1 2 3 に S i O C H 膜を用いた場合、プラズマ CVD 法で次のような条件で固体電解質層 1 2 3 を形成する。原料には液体 S i O C H モノマー分子を用い、基板温度は 4 0 0 以下とし、He 流量 5 0 0 ~ 2 0 0 0 s c c m、原料流量 0 . 1 ~ 0 . 8 g / m i n、プラズマ CVD チャンバー圧力 3 6 0 ~ 7 0 0 P a、RF パワー 2 0 ~ 1 0 0 W にそれぞれ設定することで、固体電解質層 1 2 3 を堆積することができる。具体的には、基板温度 3 5 0、He 流量 1 5 0 0 s c c m、原料流量 0 . 7 5 g / m i n、プラズマ CVD チャンバー圧力 4 7 0 P a、RF パワー 5 0 W の条件で、固体電解質層 1 2 3 を堆積することができる。また、固体電解質層 1 2 3 堆積後の不活性プラズマ処理は、不活性ガスとして He を用い、基板温度は 4 0 0 以下とし、He 流量 5 0 0 ~ 1 5 0 0 s c c m、プラズマチャンバー圧力 2 . 7 ~ 3 . 5 T o r r、RF パワー 2 0 ~ 2 0 0 W にそれぞれ設定することで行うことができる。具体的には、基板温度 3 5 0、He 流量 1 0 0 0 s c c m、プラズマチャンバー圧力 3 6 0 P a、RF パワー 5 0 W、処理時間 3 0 秒の条件で行うことができる。この不活性プラズマ処理によって、次に堆積する第 1 上部電極 1 2 4 との密着性を改善することができる。

【 0 0 3 7 】

また、ステップ A 3 において、第 1 上部電極 1 2 4 は、例えば、R u_{0.5}T i_{0.5}を用いる場合、Ru および Ti をターゲットとした同時 DC スパッタリングにより、Ru のスパッタパワー 1 2 0 W、Ti のスパッタパワー 1 5 0 W、基板温度は室温にて、Ar 流量 2 0 s c c m、圧力 0 . 5 P a の条件を用いることで、堆積することができる。また、第 2 上部電極 1 2 5 が膜厚 2 5 n m の Ta である場合、DC スパッタリングにより、Ta をターゲットとして、スパッタパワー 3 0 0 W、基板温度は室温にて、Ar 流量 2 5 s c c m、圧力 0 . 5 P a の条件を用いることでそれぞれ堆積することができる。

また、ステップ A 3 において、第 2 ハードマスク膜 1 2 8 および第 3 ハードマスク膜 1 2 9 は、いずれも半導体製造の技術分野における一般的なプラズマ CVD 法を用いて形成することができる。成膜温度は 2 0 0 ~ 4 0 0 の範囲を選択することが可能である。ここでは、成膜温度を 3 5 0 とした。

【 0 0 3 8 】

次に、第 3 ハードマスク膜 1 2 9 上に、抵抗変化素子 1 2 6 の加工パターンを有するフォトレジストを形成後、第 2 ハードマスク膜 1 2 8 が表れるまで第 3 ハードマスク膜 1 2 9 をドライエッチングする。続いて、O₂ プラズマアッシング処理によりフォトレジストを除去した後、第 3 ハードマスク膜 1 2 9 をマスクとして、第 2 ハードマスク膜 1 2 8、第 2 上部電極 1 2 5、第 1 上部電極 1 2 4、固体電解質層 1 2 3、第 2 金属酸化物層 1 2 2、および第 1 金属酸化物層 1 2 1 を連続的にドライエッチングする。図 9 はそのエッチング後の状態を示す。

図 8 に示した構造から図 9 に示した構造を形成するまでの工程をステップ A 4 とする。

【 0 0 3 9 】

ステップ A 4 において、第 3 ハードマスク膜 1 2 9 のドライエッチングは、第 2 ハードマスク膜 1 2 8 の上面または内部で停止していることが好ましい。この場合、抵抗変化素子 1 2 6 は第 2 ハードマスク膜 1 2 8 によって被覆されているため、O₂ プラズマ中に暴露されることはない。また、Ru を含む第 1 上部電極 1 2 4 についても O₂ プラズマに暴露されることがないため、第 1 上部電極 1 2 4 に対するサイドエッチの発生を抑制すること

ができる。なお、第3ハードマスク膜129のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。

また、ステップA4において、第2ハードマスク膜128、第2上部電極125、第1上部電極124、固体電解質層123、第2金属氧化物層122、および第1金属氧化物層121の各エッチングについても、平行平板型のドライエッチャーを用いて一括して行うことができる。

第2ハードマスク膜128（例えば、SiCN）のエッチングは、CF₄/Arのガス流量 = 25 / 50 sccm、圧力0.53 Pa、ソースパワー400 W、基板バイアスパワー90 Wの条件で行うことができる。

【0040】

また、ステップA4において、第2上部電極125（例えば、Ta）のエッチングは、基板温度90℃、Cl₂ガス流量 = 50 sccmにて圧力0.53 Pa、ソースパワー400 W、基板バイアスパワー60 Wの条件で行うことができる。

また、第1上部電極124（例えば、Ru_{0.5}Ti_{0.5}）のエッチングは、基板温度は室温、O₂/Cl₂ガス流量 = 160 / 30 sccmにて圧力0.53 Pa、ソースパワー300 ~ 600 W、基板バイアスパワー100 ~ 300 Wの条件で行うことができる。

また、固体電解質層123（例えば、SiOCH）のエッチングは、第1上部電極124にRu_{0.5}Ti_{0.5}を用いた場合、第1上部電極124のエッチングと同条件で行うことができる。したがって、第1上部電極124と一括してエッチングを行うこともできる。

また、第2金属氧化物層122（例えば、膜厚0.3 nmの酸素組成x₁が1.3 x 1.5を満たすAlO_{x1}）、および第1金属氧化物層121（例えば、膜厚0.5 nmの酸素組成y₁が1.5 y₁ 2.0を満たすTiO_{y1}）のエッチングについても、第1上部電極124にRu_{0.5}Ti_{0.5}を用いた場合の固体電解質層123と同様に、第1上部電極124のエッチングと同条件で行うことができる。したがって、第1上部電極124および固体電解質層123と一括してエッチングを行うこともできる。

また、ステップA4において、上述の条件にて、第2ハードマスク膜128、第2上部電極125、第1上部電極124、固体電解質層123、第2金属氧化物層122、および第1金属氧化物層121の各エッチングを行った後、第3ハードマスク膜129の残り膜厚は50 nmとすることができる。

【0041】

次に、第3ハードマスク膜129、第2ハードマスク膜128、第2上部電極125、第1上部電極124、固体電解質層123、第2金属氧化物層122、および第1金属氧化物層121ならびに第1バリア絶縁膜107からなる積層構造の上部および側壁部に、保護絶縁膜130を堆積する。保護絶縁膜130は、第1バリア絶縁膜107および第2ハードマスク膜128と同一材料を用いることが好ましく、例えば、膜厚30 nmのSiCN膜である。

続いて、図10に示すように、保護絶縁膜130上に、プラズマCVD法を用いて第1ビア層間絶縁膜140を堆積する。第1ビア層間絶縁膜140は、例えば、膜厚210 nmのSiO₂膜である。次に、CMP法を用いて、第1ビア層間絶縁膜140を平坦化する。平坦化後、図11に示すように、第1ビア層間絶縁膜140上に、第3層間絶縁膜141、および第2キャップ絶縁膜142をこの順に堆積する。第3層間絶縁膜141は、エッチング加工時に下部で接する第1ビア層間絶縁膜140をエッチングストップ層とするために、第1ビア層間絶縁膜140とは異なる材料が用いられる。第3層間絶縁膜141は、例えば、膜厚150 nmのSiOCH膜である。

図9に示した構造から図11に示した構造を形成するまでの工程をステップA5とする。

【0042】

ステップA5において、保護絶縁膜130は、例えばSiCN膜を用いる場合、テトラメチルシランとアンモニアを原料ガスとし、基板温度200℃にて、プラズマCVD法を

10

20

30

40

50

用いて形成することができる。この保護絶縁膜 130 の形成により、第 1 バリア絶縁膜 107、保護絶縁膜 130、および第 2 ハードマスク膜 128 は SiCN 膜で同一材料として抵抗変化素子 126 の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上でき、素子の歩留まりと信頼性を向上することができる。

また、ステップ A5 において、第 1 ビア層間絶縁膜 140 の平坦化では、第 1 ビア層間絶縁膜 140 の頂面から約 100 nm を削り取り、残膜を約 110 nm とすることができる。このとき、第 1 ビア層間絶縁膜 140 に対する CMP では、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。

また、ステップ A5 において、第 3 層間絶縁膜 141 および第 2 キャップ絶縁膜 142 は、一般的なプラズマ CVD 法を用いて堆積することができる。

10

【0043】

次に、デュアルダマシン法のビアファースト法を用いて、図 3 に示した上部配線 145、およびビアプラグ 144 を形成する。

ビアファースト法においては、まず、第 2 キャップ絶縁膜 142 上に、図 3 に示したビアプラグ 144 用のビアホール 147 のパターンを有するフォトレジストを形成する。続いて、ドライエッチングにより、第 2 キャップ絶縁膜 142、第 3 層間絶縁膜 141、第 1 ビア層間膜 140、保護絶縁膜 130、および第 3 ハードマスク膜 129 を貫通した、図 3 に示したビアプラグ 144 用のビアホール 147 を形成する。その後、図 12 に示すように、H₂ ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。

20

続いて、第 2 キャップ絶縁膜 142 上に、図 3 に示した上部配線 145 用の配線溝 148 のパターンを有するフォトレジストを形成後、ドライエッチングにより、第 2 キャップ絶縁膜 142 および第 3 層間絶縁膜 141 に図 3 に示した上部配線 145 用の配線溝 148 を形成する。その後、図 13 に示すように、H₂ ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。

図 11 に示した構造から図 13 に示した構造を形成するまでの工程をステップ A6 とする。

ステップ A6 において、ビアホール 147 を形成後、ビアホール上に ARC (Anti-Reflection Coating; 反射防止膜) などを埋め込んでおくことで、ドライエッチングによる配線溝 148 の形成時に、上部ビアホール 147 底部の突き抜けを防止することができる。

30

【0044】

次に、ビアホール 147 底部の第 2 ハードマスク膜 128 をエッチングすることで、ビアホール 147 から第 2 上部電極 125 を露出させる。その後、配線溝 148 およびビアホール 147 内に第 2 バリアメタル 143 (例えば、膜厚 10 nm の Ta) を介して上部配線 145 (例えば、Cu) およびビアプラグ 144 (例えば、Cu) を同時に形成する。その後、上部配線 145 を含む第 2 キャップ絶縁膜 142 上に第 2 バリア絶縁膜 146 (例えば、50 nm の SiCN 膜) を堆積することで、図 3 に示した構造が形成される。

図 13 に示した構造から図 3 に示した構造を形成するまでの工程をステップ A7 とする。

40

ステップ A7 において、上部配線 145 の形成は、下層の下部配線 106 形成と同様のプロセスを用いることができる。このとき、ビアプラグ 144 の底径は、第 1 バリア絶縁膜 107 の開口部径よりも小さくしておくことが好ましい。本実施形態では、例えば、ビアプラグ 144 の底部の直径は 60 nm、第 1 バリア絶縁膜 107 の開口部の直径は 100 nm とする。

また、ステップ A7 において、第 2 バリアメタル 143 と第 2 上部電極 125 を同一材料とすることで、ビアプラグ 144 と第 2 上部電極 125 の間の接触抵抗を低減し、オン状態にある抵抗変化素子 126 の抵抗を低減できる。その結果、素子性能を向上させることができる。

【0045】

50

次に、上述した抵抗変化素子の実施例について説明する。

【実施例 1】

【0046】

本実施例は、第3の実施形態の抵抗変化素子126について、第1金属酸化物層121および第2金属酸化物層122の組み合わせの異なる素子を作製し、これらの素子の特性を評価した。

本実施例では、第3の実施形態の抵抗変化素子126を基本構造として、第1金属酸化物層121および第2金属酸化物層122の組み合わせの異なる9種類の抵抗変化素子を作製した。具体的には、Cuを主成分とする下部配線106上に形成した第1金属酸化物層121および第2金属酸化物層122の組み合わせは、TiO_y1 / AlO_x1、TiO_y1 / NbO_x2、TiO_y1 / TaO_x3、ZrO_y2 / AlO_x1、ZrO_y2 / NbO_x2、ZrO_y2 / TaO_x3、HfO_y3 / AlO_x1、HfO_y3 / NbO_x2、HfO_y3 / TaO_x3の9種類である。

第1金属酸化物121を形成するための第1の金属層の膜厚は0.5nm、第2金属酸化物122を形成するための第2の金属層の膜厚は0.2nmとした。固体電解質層は膜厚6nmのSiOCH膜である。

また、本実施例の抵抗変化素子と特性を比較するための比較例となる抵抗変化素子を準備した。比較例の抵抗変化素子は、バッファ層に設けられる金属酸化物を、第1金属酸化物層121 (TiO_y1、ZrO_y2、およびHfO_y3) および第2金属酸化物層122 (AlO_x1、NbO_x2、およびTaO_x3)のうち、いずれか一方のみを有する構成とし、その膜厚を0.7nmとした。

【0047】

次に、本実施例の抵抗変化素子と比較例の抵抗変化素子について、リーク電流および絶縁破壊電圧を評価した結果を説明する。

図14は、本実施例の抵抗変化素子と比較例について、1V印加時のオフリーク電流測定結果を示す表である。図14に示す数値の単位はアンペア(A)である。

図14に示すように、本実施例の抵抗変化素子では、第1金属酸化物層121と第2金属酸化物層122のいずれの組み合わせにおいても、第1金属酸化物層121のみの比較例に比べて、オフリーク電流の低減が認められた。

図15は、本実施例の抵抗変化素子と比較例について、リセット時の絶縁破壊電圧測定結果を示す表である。図15に示す数値の単位はボルト(V)である。

図15に示すように、リセット時の絶縁破壊耐圧についても、本実施例の抵抗変化素子の方が、第1金属酸化物層121または第2金属酸化物層122のみの比較例に比べて改善することがわかった。

【実施例 2】

【0048】

本実施例は、図3に示した抵抗変化素子126に第2の実施形態の構成を適用し、第1金属酸化物層121および第2金属酸化物層122の組み合わせの異なる素子を作製し、これらの素子の特性を評価した。

本実施例では、第3の実施形態の抵抗変化素子126を基本構造として、図2に示した第1金属酸化物層6、第2金属酸化物層7および第3金属酸化物層8の組み合わせの異なる7種類の抵抗変化素子を作製した。具体的には、Cuを主成分とする下部配線上に形成した第1金属酸化物層6、第2金属酸化物層7および第3金属酸化物層8の組み合わせは、TiO_y1 / AlO_x1 / TiO_y4、TiO_y1 / NbO_x2 / TiO_y4、TiO_y1 / TaO_x3 / TiO_y4、ZrO_y2 / AlO_x1 / ZrO_y5、ZrO_y2 / NbO_x2、ZrO_y2 / TaO_x3 / ZrO_y5、HfO_y3 / AlO_x1 / HfO_y6の7種類である。y4、y5およびy6はそれぞれ第3金属酸化物層8を構成するTi、ZrおよびHfの酸化物における酸素組成である。

第3金属酸化物層8として、第2の金属層7上に、連続して膜厚0.2nmの金属層を堆積した。本実施例の抵抗変化素子は、第3金属酸化物層8を有する点を除いて、図3に

示した抵抗変化素子 1 2 6 と同一である。

【 0 0 4 9 】

次に、本実施例の抵抗変化素子の特性についての測定結果を説明する。

本実施例の 7 種類の抵抗変化素子のうち、いずれの積層体においても、第 1 金属酸化物層のみを有する比較例の抵抗変化素子と比べて、実施例 1 で説明した結果と同程度のオフリークの低減および絶縁破壊電圧の向上が確認された。

具体的には、オフリーク電流について、第 1 金属酸化物層 (T i O y 1) のみの比較例の場合、図 1 4 に示したように 7×10^{-7} A であった。これに対して、本実施例の抵抗変化素子では、例えば、第 1 金属酸化物層、第 2 金属酸化物層および第 3 金属酸化物層の組み合わせが T i O y 1 / A l O x 1 / T i O y 4 である場合、オフリーク電流が 4×10^{-8} A に低減した。

また、絶縁破壊電圧については、第 1 金属酸化物層 (T i O y 1) のみの比較例の場合、図 1 5 に示したように、3.5 V である。これに対して、本実施例の抵抗変化素子では、例えば、T i O y 1 / A l O x 1 / T i O y 4 の積層体を用いた場合、絶縁破壊電圧が 4.5 V まで上昇した。これは、第 3 金属酸化物層の挿入により、下部で接する第 2 金属酸化物層の不動態形成による酸素バリア性が制御されているためであると考えられる。

【実施例 3】

【 0 0 5 0 】

本実施例は、第 3 の実施形態の抵抗変化素子およびその製造方法をベースにして、半導体基板上の多層配線構造に 3 端子型抵抗変化素子を設けた構成である。

本実施例の 3 端子型抵抗変化素子の構成を説明する。なお、本実施例では、主に第 3 の実施形態と異なる構成について説明し、第 3 の実施形態と同様な構成についての詳細な説明を省略する。

図 1 6 は本実施例の 3 端子型抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。

図 1 6 に示すように、3 端子型抵抗変化素子 2 2 4 においては、下部電極として第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b が設けられている。そして、第 1 バリア絶縁膜 1 0 7 に形成された 1 つの開口部に、第 1 ギャップ絶縁膜 1 0 4 を挟んで互いに離間した第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b のそれぞれの上面が部分的に露出している。下部配線 2 0 6 a および第 2 下部配線 2 0 6 b のそれぞれの上面の露出部分は、第 1 ギャップ絶縁膜 1 0 4 の上面とともに上記開口部を介して上層の第 1 金属酸化物 1 2 1 に接触している。

また、第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b のいずれもが、例えば、Cu で構成される場合、図 3 に示した構成の下部配線 1 0 6 と同様な構成にすることが可能であり、第 3 の実施形態で説明した方法で形成することができる。

【 0 0 5 1 】

本実施形態の抵抗変化素子は、第 1 下部配線 2 0 6 a を第 1 電極とし、第 2 下部配線 2 0 6 b を第 3 電極とすれば、第 1 電極と第 3 電極は同一レイヤーに設けられ、第 2 電極は第 1 電極および第 3 電極とは別のレイヤーに設けられた構成である。

【 0 0 5 2 】

次に、本実施例の 3 端子型抵抗変化素子の製造方法を説明する。なお、本実施例では、主に第 3 の実施形態と異なる処理について説明し、第 3 の実施形態と同様な処理についての詳細な説明を省略する。

本実施例では、ドライエッチングによる第 1 ハードマスク膜 1 0 7 への開口部の形成において、第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b に挟まれた第 1 キャップ絶縁膜 1 0 4 は、表面がドライエッチングされることにより膜減りが生じる。そのため、開口部を形成後、第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b の表面を含む開口部上に、DC スパッタリング法により、第 1 金属酸化物 1 2 1 となる第 1 の金属層 1 6 1、および第 2 金属酸化物層 1 2 2 となる第 2 の金属層 1 6 2 をこの順に連続して堆積した。本実施例においては、第 1 の金属層 1 6 1 として膜厚 0.5 nm の Zr を選択し、第 2 の金属

10

20

30

40

50

層 1 6 2 として膜厚 0 . 2 n m の A 1 を選択した。その後、大気暴露することなく基板温度は室温にて、O 2 流量 1 0 s c c m、圧力 0 . 5 P a、照射時間 6 0 秒の O 2 ガス照射により、第 1 金属酸化物層 1 2 1 である Z r O y 2 および第 2 金属酸化物層 1 2 2 である A l O x 1 を形成した。続いて、4 0 0 以下の基板温度にて、N 2 および O 2 各流量 1 0 / 1 0 s c c m、圧力 9 0 0 P a、処理時間 3 0 秒の条件で加熱処理を行った。この処理により、第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b と、第 1 金属酸化物層 1 2 1 である Z r O y 2 との間に未反応で残留した Z r 金属成分を、C u からなる第 1 下部配線 2 0 6 a および第 2 下部配線 2 0 6 b 表面への合金化および拡散により除去した。

次に、固体電解質層 1 2 3 を第 2 金属酸化物層 1 2 2 上に堆積した。固体電解質層 1 2 3 堆積以降の工程については、第 3 の実施形態で説明した抵抗変化素子と同様な形成方法を用いることで、図 1 6 に示すように、多層配線構造内に 3 端子型抵抗変化型素子 2 2 4 を形成することができる。

【 0 0 5 3 】

上記で形成した 3 端子型抵抗変化素子 2 2 4 の形成においても、実施例 1 と同様に、第 1 金属酸化物層 1 2 1 のみを有する比較例の 3 端子型抵抗変化素子に比べてオフリークの低減、および絶縁破壊電圧の向上が確認された。

具体的には、オフリーク電流について、第 1 金属酸化物層である Z r O y 2 のみである場合、 5×10^{-7} A であるのに対し、本実施例における、第 1 金属酸化物層 1 2 1 となる Z r O y 2、および第 2 金属酸化物層 1 2 2 となる A l O x 1 を用いた 3 端子型抵抗変化素子 2 2 4 においては、 8×10^{-8} A と十分に低減したことを確認した。

また、絶縁破壊電圧についても、第 1 金属酸化物層である Z r O y 2 のみである場合、3 . 6 V であるが、本実施例の 3 端子型抵抗変化素子 2 2 4 においては 4 . 3 V まで上昇した。本実施例では、一例として、第 1 金属酸化物層 1 2 1 となる Z r O y 2、および第 2 金属酸化物層 1 2 2 となる A l O x 1 を用いた 3 端子型抵抗変化素子 2 2 4 について述べたが、この材料構成の組み合わせに限定されず、実施例 1 で示した組み合わせ構成であってもよい。

以上の結果から、本発明の抵抗変化素子およびその製造方法は 3 端子型抵抗変化素子においても、オフリーク電流が低減され、かつ、リセット時の絶縁破壊電圧が改善されることがわかった。

【 0 0 5 4 】

本実施形態の抵抗変化素子は、以下のような構成であってもよい。

(付記 1)

第 1 電極と、

前記第 1 電極とは異なる層に設けられた第 2 電極と、

前記第 1 電極と同一層に設けられた第 3 電極と、

前記第 1 電極及び第 3 電極と前記第 2 電極との間に設けられた抵抗変化層と、を有し、

前記抵抗変化層は、前記第 1 電極および第 3 電極と接するバッファ層と、前記第 2 電極と接する固体電解質層とで構成され、

前記第 1 電極および第 3 電極は、銅を含む構成であり、該第 1 電極および第 3 電極と第 2 電極との間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、

前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第 1 電極および第 3 電極に近い方から順に第 1 金属酸化物層および第 2 金属酸化物層が設けられた構成であり、

前記第 2 金属酸化物層は不動態層である、抵抗変化素子。

【 0 0 5 5 】

また、本実施形態の抵抗変化素子の製造方法は、以下のような方法であってもよい。

(付記 2)

銅を含む第 1 電極を基板上に形成し、

前記第 1 電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第 1 電極

10

20

30

40

50

の上に形成し、

前記開口部を含む前記絶縁性バリア膜上に第1の金属を含む膜である第1金属層と第2の金属を含む膜である第2金属層を順に堆積し、

前記第2金属層を堆積した後、大気暴露することなく前記第1金属層および前記第2金属層に酸化処理を行って、第1金属酸化物層および第2金属酸化物層を形成し、

前記酸化処理の後、減圧下、前記第2金属層の堆積温度よりも高い温度で真空加熱処理を行って、該第2金属酸化物層を不動態層に変換し、

前記第2金属酸化物層の上に固体電解質層および第2電極を順に形成する、抵抗変化素子の形成方法。

【0056】

10

(付記3)

付記2に記載の抵抗変化素子の形成方法において、

前記第1金属層の膜厚は0.7nm以下であり、前記第2金属層の膜厚は0.5nm以下である、抵抗変化素子の形成方法。

【0057】

以上、実施形態および実施例に基づき本発明を説明したが、これら実施形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。当業者であれば、上記記載に基づき各種変形例および改良例に想等するのは当然であり、これらも本発明の範囲に含まれるものと了解される。

【産業上の利用可能性】

20

【0058】

上記の実施形態および実施例では、本発明の背景として、本発明の利用分野となるCMOS回路を有する半導体装置に関して詳しく説明し、半導体基板上の多層配線構造内に搭載した固体電解質スイッチ素子を形成する例について説明したが、本発明はそれに限定されるものではない。本発明は、例えば、DRAM、SRAM(Static RAM)、フラッシュメモリ、FRAM(登録商標)(Ferro-Electric RAM)、キャパシタ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、またはそれらを同時に搭載したボードやパッケージの金属配線形成工程にも適用することができる。また、本発明は、半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMS(Micro-Electro-Mechanical Systems)などに接続する配線形成工程にも適用することができる。

30

【符号の説明】

【0059】

- 1 第1電極
- 2 第2電極
- 3 抵抗変化層
- 4 バッファ層
- 5 固体電解質層
- 6 第1金属酸化物層
- 7 第2金属酸化物層
- 8 第3金属酸化物層
- 106 下部配線
- 107 第1バリア絶縁膜
- 121 第1金属酸化物層
- 122 第2金属酸化物層
- 123 固体電解質層
- 124 第1上部電極
- 125 第2上部電極
- 126 抵抗変化素子

40

50

- 1 6 1 第 1 の金属層
- 1 6 2 第 2 の金属層
- 2 0 6 a 第 1 下部配線
- 2 0 6 b 第 2 下部配線
- 2 2 4 3 端子型抵抗変化素子

【 図 1 4 】

1V印加時のオフリーク電流中央値 単位: A


		第2金属酸化物層			
		AlOx1	NbOx2	TaOx3	(無し)
第1金属酸化物層	TiOy1	8×10^{-8}	8×10^{-8}	2×10^{-8}	7×10^{-7}
	ZrOy2	2×10^{-8}	5×10^{-8}	6×10^{-9}	2×10^{-7}
	HfOy3	5×10^{-8}	4×10^{-8}	1×10^{-8}	8×10^{-8}
	(無し)	6×10^{-11}	4×10^{-10}	1×10^{-10}	-

【 図 1 5 】


リセット時の絶縁破壊電圧中央値 単位: V

		第2金属酸化物層			
		AlOx1	NbOx2	TaOx3	(無し)
第1金属酸化物層	TiOy1	4.4	4.0	3.9	3.5
	ZrOy2	4.8	4.5	4.8	3.5
	HfOy3	>5.0	4.8	4.1	3.3
	(無し)	4.0	3.9	3.2	-


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 6 】




【 図 5 】




【 図 7 】




【 図 8 】




【 図 1 0 】



【 図 9 】



【 図 1 1 】



フロントページの続き

(72)発明者 多田 宗弘

東京都港区芝五丁目7番1号 日本電気株式会社内

Fターム(参考) 5F083 FZ10 GA06 GA11 GA25 GA27 HA02 JA37 JA38 JA39 PR03
PR06 PR07 PR21 PR22 PR34 PR40